JPS59161026A - エツチング方法 - Google Patents
エツチング方法Info
- Publication number
- JPS59161026A JPS59161026A JP58034548A JP3454883A JPS59161026A JP S59161026 A JPS59161026 A JP S59161026A JP 58034548 A JP58034548 A JP 58034548A JP 3454883 A JP3454883 A JP 3454883A JP S59161026 A JPS59161026 A JP S59161026A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- etched
- silicon oxide
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 230000031700 light absorption Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010924 continuous production Methods 0.000 abstract 1
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はホ） ＋３ソグラフイ技術に関し、特に微細パ
ターンの形成に有効な工、ッチング方法に関するもので
ある。
ターンの形成に有効な工、ッチング方法に関するもので
ある。
一般に半導体装置の回路パターンは所謂ホ） ｌ）ソグ
ラフィ技術によ多形成しているが、近年ではパターンの
寸法が益々小さくなシ集積密度が増大する傾向にある。
ラフィ技術によ多形成しているが、近年ではパターンの
寸法が益々小さくなシ集積密度が増大する傾向にある。
このため、エツチング技術として微細なパターンの加工
に適しているドライエツチング技術が用いられる傾向に
ある。
に適しているドライエツチング技術が用いられる傾向に
ある。
ところが、このドライエツチング技術を用いてパターン
の加工を行った場合には、次のような問題を生ずること
が、本願出願人によって明らかになった。すなわち、第
１図に示すように、シリコン牛導体基板４上の被エツチ
膜５のエツチング部６の形状は基板に対して略垂直な形
状となる。微 ′細なパターンのエツチング部６に比
べ被エツチ膜５の膜厚が大きく、その段差部の形状が垂
直であるため、配線用のアルミニウム膜７￥１−被着し
ても、所謂段切れが生じ、断線してしまい易い。
の加工を行った場合には、次のような問題を生ずること
が、本願出願人によって明らかになった。すなわち、第
１図に示すように、シリコン牛導体基板４上の被エツチ
膜５のエツチング部６の形状は基板に対して略垂直な形
状となる。微 ′細なパターンのエツチング部６に比
べ被エツチ膜５の膜厚が大きく、その段差部の形状が垂
直であるため、配線用のアルミニウム膜７￥１−被着し
ても、所謂段切れが生じ、断線してしまい易い。
この問題全解決するため、本願出願人によって、ホトレ
ジスト膜をマスクとして被エツチ膜を岬方性エツチング
し、更に引き続いて異方性エツチングする技術が開発さ
れている。す力わち、第２図に示すように、基板１上の
被エッチ膜２上に形成したその断面形状が台形若しくは
略垂直な側壁１有する矩形構造のホトレジスト膜３全マ
スクとして、上述の２段階のエツチングが施される。こ
の技術によれば、エツチングされに被エツチ膜２の縁部
は、同図のように、ホトレジスト膜３の端部Ａ点を中心
とした半径ＡＤの円弧面ＤＯＢとなシ、かつＡ点の直下
に位置し７’ＣＢ点から垂直下方に向かう面と々ってい
る。換言すれば深さＡＢが傾刺部の距離ＡＤに等しくガ
っている。
ジスト膜をマスクとして被エツチ膜を岬方性エツチング
し、更に引き続いて異方性エツチングする技術が開発さ
れている。す力わち、第２図に示すように、基板１上の
被エッチ膜２上に形成したその断面形状が台形若しくは
略垂直な側壁１有する矩形構造のホトレジスト膜３全マ
スクとして、上述の２段階のエツチングが施される。こ
の技術によれば、エツチングされに被エツチ膜２の縁部
は、同図のように、ホトレジスト膜３の端部Ａ点を中心
とした半径ＡＤの円弧面ＤＯＢとなシ、かつＡ点の直下
に位置し７’ＣＢ点から垂直下方に向かう面と々ってい
る。換言すれば深さＡＢが傾刺部の距離ＡＤに等しくガ
っている。
しかしながら、このエツチングでは、傾剰部の距離ＡＤ
が小セ＜、例えば膜厚が５００ＯＡの膜を工、ツチング
する場合に膜厚の８０％（即ち４０００Ｘ）全等方性エ
ツチングしても傾例部は４０００Ａでしか力い。この場
合、被エツチ膜が加工精度が贋求されるポリシリコン膜
である場合、等方性エツチングの量を大きくすることは
加工精度會悪くすることに々るので、前述の８０％の等
方性エツチングは好ましいことではない。
が小セ＜、例えば膜厚が５００ＯＡの膜を工、ツチング
する場合に膜厚の８０％（即ち４０００Ｘ）全等方性エ
ツチングしても傾例部は４０００Ａでしか力い。この場
合、被エツチ膜が加工精度が贋求されるポリシリコン膜
である場合、等方性エツチングの量を大きくすることは
加工精度會悪くすることに々るので、前述の８０％の等
方性エツチングは好ましいことではない。
また、厚い絶縁膜、例えば８０００Ａの厚い膜をエツチ
ングする際に５０％の等方性エツチングを折力っても傾
引部は４ｏｏｏＸと少なく、このため、工、ソチングに
て形成した穴上に配線用のアルミニウム膜を被着しても
、穴の端部が急峻すぎ所謂段切れが生じてアルミニウム
膜の断線を生じることがある。このことから、従来のホ
トリソグラフィ技術では、微細パターン化の障害が生じ
ておシ、ＶＳＬ工の製造歩留の低下の原因と彦っている
ことが本発明渚によって明らかとされた。
ングする際に５０％の等方性エツチングを折力っても傾
引部は４ｏｏｏＸと少なく、このため、工、ソチングに
て形成した穴上に配線用のアルミニウム膜を被着しても
、穴の端部が急峻すぎ所謂段切れが生じてアルミニウム
膜の断線を生じることがある。このことから、従来のホ
トリソグラフィ技術では、微細パターン化の障害が生じ
ておシ、ＶＳＬ工の製造歩留の低下の原因と彦っている
ことが本発明渚によって明らかとされた。
本発明の目的はパターンの微細化を達成する一方で充分
力傾剰部の長さを有するエツチングを可能とし、これに
よシエ、ソチングされたパターン上に被着された膜の被
着富を向上して製品の信頼性の向上と製造歩留の向上全
達成できるエツチング技術全提供することにおる。
力傾剰部の長さを有するエツチングを可能とし、これに
よシエ、ソチングされたパターン上に被着された膜の被
着富を向上して製品の信頼性の向上と製造歩留の向上全
達成できるエツチング技術全提供することにおる。
本発明の前記ならびにそのほかの目的と新規な％徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的な屯のの概要
を簡単に説明すれば、下記のとおシである。
を簡単に説明すれば、下記のとおシである。
すなわち、ホトレジストにて形成するマスクの端面をひ
さし状に形成し、これを用いて等方性エツチングと異方
性エツチングで連続処理することによシ、等方性エツチ
ングによる傾剰部の実儒的な寸法の増大を図って前記目
的全達成する本のである。
さし状に形成し、これを用いて等方性エツチングと異方
性エツチングで連続処理することによシ、等方性エツチ
ングによる傾剰部の実儒的な寸法の増大を図って前記目
的全達成する本のである。
〔実施例１〕
第３図は本発明の一実施例を示し、半導体基板１０の主
面に形成したシリコン酸化膜１１を所要のパターンにエ
ツチングする例である。先ず同図（Ａ）のように半導体
基板１０の主面のシリコン酸化膜ｔｔ上にホトレジスト
膜１２を形成し、ホトマスク１３を用いて常法のホトリ
ソグラフィ工程を折力う。このとき、ホトレジスト１２
には光吸収性のよいネガ型ホトレジストを用い、マスク
として残す部分のみ感光させる。このホトレジストには
、例えば日立化成■のＲＤ２００ＯＮが好適である。こ
のホトレジスト１２の性質により、パターニングされた
ホトレジスト膜１２Ａは、同図（Ｂ）のように光吸収の
大きな上部相幅寸法が大となり、逆台形の断面形状とさ
れる。換言すれば、マスクの端面（側面）が垂直ではな
く上方に張９出したひさし状とされる。
面に形成したシリコン酸化膜１１を所要のパターンにエ
ツチングする例である。先ず同図（Ａ）のように半導体
基板１０の主面のシリコン酸化膜ｔｔ上にホトレジスト
膜１２を形成し、ホトマスク１３を用いて常法のホトリ
ソグラフィ工程を折力う。このとき、ホトレジスト１２
には光吸収性のよいネガ型ホトレジストを用い、マスク
として残す部分のみ感光させる。このホトレジストには
、例えば日立化成■のＲＤ２００ＯＮが好適である。こ
のホトレジスト１２の性質により、パターニングされた
ホトレジスト膜１２Ａは、同図（Ｂ）のように光吸収の
大きな上部相幅寸法が大となり、逆台形の断面形状とさ
れる。換言すれば、マスクの端面（側面）が垂直ではな
く上方に張９出したひさし状とされる。
次いで、このマスク全周いて、シリコン酸化膜１１を等
方性エツチングすれば、同図（０）のように、ホトレジ
スト膜１２Ａの端部Ａ’ ？中心に略円形に進行するよ
うにエツチングされλ。そして、例えば５０％の厚さの
エツチングが完了され穴時点で異方性エツチングに切換
えれば、今度はホトレジスト膜１２Ａの上側端部■を基
準にしてシリコン酸化膜１１がエツチングされ、′結果
として同図中）の形状にエツチングが完成される。等方
性エツチングにはウェットエツチングやドライエツチン
グのプラズマエツチング等が利用され、異方性エッチン
グにはドライエツチングのスパッタエツチングやイオン
ビームエツチング等が利用される。例えば、本例では等
方性エツチングはバレル型プラズマエツチング装置内に
てＯＦ４＋０２ガスプラズマを使用し、異方性エツチン
グは反応性スバ、り（イオン）エツチング装置内におい
て０ＨＦ３ガスを使用して行なっている。
方性エツチングすれば、同図（０）のように、ホトレジ
スト膜１２Ａの端部Ａ’ ？中心に略円形に進行するよ
うにエツチングされλ。そして、例えば５０％の厚さの
エツチングが完了され穴時点で異方性エツチングに切換
えれば、今度はホトレジスト膜１２Ａの上側端部■を基
準にしてシリコン酸化膜１１がエツチングされ、′結果
として同図中）の形状にエツチングが完成される。等方
性エツチングにはウェットエツチングやドライエツチン
グのプラズマエツチング等が利用され、異方性エッチン
グにはドライエツチングのスパッタエツチングやイオン
ビームエツチング等が利用される。例えば、本例では等
方性エツチングはバレル型プラズマエツチング装置内に
てＯＦ４＋０２ガスプラズマを使用し、異方性エツチン
グは反応性スバ、り（イオン）エツチング装置内におい
て０ＨＦ３ガスを使用して行なっている。
以上のようにしてエツチングされたシリコン酸化膜１１
は、同図中）のように、傾臼部は距離ＧＡ’＋ Ａ’
Ｄ’なる長さとなシ、従来のＡＤに比較してひさしの張
シ出し長さＧＡ’に相当するだけ大きくなる。したがっ
て、等方性エツチングの割合を５０％に押えても従来の
８０％の場合よりも何州部１ｔａ’ｉ大きくでき、何州
部１ｔａを緩やかな面形状にできる。これによシ、第２
図のようにアルミニウム膜７全形成しても段切れが発生
することはなく、製品の信頼性を向上できる。ｆ７ｔ、
等方性エツチングの割合を小さくできるので、微細パタ
ーンの形成に有効である。
は、同図中）のように、傾臼部は距離ＧＡ’＋ Ａ’
Ｄ’なる長さとなシ、従来のＡＤに比較してひさしの張
シ出し長さＧＡ’に相当するだけ大きくなる。したがっ
て、等方性エツチングの割合を５０％に押えても従来の
８０％の場合よりも何州部１ｔａ’ｉ大きくでき、何州
部１ｔａを緩やかな面形状にできる。これによシ、第２
図のようにアルミニウム膜７全形成しても段切れが発生
することはなく、製品の信頼性を向上できる。ｆ７ｔ、
等方性エツチングの割合を小さくできるので、微細パタ
ーンの形成に有効である。
〔実施例２〕
第４図は本発明の他の実施例である。本例では半導体基
板１０上のシリコン酸化膜１１をエツチングする場合、
先ず同図（Ａ）のようにシリコン酸化膜ｌｔ上にポリシ
リコン膜１４を適宜厚さに形成し、その上にホトレジス
ト膜１５を形成し、次いで常法により同図（ト））のよ
うにホトレジスト膜１５を所定の形状にパターニングす
る。次いで、このホトレジスト膜１５をマスクとしてポ
リシリコン膜１４をエツチングするが、このときポリシ
リコン膜をオーバエ、ソチングすることによシ、同図（
０）のようにポリシリコン膜１４０両端からホトレジス
ト膜１５が上方に張シ出し穴形状、即ちひさし状に形成
される。そして、このポリシリコン膜１４とホトフシス
ト膜１５Ｘｉ＋−一体としてマスクとし、等方性エツチ
ング、異方性エツチングの順で連続して工、ソチングを
行なうことによシ、同図Φ）のようにシリコン酸化膜ｌ
ｌ全工、ソチングすることができる。このエツチングに
よっても、何州部ｔｔａの長さ′ｔ−ＧＡ’ ＋ Ａ’
Ｄ’にでき、緩やかな傾きに形成できる。この場合、
ホトレジストは従来と同一のものでもよい。マ六、ポリ
シリコン以外の膜を利用してもよい。
板１０上のシリコン酸化膜１１をエツチングする場合、
先ず同図（Ａ）のようにシリコン酸化膜ｌｔ上にポリシ
リコン膜１４を適宜厚さに形成し、その上にホトレジス
ト膜１５を形成し、次いで常法により同図（ト））のよ
うにホトレジスト膜１５を所定の形状にパターニングす
る。次いで、このホトレジスト膜１５をマスクとしてポ
リシリコン膜１４をエツチングするが、このときポリシ
リコン膜をオーバエ、ソチングすることによシ、同図（
０）のようにポリシリコン膜１４０両端からホトレジス
ト膜１５が上方に張シ出し穴形状、即ちひさし状に形成
される。そして、このポリシリコン膜１４とホトフシス
ト膜１５Ｘｉ＋−一体としてマスクとし、等方性エツチ
ング、異方性エツチングの順で連続して工、ソチングを
行なうことによシ、同図Φ）のようにシリコン酸化膜ｌ
ｌ全工、ソチングすることができる。このエツチングに
よっても、何州部ｔｔａの長さ′ｔ−ＧＡ’ ＋ Ａ’
Ｄ’にでき、緩やかな傾きに形成できる。この場合、
ホトレジストは従来と同一のものでもよい。マ六、ポリ
シリコン以外の膜を利用してもよい。
（１）エツチングのマスクの端面をひさし状とし、てい
るので、等方性エツチングの基準位置を異方性エツチン
グの基準位置よシも内方に設定でき、これにより何州部
の長さ全大きくして緩やか力ものにできる。
るので、等方性エツチングの基準位置を異方性エツチン
グの基準位置よシも内方に設定でき、これにより何州部
の長さ全大きくして緩やか力ものにできる。
（２）何州部を長くかつ緩やかなものにすることによシ
、上層に薄膜を形成した場合にも所謂段切シの発生を防
止することができる。
、上層に薄膜を形成した場合にも所謂段切シの発生を防
止することができる。
（３）等方性エツチングを小さくしても何州部を緩やか
にできるので、微細パターンの形成を可能にする。
にできるので、微細パターンの形成を可能にする。
（４）ホトレジストに光吸収性のよいものを使用すれは
、従来と同一のプロセスで本発明全実現できる。
、従来と同一のプロセスで本発明全実現できる。
以上本発明渚によってなされた発明を実施例にもとすき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、２層ポリシリ
コンプロセス適用のＭＯ８メモリで第１層ポリシリコン
に本発明を適用すれば、その上の第２層ポリシリコンゲ
ートの配線抵抗が低減できる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、２層ポリシリ
コンプロセス適用のＭＯ８メモリで第１層ポリシリコン
に本発明を適用すれば、その上の第２層ポリシリコンゲ
ートの配線抵抗が低減できる。
以上の説明では主として本発明渚によって力された発明
？その背景となった利用分野である半導体装置の製造に
適用し−ｆｃ場合について説明したが、それに限定され
るものでは力＜、ホトリングラフィ工程を利用して工１
．チングを行なう技術であればその全てに適用できる。
？その背景となった利用分野である半導体装置の製造に
適用し−ｆｃ場合について説明したが、それに限定され
るものでは力＜、ホトリングラフィ工程を利用して工１
．チングを行なう技術であればその全てに適用できる。
第１図は先行技術の欠点に！明するための断面図、
第２図は他の先行技術？説明するための断面図、第３図
（Ａ）〜Ｏ））は本発明技術の断面工程図、第４図（４
）〜ψ）は他の実施例の断面工程図である。 １０・・・半導体基板、１１・・・シリコン酸化膜、１
２・・・ホトレジスト、１４・・・ポリシリコン、１５
・・・ホトレジスト。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
（Ａ）〜Ｏ））は本発明技術の断面工程図、第４図（４
）〜ψ）は他の実施例の断面工程図である。 １０・・・半導体基板、１１・・・シリコン酸化膜、１
２・・・ホトレジスト、１４・・・ポリシリコン、１５
・・・ホトレジスト。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、ホトリソグラフィ技術を利用し反エツチング方法に
おいて、エツチングマスクの端面全下部よりも上方を張
シ出したひさし状とし、等方性エツチング、異方性エツ
チングの順で連続エツチングすることを特徴とするエツ
チング方法。 ２ エツチングマスクを逆台形の断面形状としてなる特
許請求の範囲第１項記載の工４．チング方法。 ３、 エツチングマスクを構成するホトレジストを光吸
収性のよいネガレジストから形成して力る特許請求の範
囲第２項記載のエツチング方法。 ４、エツチングマスクを下地膜とその上のホトレジスト
膜とで構成し、下地膜をオーバエツチングして彦る特許
請求の範囲第１項記載のエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034548A JPS59161026A (ja) | 1983-03-04 | 1983-03-04 | エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034548A JPS59161026A (ja) | 1983-03-04 | 1983-03-04 | エツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59161026A true JPS59161026A (ja) | 1984-09-11 |
Family
ID=12417359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58034548A Pending JPS59161026A (ja) | 1983-03-04 | 1983-03-04 | エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2691162C1 (ru) * | 2018-11-19 | 2019-06-11 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Способ формирования глубокопрофилированных кремниевых структур |
-
1983
- 1983-03-04 JP JP58034548A patent/JPS59161026A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2691162C1 (ru) * | 2018-11-19 | 2019-06-11 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" | Способ формирования глубокопрофилированных кремниевых структур |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JPS59161026A (ja) | エツチング方法 | |
| KR20010045401A (ko) | 반도체 소자의 게이트 형성방법 | |
| US6326312B1 (en) | Contact hole of semiconductor and its forming method | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| KR100284142B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940002298B1 (ko) | 2단계 mlr을 이용한 포토 마스크 제조방법 | |
| JPH06224161A (ja) | 半導体装置の製造方法 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH11186224A (ja) | 半導体装置の製造方法 | |
| KR20050002010A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100252901B1 (ko) | 반도체소자 제조방법 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| KR20040025946A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20010005184A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20040008510A (ko) | 반도체 소자의 제조 방법 | |
| JPH08321488A (ja) | ドライエッチング方法及びマグネトロンｒｉｅ装置 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| KR20020040270A (ko) | 반도체소자 콘택 식각 방법 |