JPS6257222A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6257222A JPS6257222A JP19742285A JP19742285A JPS6257222A JP S6257222 A JPS6257222 A JP S6257222A JP 19742285 A JP19742285 A JP 19742285A JP 19742285 A JP19742285 A JP 19742285A JP S6257222 A JPS6257222 A JP S6257222A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etching
- resist
- wiring pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものである。
本発明はドライエツチングにより導電性配線層に配線パ
ターンを形成する工程において、必要なパターンの他に
ダミーパターンを用いることにより横方向のエツチング
を減少させるものである。
ターンを形成する工程において、必要なパターンの他に
ダミーパターンを用いることにより横方向のエツチング
を減少させるものである。
従来の配線パターンの形成は配線パターンのみが形成さ
れたマスクを用いて露光後、現像、及びエツチングを行
ってきた。
れたマスクを用いて露光後、現像、及びエツチングを行
ってきた。
〔発明が解決しようとする問題点及び目的〕しかし前述
の従来技術では部分的に異なる密度の配線パターンを形
成する場合、導電配線の幅にバラツキが生じる。・これ
は第２図（ｈ）、第２図（Ｃ）に示すように、部分・的
に配線密度の異なるマスクを用いて露光、現像し、レジ
ストパターンに、部分的に密度の差ができた場合、その
ままエツチングを行うと第２１１（ｄ）に示すように配
線密度の薄い部分に横方向のエツチングが進むからであ
る。
の従来技術では部分的に異なる密度の配線パターンを形
成する場合、導電配線の幅にバラツキが生じる。・これ
は第２図（ｈ）、第２図（Ｃ）に示すように、部分・的
に配線密度の異なるマスクを用いて露光、現像し、レジ
ストパターンに、部分的に密度の差ができた場合、その
ままエツチングを行うと第２１１（ｄ）に示すように配
線密度の薄い部分に横方向のエツチングが進むからであ
る。
これはエツチング終了後、過剰になった反応ガスが導電
配線パターンの側壁に集中して横方向のエツチングを増
進させるためである。この現象は配線パターン密度が濃
い場合は現れない。そのため従来の技術では配線パター
ンの密度の違いにより導電配線の線幅のバラツキを生じ
それによって抵抗差を生じて所定の特性が得られない。
配線パターンの側壁に集中して横方向のエツチングを増
進させるためである。この現象は配線パターン密度が濃
い場合は現れない。そのため従来の技術では配線パター
ンの密度の違いにより導電配線の線幅のバラツキを生じ
それによって抵抗差を生じて所定の特性が得られない。
また最悪の場合は断線を起こすことにより歩留りの低下
、あるいは信頼性の低下をまねくという問題点を有して
いた。
、あるいは信頼性の低下をまねくという問題点を有して
いた。
そこで本発明はこのような問題点を解決するために配線
密度が部分的に異なる半導体装置の製造においてダミー
パターンによって配線密度を均等化し、横方向のエツチ
ングを減少させることを目的とする。
密度が部分的に異なる半導体装置の製造においてダミー
パターンによって配線密度を均等化し、横方向のエツチ
ングを減少させることを目的とする。
上記問題点を解決するために、本発明はマスク、及びそ
れを用いて形成されたレジストパターンにダミーパター
ンを設けることによって配線パターンの密度を均等化さ
せ、配線パターンの形成の際の横方向のエツチングを減
少させたことを特徴とする。
れを用いて形成されたレジストパターンにダミーパター
ンを設けることによって配線パターンの密度を均等化さ
せ、配線パターンの形成の際の横方向のエツチングを減
少させたことを特徴とする。
以下に本発明の実施例を図面にもとづいて説明する。第
１図（ｈ）のごとく、配線パターン及びダミーパターン
を形成しであるマスク１０４を用いてレジストに露光す
る。次に露光されたレジストを現像し、配線パターンを
形成した結果を第１図（Ｃ）に示す第１図（Ｃ）の通り
、配線パターン形成用のレジスト１０７とともに、ダミ
ーパターン形成用のレジスト１０８を形成した。そして
この状態で反応ガスを用いてエツチングした結果を第１
ｆｆｌ（ｄ ’）に、そしてレジストを剥離した結果を
第１図（ｉに示す。配線パターンの密度が薄い部分にダ
ミーパターンを同時に形成したことにより、エツチング
中における反応ガスの、導電配線の側壁への集中が緩和
され、横方向のエツチングが押えられ、全体としてエツ
チングの均等化がなされることにより、導電配線パター
ンの線幅が所定の寸法通りに形成することができ、信頼
性の向上、歩留りの上昇をはじめとする多くの利点を得
ることができた。
１図（ｈ）のごとく、配線パターン及びダミーパターン
を形成しであるマスク１０４を用いてレジストに露光す
る。次に露光されたレジストを現像し、配線パターンを
形成した結果を第１図（Ｃ）に示す第１図（Ｃ）の通り
、配線パターン形成用のレジスト１０７とともに、ダミ
ーパターン形成用のレジスト１０８を形成した。そして
この状態で反応ガスを用いてエツチングした結果を第１
ｆｆｌ（ｄ ’）に、そしてレジストを剥離した結果を
第１図（ｉに示す。配線パターンの密度が薄い部分にダ
ミーパターンを同時に形成したことにより、エツチング
中における反応ガスの、導電配線の側壁への集中が緩和
され、横方向のエツチングが押えられ、全体としてエツ
チングの均等化がなされることにより、導電配線パター
ンの線幅が所定の寸法通りに形成することができ、信頼
性の向上、歩留りの上昇をはじめとする多くの利点を得
ることができた。
本発明は実施例に記したごとく、半導体装置の導電性配
線パターンの形成、とくに配線パターン密度が部分的に
密度差を生じているときに生じる配線パターン線幅のバ
ラツキを押さえ、さらには断線をなくすことができる。
線パターンの形成、とくに配線パターン密度が部分的に
密度差を生じているときに生じる配線パターン線幅のバ
ラツキを押さえ、さらには断線をなくすことができる。
その結果として□歩留り向上、信頼性の低下を防止でき
る。非常に有効的な手段である。
る。非常に有効的な手段である。
本発明の効果はエツチング方法や、導電性配線層の材質
に関係なく得ることができるものであるまた本発明の効
果は、全面的に配線パターン密度が薄い半導体装置の導
電性配線層をエツチングする際に用いることにより、横
方向のエツチングを押えることができ、より微細な配線
パターンの加工が可能になる。
に関係なく得ることができるものであるまた本発明の効
果は、全面的に配線パターン密度が薄い半導体装置の導
電性配線層をエツチングする際に用いることにより、横
方向のエツチングを押えることができ、より微細な配線
パターンの加工が可能になる。
このことにより、パターン密度の差があるごとに変更を
要していたエツチング条件数をへらすことができ、工程
の標準化が可能となる。
要していたエツチング条件数をへらすことができ、工程
の標準化が可能となる。
また本発明は導電配線層以外のものを用いても同様の効
果を得ることができる。
果を得ることができる。
以上述べたように、本発明は非常に効果の大きいもので
ある。
ある。
第１図（α）〜（ｉは本発明による配線パターンの形成
方法の断面図。 １０１・・・・・・フォトレジスト １０２・・・・・・導電配線層 １０３・・・・・・絶縁膜 １０４・・・・・・フォトマスク １０５・・・・・・本配線パターン １０６・・・・・・ダミーパターン １０７・・・・・・１０５によって形成されたレジスト
１０８・・・・・・１０６によって形成されたレジスト
１０９・・・・・・本配線 １１０・・・・・・１０８によって形成された配線材
□第２図（α）〜（ｉは従来の配線パターンの形
成方法の断面図。 ２０１・・・・・・フォトレジスト ２０２・・・・・・導電配線層 ２０５・・・・・・絶縁膜 ２０４・・・・・・フォトマスク ２０５・・・・・・配線パターン形成用レジスト２０６
・・・・・・導電配線 以 上
方法の断面図。 １０１・・・・・・フォトレジスト １０２・・・・・・導電配線層 １０３・・・・・・絶縁膜 １０４・・・・・・フォトマスク １０５・・・・・・本配線パターン １０６・・・・・・ダミーパターン １０７・・・・・・１０５によって形成されたレジスト
１０８・・・・・・１０６によって形成されたレジスト
１０９・・・・・・本配線 １１０・・・・・・１０８によって形成された配線材
□第２図（α）〜（ｉは従来の配線パターンの形
成方法の断面図。 ２０１・・・・・・フォトレジスト ２０２・・・・・・導電配線層 ２０５・・・・・・絶縁膜 ２０４・・・・・・フォトマスク ２０５・・・・・・配線パターン形成用レジスト２０６
・・・・・・導電配線 以 上
Claims (1)
- 半導体基板上に酸化膜を形成し、前記酸化膜上に導電性
配線層を形成するとともに、エッチング工程をへて導電
性配線パターンを形成する工程において、前記導電性配
線層上にレジストを塗布し、露光、現像して前記導電性
配線層の配線パターンとなる部分、及びダミー用配線パ
ターンとなる部分上以外のレジストを除去する工程、前
記除去されずに残ったレジストをマスクとして前記導電
性配線層をエッチングする工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742285A JPS6257222A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19742285A JPS6257222A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257222A true JPS6257222A (ja) | 1987-03-12 |
Family
ID=16374253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19742285A Pending JPS6257222A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257222A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326510A (ja) * | 1991-09-11 | 1993-12-10 | Nec Corp | 半導体装置 |
| US5289422A (en) * | 1990-11-01 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dummy wiring pattern therein and manufacturing method thereof |
| JPH06168946A (ja) * | 1991-09-19 | 1994-06-14 | Samsung Electron Co Ltd | 金属配線を有する半導体装置 |
| US6177693B1 (en) | 1997-09-30 | 2001-01-23 | Nec Corporation | Semiconductor device |
-
1985
- 1985-09-06 JP JP19742285A patent/JPS6257222A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289422A (en) * | 1990-11-01 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dummy wiring pattern therein and manufacturing method thereof |
| JPH05326510A (ja) * | 1991-09-11 | 1993-12-10 | Nec Corp | 半導体装置 |
| JPH06168946A (ja) * | 1991-09-19 | 1994-06-14 | Samsung Electron Co Ltd | 金属配線を有する半導体装置 |
| US6177693B1 (en) | 1997-09-30 | 2001-01-23 | Nec Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5618757A (en) | Method for improving the manufacturability of the spin-on glass etchback process | |
| JPH0628231B2 (ja) | 電子ビ−ム露光方法 | |
| JPS6257222A (ja) | 半導体装置の製造方法 | |
| JPS6211068B2 (ja) | ||
| EP0289089B1 (en) | Method of manufacturing a semiconductor device having interconnections located both above a semiconductor region and above an isolation region adjoining it | |
| JPH09153550A (ja) | パターン発生方法 | |
| JPS60124941A (ja) | 集積回路の製造法 | |
| JPH01295443A (ja) | 微細パターン形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| KR19980026846A (ko) | 더미패턴을 갖는 마스크 | |
| JPS60121738A (ja) | 半導体装置の製造方法 | |
| JPH0562972A (ja) | 半導体装置及びその製造方法 | |
| JPS6359540B2 (ja) | ||
| JPH0470772B2 (ja) | ||
| JPH04348034A (ja) | 配線パターンの形成方法 | |
| KR950013693B1 (ko) | 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 | |
| KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| JPS5648151A (en) | Wiring formation of semiconductor device | |
| JP2000150414A (ja) | 半導体装置の製造方法 | |
| JPS6129540B2 (ja) | ||
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01246834A (ja) | 半導体装置の製造方法 |