JPH05326510A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05326510A JPH05326510A JP4235762A JP23576292A JPH05326510A JP H05326510 A JPH05326510 A JP H05326510A JP 4235762 A JP4235762 A JP 4235762A JP 23576292 A JP23576292 A JP 23576292A JP H05326510 A JPH05326510 A JP H05326510A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- stripes
- film
- stripe
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002131 composite material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】層間絶縁膜を平坦化し上層金属配線の断線を防
止する。 【構成】最小間隔で形成された下層金属配線ストライプ
６Ａ，６Ｂにダミー配線ストライプ９を並べて設ける。 【効果】下層金属配線ストライプ６Ａ，６Ｂ及び９の間
の塗布膜５の埋まりが良くなり平坦性が良くなる。
止する。 【構成】最小間隔で形成された下層金属配線ストライプ
６Ａ，６Ｂにダミー配線ストライプ９を並べて設ける。 【効果】下層金属配線ストライプ６Ａ，６Ｂ及び９の間
の塗布膜５の埋まりが良くなり平坦性が良くなる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に多層金属配線を備える半導体装置に関する。
に多層金属配線を備える半導体装置に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴ない、多層金
属配線が多く用いられている。多層金属配線は、図５に
示すように、半導体素子形成のための不純物拡散等の工
程を経たシリコンからなる半導体基板１の表面を、酸化
シリコン膜等の絶縁膜２で覆ったのち、アルミニウム
（Ａｌ）やタングステン（Ｗ）等からなる金属配線層と
層間絶縁膜とを交互に重ねて形成することによって通常
形成される。二つの金属配線層間の層間絶縁膜７は、Ｃ
ＶＤ法による下層の第１の酸化シリコン膜３と、塗布
（ＳＯＧ；Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜５と、その
塗布膜５を覆うＣＶＤ法による上層の第２の酸化シリコ
ン膜４とから構成されている（特開昭５７−１００７４
８号公報）。下層金属配線層の金属膜パターン（ストラ
イプ）６の陵の直角部分が上記塗布膜５により実質的に
鈍角化されるので、下層金属配線に起因する急峻な段差
が除かれ、その配線層を覆う層間絶縁膜７の表面がより
平坦化される。その結果、下層の金属配線層がデザイン
・ルールによる最小間隔で互に平行に並んで配置された
複数の極細金属膜ストライプから成る領域においても、
その下層の金属配線層上の層間絶縁膜の表面に形成した
上層の金属配線層では、金属配線のステップカバレッ
ジ、すなわち、平坦部における金属配線の厚みに対する
段差部での最もうすい金属配線の厚みの割合はあまり低
下しない。
属配線が多く用いられている。多層金属配線は、図５に
示すように、半導体素子形成のための不純物拡散等の工
程を経たシリコンからなる半導体基板１の表面を、酸化
シリコン膜等の絶縁膜２で覆ったのち、アルミニウム
（Ａｌ）やタングステン（Ｗ）等からなる金属配線層と
層間絶縁膜とを交互に重ねて形成することによって通常
形成される。二つの金属配線層間の層間絶縁膜７は、Ｃ
ＶＤ法による下層の第１の酸化シリコン膜３と、塗布
（ＳＯＧ；Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜５と、その
塗布膜５を覆うＣＶＤ法による上層の第２の酸化シリコ
ン膜４とから構成されている（特開昭５７−１００７４
８号公報）。下層金属配線層の金属膜パターン（ストラ
イプ）６の陵の直角部分が上記塗布膜５により実質的に
鈍角化されるので、下層金属配線に起因する急峻な段差
が除かれ、その配線層を覆う層間絶縁膜７の表面がより
平坦化される。その結果、下層の金属配線層がデザイン
・ルールによる最小間隔で互に平行に並んで配置された
複数の極細金属膜ストライプから成る領域においても、
その下層の金属配線層上の層間絶縁膜の表面に形成した
上層の金属配線層では、金属配線のステップカバレッ
ジ、すなわち、平坦部における金属配線の厚みに対する
段差部での最もうすい金属配線の厚みの割合はあまり低
下しない。
【０００３】
【発明が解決しようとする課題】しかしながら、図４
（ａ），（ｂ）に示すように、上記最小間隔で互いに平
行に並んだ極細の下層金属膜ストライプ６Ａおよび６Ｂ
が２本だけ他の配線パターンから離れて形成されている
部分を下層の金属配線層が含む場合は、その下層の金属
配線層を覆う層間絶縁膜７の形成の際に、塗布膜５がそ
れら２本の金属膜ストライプ６Ａ，６Ｂの間を十分に埋
めることができないため、層間絶縁膜７の平坦性が劣化
する。したがって、そのような平坦性の低い層間絶縁膜
の上に上層金属配線を形成すると、その配線膜のカバレ
ッジが低下し、断線を起こしやすくなる。断線に至らな
いまでも配線膜厚の非常に薄い部分が生じ、その部分が
エレクトロ・マイグレーションやストレス・マイグレー
ションを誘発し、半導体装置の信頼性及び歩留りを低下
させる。
（ａ），（ｂ）に示すように、上記最小間隔で互いに平
行に並んだ極細の下層金属膜ストライプ６Ａおよび６Ｂ
が２本だけ他の配線パターンから離れて形成されている
部分を下層の金属配線層が含む場合は、その下層の金属
配線層を覆う層間絶縁膜７の形成の際に、塗布膜５がそ
れら２本の金属膜ストライプ６Ａ，６Ｂの間を十分に埋
めることができないため、層間絶縁膜７の平坦性が劣化
する。したがって、そのような平坦性の低い層間絶縁膜
の上に上層金属配線を形成すると、その配線膜のカバレ
ッジが低下し、断線を起こしやすくなる。断線に至らな
いまでも配線膜厚の非常に薄い部分が生じ、その部分が
エレクトロ・マイグレーションやストレス・マイグレー
ションを誘発し、半導体装置の信頼性及び歩留りを低下
させる。
【０００４】本発明の目的は、デザイン・ルールによる
最小の間隔で互いに並んで、しかも他の配線パターンか
ら離れて配置された２本の極細金属膜ストライプを下層
配線層が含む場合も、その下層配線層の上の層間絶縁膜
の平坦性を確保 し、その層間絶縁膜上の金属配線の断
線等を防ぎ、信頼性及び歩留りの向上した半導体装置を
提供することにある。
最小の間隔で互いに並んで、しかも他の配線パターンか
ら離れて配置された２本の極細金属膜ストライプを下層
配線層が含む場合も、その下層配線層の上の層間絶縁膜
の平坦性を確保 し、その層間絶縁膜上の金属配線の断
線等を防ぎ、信頼性及び歩留りの向上した半導体装置を
提供することにある。
【０００５】
【課題を解決するための手段】本発明は、複数の回路素
子が形成された半導体基板と、前記基板の主表面上に絶
縁膜を介して形成された下層の金属配線層と、前記金属
配線層を覆って形成されＣＶＤ法による下側絶縁膜と塗
布膜とＣＶＤ法による上側絶縁膜とを含む層間絶縁膜
と、前記層間絶縁膜の表面に形成された上層の金属配線
層とを含む半導体装置において、前記下層の金属配線層
がデザイン・ルールによる最小間隔で互いに並んで他の
部分から離れて形成された２本の極細金属膜ストライプ
を含むことと、これら２本の極細金属膜ストライプに前
記最小間隔で並んで形成された少なくとも１本のダミー
の極細金属膜ストライプを含むものである。
子が形成された半導体基板と、前記基板の主表面上に絶
縁膜を介して形成された下層の金属配線層と、前記金属
配線層を覆って形成されＣＶＤ法による下側絶縁膜と塗
布膜とＣＶＤ法による上側絶縁膜とを含む層間絶縁膜
と、前記層間絶縁膜の表面に形成された上層の金属配線
層とを含む半導体装置において、前記下層の金属配線層
がデザイン・ルールによる最小間隔で互いに並んで他の
部分から離れて形成された２本の極細金属膜ストライプ
を含むことと、これら２本の極細金属膜ストライプに前
記最小間隔で並んで形成された少なくとも１本のダミー
の極細金属膜ストライプを含むものである。
【０００６】上記塗布膜は、幅の狭い金属膜ストライプ
上よりも幅の広いストライプ上に厚く形成される性質を
もっている。互いに並んで配置された２本の極細金属膜
ストライプにダミーの極細金属膜ストライプを追加する
ことによって極細金属膜ストライプの実効的な幅は１．
５倍となり、その上に形成される塗布膜はそれだけ厚く
なる。これに伴って、上記最小間隔で互いに並んで配置
された極細金属膜ストライプの間の溝は、塗布膜の材料
をそれだけ厚く保持するため、塗布膜を覆ってＣＶＤ法
により形成される絶縁膜、すなわち層間絶縁膜表面の平
坦性が向上する。したがって、この層間絶縁膜の表面に
形成される上層の金属配線層では、上記カバレッジの劣
化は軽減され、断線やエレクトロ・マイグレーション等
を回避できる。
上よりも幅の広いストライプ上に厚く形成される性質を
もっている。互いに並んで配置された２本の極細金属膜
ストライプにダミーの極細金属膜ストライプを追加する
ことによって極細金属膜ストライプの実効的な幅は１．
５倍となり、その上に形成される塗布膜はそれだけ厚く
なる。これに伴って、上記最小間隔で互いに並んで配置
された極細金属膜ストライプの間の溝は、塗布膜の材料
をそれだけ厚く保持するため、塗布膜を覆ってＣＶＤ法
により形成される絶縁膜、すなわち層間絶縁膜表面の平
坦性が向上する。したがって、この層間絶縁膜の表面に
形成される上層の金属配線層では、上記カバレッジの劣
化は軽減され、断線やエレクトロ・マイグレーション等
を回避できる。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１（ａ），（ｂ）は本発明の一実施例を示
す半導体チップの平面図及びＡ−Ａ線拡大断面図であ
る。
説明する。図１（ａ），（ｂ）は本発明の一実施例を示
す半導体チップの平面図及びＡ−Ａ線拡大断面図であ
る。
【０００８】図１（ａ）および（ｂ）に示すように、シ
リコン基板１上に酸化シリコンからなる絶縁膜２を形成
し、その上にＡｌやＷ等からなる２本の下層金属配線ス
トライプ６Ａおよび６Ｂをデザイン・ルールによる最小
の間隔で並べて配列する。絶縁膜２のコンタクトホール
８を通じてこれら配線ストライプは基板１の不純物拡散
領域に接続される。これら配線ストライプ６Ａおよび６
Ｂの幅と間隔は上記デザイン・ルールによる最小値であ
り、それぞれ例えば１．０μｍである。配線ストライプ
６Ｂに隣接して、上述の最小間隔で、いずれの導体にも
電気的に接続されていないダミーの配線ストライプ９が
形成されている。これら配線ストライプ６Ａ，６Ｂおよ
び９の上にはＣＶＤ法による第１の酸化シリコン膜３と
塗布（ＳＯＧ）膜５と同じくＣＶＤ法による第２の酸化
シリコン膜４とからなる層間絶縁膜７が形成される。
リコン基板１上に酸化シリコンからなる絶縁膜２を形成
し、その上にＡｌやＷ等からなる２本の下層金属配線ス
トライプ６Ａおよび６Ｂをデザイン・ルールによる最小
の間隔で並べて配列する。絶縁膜２のコンタクトホール
８を通じてこれら配線ストライプは基板１の不純物拡散
領域に接続される。これら配線ストライプ６Ａおよび６
Ｂの幅と間隔は上記デザイン・ルールによる最小値であ
り、それぞれ例えば１．０μｍである。配線ストライプ
６Ｂに隣接して、上述の最小間隔で、いずれの導体にも
電気的に接続されていないダミーの配線ストライプ９が
形成されている。これら配線ストライプ６Ａ，６Ｂおよ
び９の上にはＣＶＤ法による第１の酸化シリコン膜３と
塗布（ＳＯＧ）膜５と同じくＣＶＤ法による第２の酸化
シリコン膜４とからなる層間絶縁膜７が形成される。
【０００９】このように、最小間隔で互いに並んで配置
された配線ストライプ６Ａおよび６Ｂに、同じ最小間隔
で隣接してダミーの配線ストライプ９を設けると、実効
的な配線幅１０が大きくなるため、これらストライプ上
に塗布される塗布膜５がダミーストライプ９を欠く場合
に比べて厚くなる。従って、ストライプ６Ａ／６Ｂ間お
よび６Ｂ／９間の溝および、ストライプ６Ａの外側近傍
部およびストライプ９の外側近傍における塗布膜５の付
着量の増大に伴ない、層間絶縁膜７の平坦性が改善され
る。
された配線ストライプ６Ａおよび６Ｂに、同じ最小間隔
で隣接してダミーの配線ストライプ９を設けると、実効
的な配線幅１０が大きくなるため、これらストライプ上
に塗布される塗布膜５がダミーストライプ９を欠く場合
に比べて厚くなる。従って、ストライプ６Ａ／６Ｂ間お
よび６Ｂ／９間の溝および、ストライプ６Ａの外側近傍
部およびストライプ９の外側近傍における塗布膜５の付
着量の増大に伴ない、層間絶縁膜７の平坦性が改善され
る。
【００１０】すなわち、層間絶縁膜７の表面の平坦部に
おける配線層の厚さに対する上記ストライプ６Ａ／６Ｂ
の直上部の配線層の最も薄い部分の厚さの割合、すなわ
ち上層金属配線層のカバレッジは、ダミーストライプ９
を設けない場合が３０％以下であるのに対し、ダミース
トライプ９の形成により８０％以上になる。これによっ
て、上層金属配線の断線等の障害を除くことができ、半
導体装置の信頼性および歩留りを向上させることができ
た。
おける配線層の厚さに対する上記ストライプ６Ａ／６Ｂ
の直上部の配線層の最も薄い部分の厚さの割合、すなわ
ち上層金属配線層のカバレッジは、ダミーストライプ９
を設けない場合が３０％以下であるのに対し、ダミース
トライプ９の形成により８０％以上になる。これによっ
て、上層金属配線の断線等の障害を除くことができ、半
導体装置の信頼性および歩留りを向上させることができ
た。
【００１１】次に実施例における金属膜ストライプの設
計手段を示すレイアウト図である図２および図３を参照
して、上記下層金属配線層のうち上記ダミーストライプ
９の形成を要する部分の検出の手法について述べる。
計手段を示すレイアウト図である図２および図３を参照
して、上記下層金属配線層のうち上記ダミーストライプ
９の形成を要する部分の検出の手法について述べる。
【００１２】図２（ａ）を参照すると、配線ストライプ
２１Ａおよび２１Ｂがストライプ幅ａ，デザイン・ルー
ルによる最小間隔ｂで並列に配置されている。これらス
トライプ２１Ａおよび２１Ｂの各々の幅をｂ／２だけ各
ストライプの両側に広げ、しかる後に広げて形成された
合成ストライプの両側より（ａ／２＋ｂ／２）ずつ内側
に向って狭める。各々の幅を両側にｂ／２だけ広げた段
階でこれらストライプ２１Ａおよび２１Ｂは１本の合成
ストライプとなり、次にこの合成ストライプの幅方向の
両端部から（ａ／２＋ｂ／２）ずつ内側に向った狭めた
段階では図２（ｂ）に示すように、幅（ａ＋ｂ）の１本
の合成ストライプ２２となる。
２１Ａおよび２１Ｂがストライプ幅ａ，デザイン・ルー
ルによる最小間隔ｂで並列に配置されている。これらス
トライプ２１Ａおよび２１Ｂの各々の幅をｂ／２だけ各
ストライプの両側に広げ、しかる後に広げて形成された
合成ストライプの両側より（ａ／２＋ｂ／２）ずつ内側
に向って狭める。各々の幅を両側にｂ／２だけ広げた段
階でこれらストライプ２１Ａおよび２１Ｂは１本の合成
ストライプとなり、次にこの合成ストライプの幅方向の
両端部から（ａ／２＋ｂ／２）ずつ内側に向った狭めた
段階では図２（ｂ）に示すように、幅（ａ＋ｂ）の１本
の合成ストライプ２２となる。
【００１３】ストライプ間隔がデザイン・ルールによる
最小間隔ｂよりも大きい場合は、上述の幅拡大処理によ
っても２本のストライプは一体とならず２本の合成スト
ライプとなる。従って上述の幅縮小処理によりこれら合
成ストライプの幅は０となり消滅する。
最小間隔ｂよりも大きい場合は、上述の幅拡大処理によ
っても２本のストライプは一体とならず２本の合成スト
ライプとなる。従って上述の幅縮小処理によりこれら合
成ストライプの幅は０となり消滅する。
【００１４】図３（ａ）に示すように、互いに並んで配
列された３本の配線ストライプ２３Ａ，２３Ｂおよび２
３Ｃが、ストライプ幅ａ，最小間隔ｂを有する場合は上
述の幅拡大／縮小処理により、図３（ｂ）に示すように
配線幅（２ａ＋２ｂ）の１本の合成ストライプ２４とな
る。従って、並んで形成された２本のストライプの各々
の幅をｂ／２ずつ各ストライプの両側に拡大して合成ス
トライプを作成し、次でこの合成ストライプの幅方向両
端から内側に向って（ａ／２＋ｂ／２）ずつ縮小させる
処理を経た段階で、幅が（ａ＋ｂ）以下となる配線スト
ライプを検出すれば、それら２本の配線ストライプはダ
ミーストライプ追加形成の対象となる。
列された３本の配線ストライプ２３Ａ，２３Ｂおよび２
３Ｃが、ストライプ幅ａ，最小間隔ｂを有する場合は上
述の幅拡大／縮小処理により、図３（ｂ）に示すように
配線幅（２ａ＋２ｂ）の１本の合成ストライプ２４とな
る。従って、並んで形成された２本のストライプの各々
の幅をｂ／２ずつ各ストライプの両側に拡大して合成ス
トライプを作成し、次でこの合成ストライプの幅方向両
端から内側に向って（ａ／２＋ｂ／２）ずつ縮小させる
処理を経た段階で、幅が（ａ＋ｂ）以下となる配線スト
ライプを検出すれば、それら２本の配線ストライプはダ
ミーストライプ追加形成の対象となる。
【００１５】上記実施例において、ダミーストライプ９
は配線ストライプ６Ｂに並べて形成したが、もう１本の
ダミーストライプを配線ストライプ６Ａの外側に追加し
て配置することもできる。ダミーストライプの追加によ
って、層間絶縁膜７の平坦性はいっそう改善される。
は配線ストライプ６Ｂに並べて形成したが、もう１本の
ダミーストライプを配線ストライプ６Ａの外側に追加し
て配置することもできる。ダミーストライプの追加によ
って、層間絶縁膜７の平坦性はいっそう改善される。
【００１６】
【発明の効果】以上説明したように本発明は、半導体基
板上に絶縁膜を介して形成された下層の金属配線層に含
まれ、デザイン・ルールによる最小間隔で他の配線スト
ライプから離れて形成されている２本の配線ストライプ
に並行して、ダミーの配線ストライプを設けることによ
り、層間絶縁膜の一部を構成する塗布膜の保持量を増大
できるので、これら配線ストライプの直上の層間絶縁膜
の平坦性が改善され、その上に形成される上層の金属配
線層の膜の均一性を確保できる。従って上層の金属配線
の断線等を防ぐことができるため半導体装置の歩留り及
び信頼性を向上させることができる。
板上に絶縁膜を介して形成された下層の金属配線層に含
まれ、デザイン・ルールによる最小間隔で他の配線スト
ライプから離れて形成されている２本の配線ストライプ
に並行して、ダミーの配線ストライプを設けることによ
り、層間絶縁膜の一部を構成する塗布膜の保持量を増大
できるので、これら配線ストライプの直上の層間絶縁膜
の平坦性が改善され、その上に形成される上層の金属配
線層の膜の均一性を確保できる。従って上層の金属配線
の断線等を防ぐことができるため半導体装置の歩留り及
び信頼性を向上させることができる。
【図１】本発明の一実施例を示す半導体チップの平面図
及び拡大断面図。
及び拡大断面図。
【図２】実施例における金属膜ストライプの設計手順を
示すレイアウト図。
示すレイアウト図。
【図３】実施例における金属膜ストライプの設計手順を
示す他のレイアウト図。
示す他のレイアウト図。
【図４】従来の半導体装置の配線構造を示す平面図及び
拡大断面図。
拡大断面図。
【図５】従来の半導体装置の配線構造を示す平面図。
１ シリコン基板 ２ 絶縁膜 ３ 第１の酸化シリコン膜 ４ 第２の酸化シリコン膜 ５ 塗布膜 ６，６Ａ，６Ｂ 下層金属配線ストライプ ７ 層間絶縁膜 ８ コンタクトホール ９ ダミー配線ストライプ １０ 配線幅 １１ 上層金属配線 ２１Ａ，２１Ｂ，２１Ａ〜２３Ｃ 配線ストライプ ２２，２４ 合成ストライプ
Claims (1)
- 【請求項１】 複数の回路素子が形成された半導体基板
と、前記基板の主表面上に絶縁膜を介して形成された下
層の金属配線層と、前記金属配線層を覆って形成されＣ
ＶＤ法による下側絶縁膜と塗布膜とＣＶＤ法による上側
絶縁膜とを含む層間絶縁膜と、前記層間絶縁膜の表面に
形成された上層の金属配線層とを含む半導体装置におい
て、前記下層の金属配線層がデザイン・ルールによる最
小間隔で互いに並んで他の部分から離れて形成された２
本の極細金属膜ストライプを含むことと、これら２本の
極細金属膜ストライプに前記最小間隔で並んで形成され
た少なくとも１本のダミーの極細金属膜ストライプを含
むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4235762A JP2752863B2 (ja) | 1991-09-11 | 1992-09-03 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-231300 | 1991-09-11 | ||
| JP23130091 | 1991-09-11 | ||
| JP4235762A JP2752863B2 (ja) | 1991-09-11 | 1992-09-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326510A true JPH05326510A (ja) | 1993-12-10 |
| JP2752863B2 JP2752863B2 (ja) | 1998-05-18 |
Family
ID=16921462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4235762A Expired - Lifetime JP2752863B2 (ja) | 1991-09-11 | 1992-09-03 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5293503A (ja) |
| JP (1) | JP2752863B2 (ja) |
| KR (1) | KR960004074B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3366471B2 (ja) * | 1994-12-26 | 2003-01-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5700549A (en) * | 1996-06-24 | 1997-12-23 | International Business Machines Corporation | Structure to reduce stress in multilayer ceramic substrates |
| KR0183898B1 (ko) | 1996-06-28 | 1999-04-15 | 김광호 | 반도체장치 및 이를 이용한 콘택홀 형성방법 |
| JP3311243B2 (ja) * | 1996-07-16 | 2002-08-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置及び半導体装置のパターン配置方法 |
| US5888900A (en) * | 1996-07-30 | 1999-03-30 | Kawasaki Steel Corporation | Method for manufacturing semiconductor device and reticle for wiring |
| US6266110B1 (en) * | 1996-07-30 | 2001-07-24 | Kawasaki Steel Corporation | Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal |
| JP2000286263A (ja) * | 1999-03-29 | 2000-10-13 | Nec Corp | 半導体装置及びその製造方法 |
| KR100408414B1 (ko) | 2001-06-20 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| JP2007335850A (ja) * | 2006-05-16 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188143A (ja) * | 1983-04-08 | 1984-10-25 | Hitachi Ltd | 多層配線部材およびその製造方法 |
| JPS6174352A (ja) * | 1984-09-19 | 1986-04-16 | Sanyo Electric Co Ltd | 多層配線を有する半導体装置の製造方法 |
| JPS6257222A (ja) * | 1985-09-06 | 1987-03-12 | Seiko Epson Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57100748A (en) * | 1980-12-15 | 1982-06-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPS63293966A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体集積回路装置 |
| US4949162A (en) * | 1987-06-05 | 1990-08-14 | Hitachi, Ltd. | Semiconductor integrated circuit with dummy pedestals |
| US5177584A (en) * | 1988-04-11 | 1993-01-05 | Hitachi, Ltd. | Semiconductor integrated circuit device having bipolar memory, and method of manufacturing the same |
| JP3022565B2 (ja) * | 1988-09-13 | 2000-03-21 | 株式会社日立製作所 | 半導体装置 |
-
1992
- 1992-09-03 JP JP4235762A patent/JP2752863B2/ja not_active Expired - Lifetime
- 1992-09-09 KR KR1019920016552A patent/KR960004074B1/ko not_active IP Right Cessation
- 1992-09-10 US US07/943,228 patent/US5293503A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188143A (ja) * | 1983-04-08 | 1984-10-25 | Hitachi Ltd | 多層配線部材およびその製造方法 |
| JPS6174352A (ja) * | 1984-09-19 | 1986-04-16 | Sanyo Electric Co Ltd | 多層配線を有する半導体装置の製造方法 |
| JPS6257222A (ja) * | 1985-09-06 | 1987-03-12 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5293503A (en) | 1994-03-08 |
| JP2752863B2 (ja) | 1998-05-18 |
| KR960004074B1 (ko) | 1996-03-26 |
| KR930006832A (ko) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102324419B (zh) | 半导体装置及其制造方法 | |
| KR100385954B1 (ko) | 국부 식각 저지 물질층을 갖는 비트라인 스터드 상의 비트라인 랜딩 패드와 비경계 컨택을 갖는 반도체 소자 및 그제조방법 | |
| JPH05326510A (ja) | 半導体装置 | |
| KR100267108B1 (ko) | 다층배선을구비한반도체소자및그제조방법 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JPH03196662A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| US6864526B2 (en) | Capacitor with via plugs forming first and second electrodes in a multilayer wiring structure of a semiconductor device | |
| JP2005150389A (ja) | 半導体装置 | |
| US5955788A (en) | Semiconductor device having multilevel wiring with improved planarity | |
| JP4302505B2 (ja) | 半導体装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH05144809A (ja) | 半導体装置 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2005026510A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02161755A (ja) | 半導体装置 | |
| JPH04239751A (ja) | 半導体集積回路の製造方法 | |
| JPH065714A (ja) | 多層配線構造およびその製造方法 | |
| JP2005285796A (ja) | 半導体集積回路装置の製造方法、および半導体集積回路装置 | |
| JPS61188946A (ja) | 多層配線半導体集積回路 | |
| JPS58176950A (ja) | 多層配線基板 | |
| JPH04373151A (ja) | 半導体装置 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPS62156834A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960319 |