JP2005026510A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005026510A JP2005026510A JP2003191155A JP2003191155A JP2005026510A JP 2005026510 A JP2005026510 A JP 2005026510A JP 2003191155 A JP2003191155 A JP 2003191155A JP 2003191155 A JP2003191155 A JP 2003191155A JP 2005026510 A JP2005026510 A JP 2005026510A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- light shielding
- film
- forming
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】遮光性の劣化を抑制しつつ、遮光膜による粗密差を解消する。
【解決手段】離散的に配置された下層遮光膜２を絶縁層１上に形成し、下層遮光膜２の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜４を絶縁層３上に形成する。
【選択図】 図１
【解決手段】離散的に配置された下層遮光膜２を絶縁層１上に形成し、下層遮光膜２の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜４を絶縁層３上に形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、半導体装置に用いられる遮光膜の形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、ＰＮ接合部でのリーク電流の発生を防止するため、遮光用Ａｌパターンを層間絶縁層上に形成し、半導体基板を遮光用Ａｌパターンで広く覆うことが行うことが行われていた。
【０００３】
【特許文献１】
特開昭５７−３１１５８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、遮光用Ａｌパターンを層間絶縁層上に広く形成すると、遮光用Ａｌパターンで覆われた遮光領域とＡｌ配線が形成された配線領域との間で、Ａｌパターンの粗密差が発生する。このため、遮光用ＡｌパターンおよびＡｌ配線が形成された下層絶縁層上に上層絶縁層を積層し、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）を行うと、配線領域に比べて遮光領域上の上層絶縁層の膜厚が厚くなる。このため、遮光領域から離れた上層絶縁層の厚みに比べて、遮光領域の近傍の上層絶縁層の厚みが厚くなり、層間接続を行うためのコンタクトホールを上層絶縁層に形成すると、遮光領域の近傍で上層絶縁層が完全に抜けなくなり、ホールオ−プンが発生するという問題があった。
【０００５】
一方、遮光領域の近傍で上層絶縁層が完全に抜けるようにするため、上層絶縁層のオーバーエッチングを行うと、Ａｌ配線に用いられるバリアメタル膜が貫通し、コンタクト抵抗がばらつくという問題が発生する。
そこで、本発明の目的は、遮光性の劣化を抑制しつつ、遮光膜による粗密差を解消することが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された下層絶縁層と、前記下層絶縁層上に形成され、離散的に配置された下層遮光膜と、前記下層遮光膜が配置された下層絶縁層上に形成された上層絶縁層と、前記上層絶縁層上に形成され、前記下層遮光膜の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜とを備えることを特徴とする。
【０００７】
これにより、上層遮光膜の隙間から透過した光を下層遮光膜で遮ることが可能となり、遮光性の劣化を抑制しつつ、下層遮光膜の配置密度を粗くすることが可能となる。このため、下層遮光膜および下層配線層を下層絶縁層上に形成した場合においても、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。この結果、上層絶縁層にコンタクトホールを形成した場合においても、コンタクトホールの抜け性を均一化することが可能となり、ホールオ−プンの発生を抑制しつつ、層間接続を行うことが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記上層絶縁層に埋め込まれ、前記下層遮光膜および前記上層遮光膜に接続された遮光用プラグをさらに備えることを特徴とする。
これにより、上層遮光膜および下層遮光膜を異なる層に交互にそれぞれ配置した場合においても、斜めから入射する光を遮ることが可能となり、遮光性を向上させることが可能となる。また、遮光用プラグを上層絶縁層に埋め込むことで、上層絶縁層に膜厚差が発生することを防止することが可能となり、コンタクトホールの抜け性を維持することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、半導体基板に形成されたキャパシタと、前記半導体基板上に形成されたゲート電極と、前記キャパシタおよび前記ゲート電極上に形成された下層絶縁層と、前記下層絶縁層上に形成され、前記ゲート電極上を避けるようにして前記キャパシタ上に周期的に配置された下層遮光膜と、前記下層絶縁層上に形成された下層配線層と、前記下層絶縁層に埋め込まれ、前記ゲート電極と前記下層配線層とを接続する第１タングステンプラグと、前記下層遮光膜および前記下層配線層上に形成された上層絶縁層と、前記上層絶縁層上に形成され、前記下層遮光膜からずれた位置に周期的に配置された上層遮光膜と、前記上層絶縁層上に形成された上層配線層と、前記上層絶縁層に埋め込まれ、前記下層配線層と前記上層配線層を接続する第２タングステンプラグとを備えることを特徴とする。
【００１０】
これにより、上層遮光膜の隙間から透過した光を下層遮光膜で遮ることが可能となり、遮光性の劣化を抑制しつつ、下層遮光膜の配置密度を粗くすることが可能となる。このため、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。
【００１１】
そして、上層絶縁層の膜厚差が軽減されることで、第２タングステンプラグを埋め込むためのコンタクトホールの抜け性を均一化することが可能となり、下層配線層にバリアメタル膜が形成されている場合においても、バリアメタル膜を残したまま、ホールオ−プンの発生を抑制することが可能となる。
この結果、下層配線層が腐食されることを防止しつつ、第２タングステンプラグを下層配線層上に安定して形成することが可能となり、コンタクト抵抗のばらつきを抑制しつつ、層間接続を安定して行うことが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記上層絶縁層に埋め込まれ、前記下層遮光膜および前記上層遮光膜に接続された第３タングステンプラグをさらに備えることを特徴とする。
これにより、上層遮光膜および下層遮光膜を異なる層にずらして配置した場合においても、斜めから入射する光を遮ることが可能となり、遮光性を向上させることが可能となる。また、第３タングステンプラグを上層絶縁層に埋め込むことで、上層絶縁層に膜厚差が発生することを防止することが可能となり、コンタクトホールの抜け性を維持することが可能となるとともに、第２タングステンプラグの形成工程を流用して第３タングステンプラグを形成することが可能となり、工程数の増加を抑制することができる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記下層遮光膜および前記上層遮光膜は、４隅がそれぞれ重なるように配置された矩形形状を有し、前記第３タングステンプラグは、前記下層遮光膜および前記上層遮光膜の４隅をそれぞれ接続することを特徴とする。
これにより、遮光性の劣化を抑制しつつ、各層の遮光面積をほぼ半減させることを可能となり、絶縁層の膜厚差を解消して、コンタクトホールの抜け性を均一化することが可能となる。
【００１４】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された下層絶縁層と、前記下層絶縁層上に形成された下層配線層と、前記下層配線層が設けられた下層絶縁層上に形成された上層絶縁層と、前記上層絶縁層上に形成された上層配線層と、前記上層絶縁層の間に設けられた遮光膜とを備えることを特徴とする。
【００１５】
これにより、配線層とは異なる層に遮光膜を設けることが可能となり、遮光膜の膜厚と配線層の膜厚とを独立して設定することが可能となる。このため、遮光膜の膜厚を配線層の膜厚より薄くすることが可能となり、遮光膜上に形成される上層絶縁層の膜厚差を軽減することを可能として、コンタクトホールの抜け性を均一化することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にキャパシタを形成する工程と、前記半導体基板上にゲート電極を形成する工程と、前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、前記第１金属膜をパターニングすることにより、前記キャパシタ上に周期的に配置された下層遮光膜を形成するととともに、前記第１タングステンプラグに接続された下層配線層を形成する工程と、前記下層遮光膜および前記下層配線層上に上層絶縁層を形成する工程と、前記下層配線層に接続された第２タングステンプラグを前記上層絶縁層に埋め込む工程と、前記第２タングステンプラグが埋め込まれた上層絶縁層上に第２金属膜を成膜する工程と、前記第２金属膜をパターニングすることにより、前記下層遮光膜からずれた位置に周期的に配置された上層遮光膜を形成するととともに、前記第２タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする。
【００１７】
これにより、上層配線層および下層配線層にそれぞれ用いられる金属膜のパターニングを変更することで、遮光膜を異なる層に設けることが可能となり、遮光性の劣化を抑制しつつ、遮光膜を離散的に配置することが可能となる。このため、工程数の増加を抑制しつつ、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。この結果、スループットの劣化を抑制しつつ、コンタクトホールの抜け性を均一化することが可能となり、第２タングステンプラグを下層配線層上に安定して形成することが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にキャパシタを形成する工程と、前記半導体基板上にゲート電極を形成する工程と、前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、前記第１金属膜をパターニングすることにより、前記キャパシタ上に周期的に配置された下層遮光膜を形成するととともに、前記第１タングステンプラグに接続された下層配線層を形成する工程と、前記下層遮光膜および前記下層配線層上に上層絶縁層を形成する工程と、前記下層配線層に接続された第２タングステンプラグおよび前記下層遮光膜に接続された第３タングステンプラグを前記上層絶縁層に埋め込む工程と、前記第２タングステンプラグおよび第３タングステンプラグが埋め込まれた上層絶縁層上に第２金属膜を成膜する工程と、前記第２金属膜をパターニングすることにより、前記下層遮光膜からずれた位置に周期的に配置され、前記第３タングステンプラグに接続された上層遮光膜を形成するととともに、前記第２タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする。
【００１９】
これにより、上層配線層および下層配線層にそれぞれ用いられる金属膜のパターニングを変更することで、遮光膜を異なる層に設けることが可能となるとともに、上層絶縁層のパターニングを変更することで、第２タングステンプラグの形成工程を流用して第３タングステンプラグを形成することが可能となる。このため、上層遮光膜および下層遮光膜を異なる層にずらして配置した場合においても、斜めから入射する光を遮ることが可能となり、工程数の増加を抑制しつつ、遮光性を向上させることが可能となるとともに、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。
【００２０】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にキャパシタを形成する工程と、前記半導体基板上にゲート電極を形成する工程と、前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、前記第１金属膜をパターニングすることにより下層配線層を形成する工程と、高密度プラズマＣＶＤにより、前記下層配線層上に第１シリコン酸化膜を形成する工程と、前記第１シリコン酸化膜上に第２金属膜を成膜する工程と、前記第２金属膜をパターニングすることにより、前記キャパシタ上を覆う遮光膜を形成する工程と、ＴＥＯＳを用いたプラズマＣＶＤにより、前記遮光膜が形成された第１シリコン酸化膜上に第２シリコン酸化膜を形成する工程と、前記下層配線層に接続されたタングステンプラグを前記第１および第２シリコン酸化膜に埋め込む工程と、前記タングステンプラグが埋め込まれた第２シリコン酸化膜上に第３金属膜を成膜する工程と、前記第３金属膜をパターニングすることにより、前記タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする。
【００２１】
これにより、配線層上にシリコン酸化膜を形成する際のギャップフィル特性を満足させつつ、配線層とは異なる層に遮光膜を設けることが可能となる。このため、遮光膜の膜厚を配線層の膜厚より薄くすることが可能となり、遮光膜上に形成される第２シリコン酸化膜の膜厚差を軽減することを可能として、コンタクトホールの抜け性を均一化することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る遮光構造の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線で切断した断面図である。
【００２３】
図１において、絶縁層１には、離散的に配置された下層遮光膜２が形成され、絶縁層３には、下層遮光膜２の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜４が形成されている。ここで、下層遮光膜２および上層遮光膜４は矩形状に構成することができ、下層遮光膜２および上層遮光膜４の４隅がそれぞれ重なるように格子状にずらして配置することができる。
【００２４】
これにより、上層遮光膜４の隙間から透過した光を下層遮光膜２で遮ることが可能となり、遮光性の劣化を抑制しつつ、下層遮光膜２の配置密度を粗くすることが可能となる。このため、下層絶縁層１上に下層配線層を形成した場合においても、下層遮光膜２が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜２および下層配線層上に形成される上層絶縁層３の膜厚差を軽減することが可能となる。この結果、上層絶縁層３にコンタクトホールを形成した場合においても、コンタクトホールの抜け性を均一化することが可能となり、ホールオ−プンの発生を抑制しつつ、上下配線の層間接続を行うことが可能となる。
【００２５】
図２〜図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、半導体基板１１には、遮光領域Ｒ１および配線領域Ｒ２が設けられている。そして、半導体基板１１上の遮光領域Ｒ１には、容量絶縁膜１２を介して容量電極１３が形成されるとともに、半導体基板１１上の配線領域Ｒ２には、ゲート絶縁膜１４を介してゲート電極１５が形成されている。なお、容量電極１３およびゲート電極１５は多結晶シリコンで構成することができる。
【００２６】
そして、容量電極１３およびゲート電極１５上には、層間絶縁層１６が形成され、層間絶縁層１６には、バリアメタル膜１７を介してタングステンプラグ１８が埋め込まれている。そして、層間絶縁層１６上には、タングステンプラグ１８に接続された最下層配線層２０が形成され、最下層配線層２０上には層間絶縁層１９が形成されている。そして、層間絶縁層１９には、バリアメタル膜２１を介してタングステンプラグ２２が埋め込まれている。
【００２７】
なお、最下層配線層２０としては、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮの４層構造を用いることができる。また、バリアメタル膜１７、２１としては、例えば、Ｔｉ／ＴｉＮの２層構造を用いることができる。
次に、図２（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層１９上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、下層配線層２３ａ、２３ｂを配線領域Ｒ２に形成するとともに、下層遮光膜２４ａ〜２４ｃを遮光領域Ｒ１に離散的に形成する。
【００２８】
次に、図３（ａ）に示すように、ＣＶＤなどの方法により、下層配線層２３ａ、２３ｂおよび下層遮光膜２４ａ〜２４ｃ上に層間絶縁層２５を積層する。そして、図３（ｂ）に示すように、ＣＭＰ（化学的機械的研磨）を用いて、層間絶縁層２５の表面を研磨することにより、層間絶縁層２５の表面を平坦化する。
ここで、下層遮光膜２４ａ〜２４ｃを遮光領域Ｒ１に離散的に形成することにより、下層遮光膜２４ａ〜２４ｃが形成された遮光領域Ｒ１と下層配線層２３ａ、２３ｂが形成された配線領域Ｒ２との間で粗密差を減らすことが可能となり、遮光領域Ｒ１の近傍に配置された下層配線層２３ｂと、遮光領域Ｒ１から離れた位置に配置された下層配線層２３ａとの間で、層間絶縁層２５の膜厚差を解消することが可能となる。
【００２９】
次に、図４（ａ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁層２５をパターニングすることにより、下層配線層２３ａ、２３ｂを露出させるコンタクトホールを層間絶縁層２５に形成する。そして、スパッタリングなどの方法により、コンタクトホールが形成された層間絶縁層２５上にＴｉ／ＴｉＮ膜を成膜するととともに、ＷＦ６系ガスを用いたＣＶＤを行うことにより、Ｔｉ／ＴｉＮ膜上にタングステン膜を成膜する。そして、Ｔｉ／ＴｉＮ膜およびタングステン膜が成膜された層間絶縁層２５のＣＭＰを行うことにより、層間絶縁層２５の表面を露出させ、バリアメタル膜２６ａ、２６ｂをそれぞれ介して埋め込まれたタングステンプラグ２７ａ、２７ｂを層間絶縁層２５に形成する。
【００３０】
ここで、遮光領域Ｒ１の近傍に配置された下層配線層２３ｂと、遮光領域Ｒ１から離れた位置に配置された下層配線層２３ａとの間で、層間絶縁層２５の膜厚差が解消されているので、タングステンプラグ２７ａ、２７ｂをそれぞれ埋め込むためのコンタクトホールの抜け性を均一化することが可能となる。
このため、下層配線層２３ａ、２３ｂに設けられたバリアメタル膜を残したまま、タングステンプラグ２７ａ、２７ｂをそれぞれ埋め込むためのコンタクトホールを抜くことが可能となり、下層配線層２３ａ、２３ｂがＷＦ６系ガスで腐食されることを防止しつつ、ホールオープンの発生を抑制することが可能となることから、コンタクト抵抗のばらつきを抑制しつつ、タングステンプラグ２７ａ、２７ｂを下層配線層２３ａ、２３ｂ上に安定して形成することが可能となる。
【００３１】
次に、図４（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層２５上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層２８ａ、２８ｂを配線領域Ｒ２に形成するとともに、上層遮光膜２９ａ〜２９ｃを下層遮光膜２４ａ〜２４ｃからずれた位置に離散的に形成する。
【００３２】
これにより、上層遮光膜２９ａ〜２９ｃおよび下層遮光膜２４ａ〜２４ｃを離散的に形成した場合においても、上層遮光膜２９ａ〜２９ｃの隙間から透過した光を下層遮光膜２４ａ〜２４ｃで遮ることが可能となり、層間絶縁層２５に形成される段差の解消を図りつつ、遮光性の劣化を抑制することが可能となる。
また、下層配線層２３ａ、２３ｂおよび上層配線層２８ａ、２８ｂを形成する際のマスクパターンを変更することで、上層遮光膜２９ａ〜２９ｃおよび下層遮光膜２４ａ〜２４ｃを形成することが可能となり、上層遮光膜２９ａ〜２９ｃおよび下層遮光膜２４ａ〜２４ｃを層間絶縁層１９、２５上にそれぞれ設けた場合においても、工程数の増加を抑制して、スループットの低下を抑制することが可能となる。
【００３３】
なお、上述した実施形態では、最下層配線層２０、下層配線層２３ａ、２３ｂ、下層遮光膜２４ａ〜２４ｃ、上層配線層２８ａ、２８ｂ、上層遮光膜２９ａ〜２９ｃとして、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造をそれぞれ用いる方法について説明したが、最下層配線層２０、下層配線層２３ａ、２３ｂ、下層遮光膜２４ａ〜２４ｃ、上層配線層２８ａ、２８ｂ、上層遮光膜２９ａ〜２９ｃとして、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造などをそれぞれ用いるようにしてもよい。
【００３４】
図５（ａ）は、本発明の第３実施形態に係る遮光構造の概略構成を示す平面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ線で切断した断面図である。
図５において、絶縁層３１には、離散的に配置された下層遮光膜３２が形成され、絶縁層３３には、下層遮光膜３２の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜３４が形成されている。また、絶縁層３３には、下層遮光膜３２および上層遮光膜３４に接続されたタングステンプラグ３５が埋め込まれている。
【００３５】
これにより、上層遮光膜３４および下層遮光膜３２を異なる層に離散的にそれぞれ配置した場合においても、斜めから入射する光を遮ることが可能となり、遮光性を向上させることが可能となる。また、タングステンプラグ３５を上層絶縁層３３に埋め込むことで、上層絶縁層３３に膜厚差が発生することを防止することが可能となり、上層絶縁層３３に形成されるコンタクトホールの抜け性を維持することが可能となる。
【００３６】
ここで、下層遮光膜３２および上層遮光膜３４は矩形状に構成することができ、下層遮光膜３２および上層遮光膜３４の４隅がそれぞれ重なるように格子状にずらして配置することができる。また、タングステンプラグ３５は、下層遮光膜３２および上層遮光膜３４の４隅をそれぞれ接続するように配置することができる。
【００３７】
これにより、下層遮光膜３２および上層遮光膜３４を上層絶縁層３１、３３上にそれぞれ離散的に形成した場合においても、８７．５％の光を遮断することが可能となるとともに、下層遮光膜３２の遮光面積を全面形成された場合に比べて４３．７４％だけ減少させることを可能となり、上層絶縁層３３の膜厚差を解消して、コンタクトホールの抜け性を均一化することが可能となる。
【００３８】
図６〜図８は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
図６（ａ）において、半導体基板４１には、遮光領域Ｒ１１および配線領域Ｒ１２が設けられている。そして、半導体基板４１上の遮光領域Ｒ１１には、容量絶縁膜４２を介して容量電極４３が形成されるとともに、半導体基板４１上の配線領域Ｒ１２には、ゲート絶縁膜４４を介してゲート電極４５が形成されている。なお、容量電極４３およびゲート電極４５は多結晶シリコンで構成することができる。
【００３９】
そして、容量電極４３およびゲート電極４５上には、層間絶縁層４６が形成され、層間絶縁層４６には、バリアメタル膜４７を介してタングステンプラグ４８が埋め込まれている。そして、層間絶縁層４６上には、タングステンプラグ４８に接続された最下層配線層５０が形成され、最下層配線層５０上には層間絶縁層４９が形成されている。そして、層間絶縁層４９には、バリアメタル膜５１を介してタングステンプラグ５２が埋め込まれている。
【００４０】
なお、最下層配線層５０としては、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮの４層構造を用いることができる。また、バリアメタル膜４７、５１としては、例えば、Ｔｉ／ＴｉＮの２層構造を用いることができる。
次に、図６（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層４９上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、下層配線層５３ａ、５３ｂを配線領域Ｒ１２に形成するとともに、下層遮光膜５４ａ〜５４ｃを遮光領域Ｒ１１に離散的に形成する。
【００４１】
次に、図７（ａ）に示すように、ＣＶＤなどの方法により、下層配線層５３ａ、５３ｂおよび下層遮光膜５４ａ〜５４ｃ上に層間絶縁層５５を積層する。そして、図７（ｂ）に示すように、ＣＭＰを用いて、層間絶縁層５５の表面を研磨することにより、層間絶縁層５５の表面を平坦化する。
ここで、下層遮光膜５４ａ〜５４ｃを遮光領域Ｒ１１に離散的に形成することにより、下層遮光膜５４ａ〜５４ｃが形成された遮光領域Ｒ１１と下層配線層５３ａ、５３ｂが形成された配線領域Ｒ１２との間で粗密差を減らすことが可能となり、遮光領域Ｒ１１の近傍に配置された下層配線層５３ｂと、遮光領域Ｒ１１から離れた位置に配置された下層配線層５３ａとの間で、層間絶縁層５５の膜厚差を解消することが可能となる。
【００４２】
次に、図８（ａ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁層５５をパターニングすることにより、下層配線層５３ａ、５３ｂを露出させるコンタクトホールを層間絶縁層５５に形成するとともに、下層遮光膜５４ａ〜５４ｃを露出させるコンタクトホールを層間絶縁層５５に形成する。そして、スパッタリングなどの方法により、コンタクトホールが形成された層間絶縁層５５上にＴｉ／ＴｉＮ膜を成膜するととともに、ＷＦ６系ガスを用いたＣＶＤを行うことにより、Ｔｉ／ＴｉＮ膜上にタングステン膜を成膜する。
【００４３】
そして、Ｔｉ／ＴｉＮ膜およびタングステン膜が成膜された層間絶縁層５５のＣＭＰを行うことにより、層間絶縁層５５の表面を露出させ、バリアメタル膜５６ａ、５６ｂをそれぞれ介して埋め込まれたタングステンプラグ５７ａ、５７ｂを層間絶縁層５５の配線領域Ｒ１２に形成するとともに、バリアメタル膜５６ｃを介して埋め込まれたタングステンプラグ５７ｃを層間絶縁層５５の遮光領域Ｒ１１に形成する。
【００４４】
ここで、遮光領域Ｒ１１の近傍に配置された下層配線層５３ｂと、遮光領域Ｒ１１から離れた位置に配置された下層配線層５３ａとの間で、層間絶縁層５５の膜厚差が解消されているので、タングステンプラグ５７ａ、５７ｂをそれぞれ埋め込むためのコンタクトホールの抜け性を均一化することが可能となる。
このため、下層配線層５３ａ、５３ｂに設けられたバリアメタル膜を残したまま、タングステンプラグ５７ａ、５７ｂをそれぞれ埋め込むためのコンタクトホールを抜くことが可能となり、下層配線層５３ａ、５３ｂがＷＦ６系ガスで腐食されることを防止しつつ、ホールオ−プンの発生を抑制することが可能となることから、コンタクト抵抗のばらつきを抑制しつつ、下層配線層５３ａ、５３ｂにそれぞれ接続されたタングステンプラグ５７ａ、５７ｂを層間絶縁層５５に安定して形成することが可能となる。
【００４５】
次に、図８（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層５５上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層５８ａ、５８ｂを配線領域Ｒ１２に形成するとともに、上層遮光膜５９ａ〜５９ｃを下層遮光膜５４ａ〜５４ｃからずれた位置に離散的に形成する。
【００４６】
これにより、上層遮光膜５９ａ〜５９ｃおよび下層遮光膜５４ａ〜５４ｃを離散的に形成した場合においても、斜めから入射する光をタングステンプラグ５７ｃで遮ることが可能となり、遮光性を向上させることが可能となる。
また、タングステンプラグ５７ｃを層間絶縁層５５に埋め込むことで、層間絶縁層５５に膜厚差が発生することを防止することが可能となり、コンタクトホールの抜け性を維持することが可能となるとともに、層間絶縁層５５にコンタクトホールを形成するためのマスクパターンを変更することで、タングステンプラグ５７ａ〜５７ｃを形成することが可能となり、工程数の増加を抑制することができる。
【００４７】
図９および図１０は、本発明の第５施形態に係る半導体装置の製造方法を示す断面図である。
図９（ａ）において、半導体基板６１には、遮光領域Ｒ２１および配線領域Ｒ２２が設けられている。そして、半導体基板６１上の遮光領域Ｒ２１には、容量絶縁膜６２を介して容量電極６３が形成されるとともに、半導体基板６１上の配線領域Ｒ２２には、ゲート絶縁膜６４を介してゲート電極６５が形成されている。なお、容量電極６３およびゲート電極６５は多結晶シリコンで構成することができる。
【００４８】
そして、容量電極６３およびゲート電極６５上には、層間絶縁層６６が形成され、層間絶縁層６６には、バリアメタル膜６７を介してタングステンプラグ６８が埋め込まれている。そして、層間絶縁層６６上には、タングステンプラグ６８に接続された下層配線層６９が形成されている。
そして、高密度プラズマＣＶＤにより、下層配線層６９間の隙間の深い部分が埋め込まれるように、シリコン酸化膜７０を下層配線層６９上に形成する。
【００４９】
ここで、高密度プラズマＣＶＤを用いてシリコン酸化膜７０を形成することにより、ギャップフィル特性を向上させることが可能となり、下層配線層６９のアスペクト比が高く、間隔が狭い場合においても、下層配線層６９間の隙間を精度よく埋め込むことができる。
次に、図９（ｂ）に示すように、スパッタなどの方法により、金属膜をシリコン酸化膜７０上に成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて金属膜をパターニングすることにより、シリコン酸化膜７０上の遮光領域Ｒ２１に遮光膜７１を形成する。ここで、遮光膜７１としては、例えば、Ｔｉ、Ｗ、Ｍｏ、Ａｌ、Ｃｕなどを用いることができる。また、遮光膜７１の膜厚は、例えば、５０〜２００Åの範囲内で設定することができる。
【００５０】
次に、図９（ｃ）に示すように、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤにより、シリコン酸化膜７０上にシリコン酸化膜７２を形成する。
次に、図１０（ａ）に示すように、ＣＭＰを用いて、シリコン酸化膜７２の表面を研磨することにより、シリコン酸化膜７２の表面を平坦化する。
【００５１】
次に、図１０（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、シリコン酸化膜７０、７２をパターニングすることにより、下層配線層６９を露出させるコンタクトホールをシリコン酸化膜７０、７２に形成する。そして、スパッタリングなどの方法により、コンタクトホールが形成されたシリコン酸化膜７２上にＴｉ／ＴｉＮ膜を成膜するととともに、ＷＦ６系ガスを用いたＣＶＤを行うことにより、Ｔｉ／ＴｉＮ膜上にタングステン膜を成膜する。そして、Ｔｉ／ＴｉＮ膜およびタングステン膜が成膜されたシリコン酸化膜７２のＣＭＰを行うことにより、シリコン酸化膜７２の表面を露出させ、バリアメタル膜７３を介して埋め込まれたタングステンプラグ７４をシリコン酸化膜７０、７２に形成する。
【００５２】
ここで、シリコン酸化膜７０、７２間に遮光膜７１を設けることにより、下層配線層６９上にシリコン酸化膜７０を形成する際のギャップフィル特性を満足させつつ、下層配線層６９とは異なる層に遮光膜７１を設けることが可能となり、遮光膜７１の膜厚と下層配線層６９の膜厚とを独立して設定することが可能となる。このため、遮光膜７１の膜厚を下層配線層６９の膜厚より薄くすることが可能となり、遮光膜７１上に形成されるシリコン酸化膜７２の膜厚差を軽減することを可能として、タングステンプラグ７４を埋め込むためのコンタクトホールの抜け性を均一化することが可能となる。
【００５３】
次に、図１０（ｃ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮをシリコン酸化膜７０上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層７５を配線領域Ｒ２２に形成する。図１１は、本発明の第６実施形態に係る半導体装置の概略構成を示す断面図である。
【００５４】
図１１において、半導体基板１１１には、遮光領域Ｒ３１および配線領域Ｒ３２が設けられている。そして、半導体基板１１１上の遮光領域Ｒ３１には、容量絶縁膜１１２を介して容量電極１１３が形成されるとともに、半導体基板１１１上の配線領域Ｒ３２には、ゲート絶縁膜１１４を介してゲート電極１１５が形成されている。なお、容量電極１１３およびゲート電極１１５は多結晶シリコンで構成することができる。
【００５５】
そして、容量電極１１３およびゲート電極１１５上には、層間絶縁層１１６が形成され、層間絶縁層１１６には、バリアメタル膜１１７を介してタングステンプラグ１１８が埋め込まれている。層間絶縁層１１６上には、タングステンプラグ１１８に接続された最下層配線層１２０が形成されるとともに、最下層遮光膜１３０ａ〜１３０ｃが離散的に形成され、最下層配線層１２０および最下層遮光膜１３０ａ〜１３０ｃ上には層間絶縁層１１９が形成されている。そして、層間絶縁層１１９には、バリアメタル膜１２１を介してタングステンプラグ１２２が埋め込まれ、タングステンプラグ１２２が埋め込まれた層間絶縁層１１９上には、下層配線層１２３ａ、１２３ｂが形成されるとともに、下層遮光膜１２４ａ〜１２４ｃが離散的に形成されている。
【００５６】
また、下層配線層１２３ａ、１２３ｂおよび下層遮光膜１２４ａ〜１２４ｃ上には層間絶縁層１２５が形成され、層間絶縁層１２５には、バリアメタル膜１２６ａ、１２６ｂをそれぞれ介してタングステンプラグ１２７ａ、１２７ｂが埋め込まれている。また、タングステンプラグ１２７ａ、１２７ｂ２が埋め込まれた層間絶縁層１２５上には、上層配線層１２８ａ、１２８ｂが形成されるとともに、上層遮光膜１２９ａ〜１２９ｃが離散的に形成されている。
【００５７】
これにより、下層遮光膜１２４ａ〜１２４ｃおよび上層遮光膜１２９ａ〜１２９ｃを図１に示すように配置したため、下層遮光膜１２４ａ〜１２４ｃおよび上層遮光膜１２９ａ〜１２９ｃの間に隙間５が発生した場合においても、最下層遮光膜１３０ａ〜１３０ｃで隙間５を完全に塞ぐことが可能となり、工程数の増加を抑制しつつ、最下層遮光膜１３０ａ〜１３０ｃ、下層遮光膜１２４ａ〜１２４ｃおよび上層遮光膜１２９ａ〜１２９ｃを離散的に配置した場合においても、１００％の遮光性を達成することが可能となる。
【００５８】
なお、最下層配線層１２０、最下層遮光膜１３０ａ〜１３０ｃ、下層配線層１２３ａ、１２３ｂ、下層遮光膜１２４ａ〜１２４ｃ、上層配線層１２８ａ、１２８ｂおよび上層遮光膜１２９ａ〜１２９ｃとしては、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮの４層構造を用いることができる。また、バリアメタル膜１１７、１２１、１２６ａ、１２６ｂとしては、例えば、Ｔｉ／ＴｉＮの２層構造を用いることができる。
【００５９】
また、上述した実施形態では、遮光膜を半導体装置に形成する場合について説明したが、本発明に係る遮光膜の形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、プラズマディスプレイあるいはビルドアップ多層配線板などに適用するようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る遮光構造の概略構成を示す図。
【図２】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図５】第３実施形態に係る遮光構造の概略構成を示す図。
【図６】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図９】第５実施形態に係る半導体装置の製造方法を示す断面図。
【図１０】第５実施形態に係る半導体装置の製造方法を示す断面図。
【図１１】第６実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
１、３１、３、３３ 絶縁層、２、２４ａ〜２４ｃ、３２、５４ａ〜５４ｃ、１２４ａ〜１２４ｃ 下層遮光膜、４、２９ａ〜２９ｃ、３４、５９ａ〜５９ｃ、１２９ａ〜１２９ｃ 上層遮光膜、Ｒ１、Ｒ１１、Ｒ２１、Ｒ３１ 遮光領域、Ｒ２、Ｒ１２、Ｒ２２、Ｒ３２ 配線領域、１１、４１、６１、１１１ 半導体基板、１２、４２、６２、１１２容量絶縁膜、１３、４３、６３、１１３ 容量電極、１４、４４、６４、１１４ ゲート絶縁膜、１５、４５、６５、１１５ゲート電極、１６、１９、２５、４６、４９、５５、６６、７０、７２、１１６、１１９、１２５ 層間絶縁層、１７、２１、２６ａ、２６ｂ、４７、５１、５６ａ、５６ｂ、５６ｃ、６７、７３、１１７、１２１、１２６ａ、１２６ｂ バリアメタル膜、１８、２２、２７ａ、２７ｂ、３５、４８、５２、５７ａ、５７ｂ、５７ｃ、６８、７４、１１８、１２２、１２７ａ、１２７ｂ タングステンプラグ、２０、５０、１２０ 最下層配線、２３ａ、２３ｂ、５３ａ、５３ｂ、６９、１２３ａ、１２３ｂ 下層配線、２８ａ、２８ｂ、５８ａ、５８ｂ、７５、１２８ａ、１２８ｂ 上層配線、７１ 遮光膜、１３０ａ〜１３０ｃ 最下層遮光膜
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、半導体装置に用いられる遮光膜の形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、ＰＮ接合部でのリーク電流の発生を防止するため、遮光用Ａｌパターンを層間絶縁層上に形成し、半導体基板を遮光用Ａｌパターンで広く覆うことが行うことが行われていた。
【０００３】
【特許文献１】
特開昭５７−３１１５８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、遮光用Ａｌパターンを層間絶縁層上に広く形成すると、遮光用Ａｌパターンで覆われた遮光領域とＡｌ配線が形成された配線領域との間で、Ａｌパターンの粗密差が発生する。このため、遮光用ＡｌパターンおよびＡｌ配線が形成された下層絶縁層上に上層絶縁層を積層し、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）を行うと、配線領域に比べて遮光領域上の上層絶縁層の膜厚が厚くなる。このため、遮光領域から離れた上層絶縁層の厚みに比べて、遮光領域の近傍の上層絶縁層の厚みが厚くなり、層間接続を行うためのコンタクトホールを上層絶縁層に形成すると、遮光領域の近傍で上層絶縁層が完全に抜けなくなり、ホールオ−プンが発生するという問題があった。
【０００５】
一方、遮光領域の近傍で上層絶縁層が完全に抜けるようにするため、上層絶縁層のオーバーエッチングを行うと、Ａｌ配線に用いられるバリアメタル膜が貫通し、コンタクト抵抗がばらつくという問題が発生する。
そこで、本発明の目的は、遮光性の劣化を抑制しつつ、遮光膜による粗密差を解消することが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された下層絶縁層と、前記下層絶縁層上に形成され、離散的に配置された下層遮光膜と、前記下層遮光膜が配置された下層絶縁層上に形成された上層絶縁層と、前記上層絶縁層上に形成され、前記下層遮光膜の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜とを備えることを特徴とする。
【０００７】
これにより、上層遮光膜の隙間から透過した光を下層遮光膜で遮ることが可能となり、遮光性の劣化を抑制しつつ、下層遮光膜の配置密度を粗くすることが可能となる。このため、下層遮光膜および下層配線層を下層絶縁層上に形成した場合においても、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。この結果、上層絶縁層にコンタクトホールを形成した場合においても、コンタクトホールの抜け性を均一化することが可能となり、ホールオ−プンの発生を抑制しつつ、層間接続を行うことが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記上層絶縁層に埋め込まれ、前記下層遮光膜および前記上層遮光膜に接続された遮光用プラグをさらに備えることを特徴とする。
これにより、上層遮光膜および下層遮光膜を異なる層に交互にそれぞれ配置した場合においても、斜めから入射する光を遮ることが可能となり、遮光性を向上させることが可能となる。また、遮光用プラグを上層絶縁層に埋め込むことで、上層絶縁層に膜厚差が発生することを防止することが可能となり、コンタクトホールの抜け性を維持することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、半導体基板に形成されたキャパシタと、前記半導体基板上に形成されたゲート電極と、前記キャパシタおよび前記ゲート電極上に形成された下層絶縁層と、前記下層絶縁層上に形成され、前記ゲート電極上を避けるようにして前記キャパシタ上に周期的に配置された下層遮光膜と、前記下層絶縁層上に形成された下層配線層と、前記下層絶縁層に埋め込まれ、前記ゲート電極と前記下層配線層とを接続する第１タングステンプラグと、前記下層遮光膜および前記下層配線層上に形成された上層絶縁層と、前記上層絶縁層上に形成され、前記下層遮光膜からずれた位置に周期的に配置された上層遮光膜と、前記上層絶縁層上に形成された上層配線層と、前記上層絶縁層に埋め込まれ、前記下層配線層と前記上層配線層を接続する第２タングステンプラグとを備えることを特徴とする。
【００１０】
これにより、上層遮光膜の隙間から透過した光を下層遮光膜で遮ることが可能となり、遮光性の劣化を抑制しつつ、下層遮光膜の配置密度を粗くすることが可能となる。このため、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。
【００１１】
そして、上層絶縁層の膜厚差が軽減されることで、第２タングステンプラグを埋め込むためのコンタクトホールの抜け性を均一化することが可能となり、下層配線層にバリアメタル膜が形成されている場合においても、バリアメタル膜を残したまま、ホールオ−プンの発生を抑制することが可能となる。
この結果、下層配線層が腐食されることを防止しつつ、第２タングステンプラグを下層配線層上に安定して形成することが可能となり、コンタクト抵抗のばらつきを抑制しつつ、層間接続を安定して行うことが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記上層絶縁層に埋め込まれ、前記下層遮光膜および前記上層遮光膜に接続された第３タングステンプラグをさらに備えることを特徴とする。
これにより、上層遮光膜および下層遮光膜を異なる層にずらして配置した場合においても、斜めから入射する光を遮ることが可能となり、遮光性を向上させることが可能となる。また、第３タングステンプラグを上層絶縁層に埋め込むことで、上層絶縁層に膜厚差が発生することを防止することが可能となり、コンタクトホールの抜け性を維持することが可能となるとともに、第２タングステンプラグの形成工程を流用して第３タングステンプラグを形成することが可能となり、工程数の増加を抑制することができる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記下層遮光膜および前記上層遮光膜は、４隅がそれぞれ重なるように配置された矩形形状を有し、前記第３タングステンプラグは、前記下層遮光膜および前記上層遮光膜の４隅をそれぞれ接続することを特徴とする。
これにより、遮光性の劣化を抑制しつつ、各層の遮光面積をほぼ半減させることを可能となり、絶縁層の膜厚差を解消して、コンタクトホールの抜け性を均一化することが可能となる。
【００１４】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された下層絶縁層と、前記下層絶縁層上に形成された下層配線層と、前記下層配線層が設けられた下層絶縁層上に形成された上層絶縁層と、前記上層絶縁層上に形成された上層配線層と、前記上層絶縁層の間に設けられた遮光膜とを備えることを特徴とする。
【００１５】
これにより、配線層とは異なる層に遮光膜を設けることが可能となり、遮光膜の膜厚と配線層の膜厚とを独立して設定することが可能となる。このため、遮光膜の膜厚を配線層の膜厚より薄くすることが可能となり、遮光膜上に形成される上層絶縁層の膜厚差を軽減することを可能として、コンタクトホールの抜け性を均一化することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にキャパシタを形成する工程と、前記半導体基板上にゲート電極を形成する工程と、前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、前記第１金属膜をパターニングすることにより、前記キャパシタ上に周期的に配置された下層遮光膜を形成するととともに、前記第１タングステンプラグに接続された下層配線層を形成する工程と、前記下層遮光膜および前記下層配線層上に上層絶縁層を形成する工程と、前記下層配線層に接続された第２タングステンプラグを前記上層絶縁層に埋め込む工程と、前記第２タングステンプラグが埋め込まれた上層絶縁層上に第２金属膜を成膜する工程と、前記第２金属膜をパターニングすることにより、前記下層遮光膜からずれた位置に周期的に配置された上層遮光膜を形成するととともに、前記第２タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする。
【００１７】
これにより、上層配線層および下層配線層にそれぞれ用いられる金属膜のパターニングを変更することで、遮光膜を異なる層に設けることが可能となり、遮光性の劣化を抑制しつつ、遮光膜を離散的に配置することが可能となる。このため、工程数の増加を抑制しつつ、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。この結果、スループットの劣化を抑制しつつ、コンタクトホールの抜け性を均一化することが可能となり、第２タングステンプラグを下層配線層上に安定して形成することが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にキャパシタを形成する工程と、前記半導体基板上にゲート電極を形成する工程と、前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、前記第１金属膜をパターニングすることにより、前記キャパシタ上に周期的に配置された下層遮光膜を形成するととともに、前記第１タングステンプラグに接続された下層配線層を形成する工程と、前記下層遮光膜および前記下層配線層上に上層絶縁層を形成する工程と、前記下層配線層に接続された第２タングステンプラグおよび前記下層遮光膜に接続された第３タングステンプラグを前記上層絶縁層に埋め込む工程と、前記第２タングステンプラグおよび第３タングステンプラグが埋め込まれた上層絶縁層上に第２金属膜を成膜する工程と、前記第２金属膜をパターニングすることにより、前記下層遮光膜からずれた位置に周期的に配置され、前記第３タングステンプラグに接続された上層遮光膜を形成するととともに、前記第２タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする。
【００１９】
これにより、上層配線層および下層配線層にそれぞれ用いられる金属膜のパターニングを変更することで、遮光膜を異なる層に設けることが可能となるとともに、上層絶縁層のパターニングを変更することで、第２タングステンプラグの形成工程を流用して第３タングステンプラグを形成することが可能となる。このため、上層遮光膜および下層遮光膜を異なる層にずらして配置した場合においても、斜めから入射する光を遮ることが可能となり、工程数の増加を抑制しつつ、遮光性を向上させることが可能となるとともに、下層遮光膜が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜および下層配線層上に形成される上層絶縁層の膜厚差を軽減することが可能となる。
【００２０】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にキャパシタを形成する工程と、前記半導体基板上にゲート電極を形成する工程と、前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、前記第１金属膜をパターニングすることにより下層配線層を形成する工程と、高密度プラズマＣＶＤにより、前記下層配線層上に第１シリコン酸化膜を形成する工程と、前記第１シリコン酸化膜上に第２金属膜を成膜する工程と、前記第２金属膜をパターニングすることにより、前記キャパシタ上を覆う遮光膜を形成する工程と、ＴＥＯＳを用いたプラズマＣＶＤにより、前記遮光膜が形成された第１シリコン酸化膜上に第２シリコン酸化膜を形成する工程と、前記下層配線層に接続されたタングステンプラグを前記第１および第２シリコン酸化膜に埋め込む工程と、前記タングステンプラグが埋め込まれた第２シリコン酸化膜上に第３金属膜を成膜する工程と、前記第３金属膜をパターニングすることにより、前記タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする。
【００２１】
これにより、配線層上にシリコン酸化膜を形成する際のギャップフィル特性を満足させつつ、配線層とは異なる層に遮光膜を設けることが可能となる。このため、遮光膜の膜厚を配線層の膜厚より薄くすることが可能となり、遮光膜上に形成される第２シリコン酸化膜の膜厚差を軽減することを可能として、コンタクトホールの抜け性を均一化することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る遮光構造の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線で切断した断面図である。
【００２３】
図１において、絶縁層１には、離散的に配置された下層遮光膜２が形成され、絶縁層３には、下層遮光膜２の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜４が形成されている。ここで、下層遮光膜２および上層遮光膜４は矩形状に構成することができ、下層遮光膜２および上層遮光膜４の４隅がそれぞれ重なるように格子状にずらして配置することができる。
【００２４】
これにより、上層遮光膜４の隙間から透過した光を下層遮光膜２で遮ることが可能となり、遮光性の劣化を抑制しつつ、下層遮光膜２の配置密度を粗くすることが可能となる。このため、下層絶縁層１上に下層配線層を形成した場合においても、下層遮光膜２が形成された遮光領域と下層配線層が形成された配線領域との間で粗密差を解消することが可能となり、下層遮光膜２および下層配線層上に形成される上層絶縁層３の膜厚差を軽減することが可能となる。この結果、上層絶縁層３にコンタクトホールを形成した場合においても、コンタクトホールの抜け性を均一化することが可能となり、ホールオ−プンの発生を抑制しつつ、上下配線の層間接続を行うことが可能となる。
【００２５】
図２〜図４は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、半導体基板１１には、遮光領域Ｒ１および配線領域Ｒ２が設けられている。そして、半導体基板１１上の遮光領域Ｒ１には、容量絶縁膜１２を介して容量電極１３が形成されるとともに、半導体基板１１上の配線領域Ｒ２には、ゲート絶縁膜１４を介してゲート電極１５が形成されている。なお、容量電極１３およびゲート電極１５は多結晶シリコンで構成することができる。
【００２６】
そして、容量電極１３およびゲート電極１５上には、層間絶縁層１６が形成され、層間絶縁層１６には、バリアメタル膜１７を介してタングステンプラグ１８が埋め込まれている。そして、層間絶縁層１６上には、タングステンプラグ１８に接続された最下層配線層２０が形成され、最下層配線層２０上には層間絶縁層１９が形成されている。そして、層間絶縁層１９には、バリアメタル膜２１を介してタングステンプラグ２２が埋め込まれている。
【００２７】
なお、最下層配線層２０としては、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮの４層構造を用いることができる。また、バリアメタル膜１７、２１としては、例えば、Ｔｉ／ＴｉＮの２層構造を用いることができる。
次に、図２（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層１９上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、下層配線層２３ａ、２３ｂを配線領域Ｒ２に形成するとともに、下層遮光膜２４ａ〜２４ｃを遮光領域Ｒ１に離散的に形成する。
【００２８】
次に、図３（ａ）に示すように、ＣＶＤなどの方法により、下層配線層２３ａ、２３ｂおよび下層遮光膜２４ａ〜２４ｃ上に層間絶縁層２５を積層する。そして、図３（ｂ）に示すように、ＣＭＰ（化学的機械的研磨）を用いて、層間絶縁層２５の表面を研磨することにより、層間絶縁層２５の表面を平坦化する。
ここで、下層遮光膜２４ａ〜２４ｃを遮光領域Ｒ１に離散的に形成することにより、下層遮光膜２４ａ〜２４ｃが形成された遮光領域Ｒ１と下層配線層２３ａ、２３ｂが形成された配線領域Ｒ２との間で粗密差を減らすことが可能となり、遮光領域Ｒ１の近傍に配置された下層配線層２３ｂと、遮光領域Ｒ１から離れた位置に配置された下層配線層２３ａとの間で、層間絶縁層２５の膜厚差を解消することが可能となる。
【００２９】
次に、図４（ａ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁層２５をパターニングすることにより、下層配線層２３ａ、２３ｂを露出させるコンタクトホールを層間絶縁層２５に形成する。そして、スパッタリングなどの方法により、コンタクトホールが形成された層間絶縁層２５上にＴｉ／ＴｉＮ膜を成膜するととともに、ＷＦ６系ガスを用いたＣＶＤを行うことにより、Ｔｉ／ＴｉＮ膜上にタングステン膜を成膜する。そして、Ｔｉ／ＴｉＮ膜およびタングステン膜が成膜された層間絶縁層２５のＣＭＰを行うことにより、層間絶縁層２５の表面を露出させ、バリアメタル膜２６ａ、２６ｂをそれぞれ介して埋め込まれたタングステンプラグ２７ａ、２７ｂを層間絶縁層２５に形成する。
【００３０】
ここで、遮光領域Ｒ１の近傍に配置された下層配線層２３ｂと、遮光領域Ｒ１から離れた位置に配置された下層配線層２３ａとの間で、層間絶縁層２５の膜厚差が解消されているので、タングステンプラグ２７ａ、２７ｂをそれぞれ埋め込むためのコンタクトホールの抜け性を均一化することが可能となる。
このため、下層配線層２３ａ、２３ｂに設けられたバリアメタル膜を残したまま、タングステンプラグ２７ａ、２７ｂをそれぞれ埋め込むためのコンタクトホールを抜くことが可能となり、下層配線層２３ａ、２３ｂがＷＦ６系ガスで腐食されることを防止しつつ、ホールオープンの発生を抑制することが可能となることから、コンタクト抵抗のばらつきを抑制しつつ、タングステンプラグ２７ａ、２７ｂを下層配線層２３ａ、２３ｂ上に安定して形成することが可能となる。
【００３１】
次に、図４（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層２５上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層２８ａ、２８ｂを配線領域Ｒ２に形成するとともに、上層遮光膜２９ａ〜２９ｃを下層遮光膜２４ａ〜２４ｃからずれた位置に離散的に形成する。
【００３２】
これにより、上層遮光膜２９ａ〜２９ｃおよび下層遮光膜２４ａ〜２４ｃを離散的に形成した場合においても、上層遮光膜２９ａ〜２９ｃの隙間から透過した光を下層遮光膜２４ａ〜２４ｃで遮ることが可能となり、層間絶縁層２５に形成される段差の解消を図りつつ、遮光性の劣化を抑制することが可能となる。
また、下層配線層２３ａ、２３ｂおよび上層配線層２８ａ、２８ｂを形成する際のマスクパターンを変更することで、上層遮光膜２９ａ〜２９ｃおよび下層遮光膜２４ａ〜２４ｃを形成することが可能となり、上層遮光膜２９ａ〜２９ｃおよび下層遮光膜２４ａ〜２４ｃを層間絶縁層１９、２５上にそれぞれ設けた場合においても、工程数の増加を抑制して、スループットの低下を抑制することが可能となる。
【００３３】
なお、上述した実施形態では、最下層配線層２０、下層配線層２３ａ、２３ｂ、下層遮光膜２４ａ〜２４ｃ、上層配線層２８ａ、２８ｂ、上層遮光膜２９ａ〜２９ｃとして、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造をそれぞれ用いる方法について説明したが、最下層配線層２０、下層配線層２３ａ、２３ｂ、下層遮光膜２４ａ〜２４ｃ、上層配線層２８ａ、２８ｂ、上層遮光膜２９ａ〜２９ｃとして、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造などをそれぞれ用いるようにしてもよい。
【００３４】
図５（ａ）は、本発明の第３実施形態に係る遮光構造の概略構成を示す平面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ線で切断した断面図である。
図５において、絶縁層３１には、離散的に配置された下層遮光膜３２が形成され、絶縁層３３には、下層遮光膜３２の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜３４が形成されている。また、絶縁層３３には、下層遮光膜３２および上層遮光膜３４に接続されたタングステンプラグ３５が埋め込まれている。
【００３５】
これにより、上層遮光膜３４および下層遮光膜３２を異なる層に離散的にそれぞれ配置した場合においても、斜めから入射する光を遮ることが可能となり、遮光性を向上させることが可能となる。また、タングステンプラグ３５を上層絶縁層３３に埋め込むことで、上層絶縁層３３に膜厚差が発生することを防止することが可能となり、上層絶縁層３３に形成されるコンタクトホールの抜け性を維持することが可能となる。
【００３６】
ここで、下層遮光膜３２および上層遮光膜３４は矩形状に構成することができ、下層遮光膜３２および上層遮光膜３４の４隅がそれぞれ重なるように格子状にずらして配置することができる。また、タングステンプラグ３５は、下層遮光膜３２および上層遮光膜３４の４隅をそれぞれ接続するように配置することができる。
【００３７】
これにより、下層遮光膜３２および上層遮光膜３４を上層絶縁層３１、３３上にそれぞれ離散的に形成した場合においても、８７．５％の光を遮断することが可能となるとともに、下層遮光膜３２の遮光面積を全面形成された場合に比べて４３．７４％だけ減少させることを可能となり、上層絶縁層３３の膜厚差を解消して、コンタクトホールの抜け性を均一化することが可能となる。
【００３８】
図６〜図８は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
図６（ａ）において、半導体基板４１には、遮光領域Ｒ１１および配線領域Ｒ１２が設けられている。そして、半導体基板４１上の遮光領域Ｒ１１には、容量絶縁膜４２を介して容量電極４３が形成されるとともに、半導体基板４１上の配線領域Ｒ１２には、ゲート絶縁膜４４を介してゲート電極４５が形成されている。なお、容量電極４３およびゲート電極４５は多結晶シリコンで構成することができる。
【００３９】
そして、容量電極４３およびゲート電極４５上には、層間絶縁層４６が形成され、層間絶縁層４６には、バリアメタル膜４７を介してタングステンプラグ４８が埋め込まれている。そして、層間絶縁層４６上には、タングステンプラグ４８に接続された最下層配線層５０が形成され、最下層配線層５０上には層間絶縁層４９が形成されている。そして、層間絶縁層４９には、バリアメタル膜５１を介してタングステンプラグ５２が埋め込まれている。
【００４０】
なお、最下層配線層５０としては、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮの４層構造を用いることができる。また、バリアメタル膜４７、５１としては、例えば、Ｔｉ／ＴｉＮの２層構造を用いることができる。
次に、図６（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層４９上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、下層配線層５３ａ、５３ｂを配線領域Ｒ１２に形成するとともに、下層遮光膜５４ａ〜５４ｃを遮光領域Ｒ１１に離散的に形成する。
【００４１】
次に、図７（ａ）に示すように、ＣＶＤなどの方法により、下層配線層５３ａ、５３ｂおよび下層遮光膜５４ａ〜５４ｃ上に層間絶縁層５５を積層する。そして、図７（ｂ）に示すように、ＣＭＰを用いて、層間絶縁層５５の表面を研磨することにより、層間絶縁層５５の表面を平坦化する。
ここで、下層遮光膜５４ａ〜５４ｃを遮光領域Ｒ１１に離散的に形成することにより、下層遮光膜５４ａ〜５４ｃが形成された遮光領域Ｒ１１と下層配線層５３ａ、５３ｂが形成された配線領域Ｒ１２との間で粗密差を減らすことが可能となり、遮光領域Ｒ１１の近傍に配置された下層配線層５３ｂと、遮光領域Ｒ１１から離れた位置に配置された下層配線層５３ａとの間で、層間絶縁層５５の膜厚差を解消することが可能となる。
【００４２】
次に、図８（ａ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、層間絶縁層５５をパターニングすることにより、下層配線層５３ａ、５３ｂを露出させるコンタクトホールを層間絶縁層５５に形成するとともに、下層遮光膜５４ａ〜５４ｃを露出させるコンタクトホールを層間絶縁層５５に形成する。そして、スパッタリングなどの方法により、コンタクトホールが形成された層間絶縁層５５上にＴｉ／ＴｉＮ膜を成膜するととともに、ＷＦ６系ガスを用いたＣＶＤを行うことにより、Ｔｉ／ＴｉＮ膜上にタングステン膜を成膜する。
【００４３】
そして、Ｔｉ／ＴｉＮ膜およびタングステン膜が成膜された層間絶縁層５５のＣＭＰを行うことにより、層間絶縁層５５の表面を露出させ、バリアメタル膜５６ａ、５６ｂをそれぞれ介して埋め込まれたタングステンプラグ５７ａ、５７ｂを層間絶縁層５５の配線領域Ｒ１２に形成するとともに、バリアメタル膜５６ｃを介して埋め込まれたタングステンプラグ５７ｃを層間絶縁層５５の遮光領域Ｒ１１に形成する。
【００４４】
ここで、遮光領域Ｒ１１の近傍に配置された下層配線層５３ｂと、遮光領域Ｒ１１から離れた位置に配置された下層配線層５３ａとの間で、層間絶縁層５５の膜厚差が解消されているので、タングステンプラグ５７ａ、５７ｂをそれぞれ埋め込むためのコンタクトホールの抜け性を均一化することが可能となる。
このため、下層配線層５３ａ、５３ｂに設けられたバリアメタル膜を残したまま、タングステンプラグ５７ａ、５７ｂをそれぞれ埋め込むためのコンタクトホールを抜くことが可能となり、下層配線層５３ａ、５３ｂがＷＦ６系ガスで腐食されることを防止しつつ、ホールオ−プンの発生を抑制することが可能となることから、コンタクト抵抗のばらつきを抑制しつつ、下層配線層５３ａ、５３ｂにそれぞれ接続されたタングステンプラグ５７ａ、５７ｂを層間絶縁層５５に安定して形成することが可能となる。
【００４５】
次に、図８（ｂ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮを層間絶縁層５５上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層５８ａ、５８ｂを配線領域Ｒ１２に形成するとともに、上層遮光膜５９ａ〜５９ｃを下層遮光膜５４ａ〜５４ｃからずれた位置に離散的に形成する。
【００４６】
これにより、上層遮光膜５９ａ〜５９ｃおよび下層遮光膜５４ａ〜５４ｃを離散的に形成した場合においても、斜めから入射する光をタングステンプラグ５７ｃで遮ることが可能となり、遮光性を向上させることが可能となる。
また、タングステンプラグ５７ｃを層間絶縁層５５に埋め込むことで、層間絶縁層５５に膜厚差が発生することを防止することが可能となり、コンタクトホールの抜け性を維持することが可能となるとともに、層間絶縁層５５にコンタクトホールを形成するためのマスクパターンを変更することで、タングステンプラグ５７ａ〜５７ｃを形成することが可能となり、工程数の増加を抑制することができる。
【００４７】
図９および図１０は、本発明の第５施形態に係る半導体装置の製造方法を示す断面図である。
図９（ａ）において、半導体基板６１には、遮光領域Ｒ２１および配線領域Ｒ２２が設けられている。そして、半導体基板６１上の遮光領域Ｒ２１には、容量絶縁膜６２を介して容量電極６３が形成されるとともに、半導体基板６１上の配線領域Ｒ２２には、ゲート絶縁膜６４を介してゲート電極６５が形成されている。なお、容量電極６３およびゲート電極６５は多結晶シリコンで構成することができる。
【００４８】
そして、容量電極６３およびゲート電極６５上には、層間絶縁層６６が形成され、層間絶縁層６６には、バリアメタル膜６７を介してタングステンプラグ６８が埋め込まれている。そして、層間絶縁層６６上には、タングステンプラグ６８に接続された下層配線層６９が形成されている。
そして、高密度プラズマＣＶＤにより、下層配線層６９間の隙間の深い部分が埋め込まれるように、シリコン酸化膜７０を下層配線層６９上に形成する。
【００４９】
ここで、高密度プラズマＣＶＤを用いてシリコン酸化膜７０を形成することにより、ギャップフィル特性を向上させることが可能となり、下層配線層６９のアスペクト比が高く、間隔が狭い場合においても、下層配線層６９間の隙間を精度よく埋め込むことができる。
次に、図９（ｂ）に示すように、スパッタなどの方法により、金属膜をシリコン酸化膜７０上に成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて金属膜をパターニングすることにより、シリコン酸化膜７０上の遮光領域Ｒ２１に遮光膜７１を形成する。ここで、遮光膜７１としては、例えば、Ｔｉ、Ｗ、Ｍｏ、Ａｌ、Ｃｕなどを用いることができる。また、遮光膜７１の膜厚は、例えば、５０〜２００Åの範囲内で設定することができる。
【００５０】
次に、図９（ｃ）に示すように、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤにより、シリコン酸化膜７０上にシリコン酸化膜７２を形成する。
次に、図１０（ａ）に示すように、ＣＭＰを用いて、シリコン酸化膜７２の表面を研磨することにより、シリコン酸化膜７２の表面を平坦化する。
【００５１】
次に、図１０（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、シリコン酸化膜７０、７２をパターニングすることにより、下層配線層６９を露出させるコンタクトホールをシリコン酸化膜７０、７２に形成する。そして、スパッタリングなどの方法により、コンタクトホールが形成されたシリコン酸化膜７２上にＴｉ／ＴｉＮ膜を成膜するととともに、ＷＦ６系ガスを用いたＣＶＤを行うことにより、Ｔｉ／ＴｉＮ膜上にタングステン膜を成膜する。そして、Ｔｉ／ＴｉＮ膜およびタングステン膜が成膜されたシリコン酸化膜７２のＣＭＰを行うことにより、シリコン酸化膜７２の表面を露出させ、バリアメタル膜７３を介して埋め込まれたタングステンプラグ７４をシリコン酸化膜７０、７２に形成する。
【００５２】
ここで、シリコン酸化膜７０、７２間に遮光膜７１を設けることにより、下層配線層６９上にシリコン酸化膜７０を形成する際のギャップフィル特性を満足させつつ、下層配線層６９とは異なる層に遮光膜７１を設けることが可能となり、遮光膜７１の膜厚と下層配線層６９の膜厚とを独立して設定することが可能となる。このため、遮光膜７１の膜厚を下層配線層６９の膜厚より薄くすることが可能となり、遮光膜７１上に形成されるシリコン酸化膜７２の膜厚差を軽減することを可能として、タングステンプラグ７４を埋め込むためのコンタクトホールの抜け性を均一化することが可能となる。
【００５３】
次に、図１０（ｃ）に示すように、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮをシリコン酸化膜７０上に順次スパッタする。そして、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮからなる積層膜をパターニングすることにより、上層配線層７５を配線領域Ｒ２２に形成する。図１１は、本発明の第６実施形態に係る半導体装置の概略構成を示す断面図である。
【００５４】
図１１において、半導体基板１１１には、遮光領域Ｒ３１および配線領域Ｒ３２が設けられている。そして、半導体基板１１１上の遮光領域Ｒ３１には、容量絶縁膜１１２を介して容量電極１１３が形成されるとともに、半導体基板１１１上の配線領域Ｒ３２には、ゲート絶縁膜１１４を介してゲート電極１１５が形成されている。なお、容量電極１１３およびゲート電極１１５は多結晶シリコンで構成することができる。
【００５５】
そして、容量電極１１３およびゲート電極１１５上には、層間絶縁層１１６が形成され、層間絶縁層１１６には、バリアメタル膜１１７を介してタングステンプラグ１１８が埋め込まれている。層間絶縁層１１６上には、タングステンプラグ１１８に接続された最下層配線層１２０が形成されるとともに、最下層遮光膜１３０ａ〜１３０ｃが離散的に形成され、最下層配線層１２０および最下層遮光膜１３０ａ〜１３０ｃ上には層間絶縁層１１９が形成されている。そして、層間絶縁層１１９には、バリアメタル膜１２１を介してタングステンプラグ１２２が埋め込まれ、タングステンプラグ１２２が埋め込まれた層間絶縁層１１９上には、下層配線層１２３ａ、１２３ｂが形成されるとともに、下層遮光膜１２４ａ〜１２４ｃが離散的に形成されている。
【００５６】
また、下層配線層１２３ａ、１２３ｂおよび下層遮光膜１２４ａ〜１２４ｃ上には層間絶縁層１２５が形成され、層間絶縁層１２５には、バリアメタル膜１２６ａ、１２６ｂをそれぞれ介してタングステンプラグ１２７ａ、１２７ｂが埋め込まれている。また、タングステンプラグ１２７ａ、１２７ｂ２が埋め込まれた層間絶縁層１２５上には、上層配線層１２８ａ、１２８ｂが形成されるとともに、上層遮光膜１２９ａ〜１２９ｃが離散的に形成されている。
【００５７】
これにより、下層遮光膜１２４ａ〜１２４ｃおよび上層遮光膜１２９ａ〜１２９ｃを図１に示すように配置したため、下層遮光膜１２４ａ〜１２４ｃおよび上層遮光膜１２９ａ〜１２９ｃの間に隙間５が発生した場合においても、最下層遮光膜１３０ａ〜１３０ｃで隙間５を完全に塞ぐことが可能となり、工程数の増加を抑制しつつ、最下層遮光膜１３０ａ〜１３０ｃ、下層遮光膜１２４ａ〜１２４ｃおよび上層遮光膜１２９ａ〜１２９ｃを離散的に配置した場合においても、１００％の遮光性を達成することが可能となる。
【００５８】
なお、最下層配線層１２０、最下層遮光膜１３０ａ〜１３０ｃ、下層配線層１２３ａ、１２３ｂ、下層遮光膜１２４ａ〜１２４ｃ、上層配線層１２８ａ、１２８ｂおよび上層遮光膜１２９ａ〜１２９ｃとしては、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮの４層構造を用いることができる。また、バリアメタル膜１１７、１２１、１２６ａ、１２６ｂとしては、例えば、Ｔｉ／ＴｉＮの２層構造を用いることができる。
【００５９】
また、上述した実施形態では、遮光膜を半導体装置に形成する場合について説明したが、本発明に係る遮光膜の形成方法は半導体装置に限定されることなく、半導体装置以外にも、例えば、液晶表示装置、有機ＥＬ素子、プラズマディスプレイあるいはビルドアップ多層配線板などに適用するようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る遮光構造の概略構成を示す図。
【図２】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図５】第３実施形態に係る遮光構造の概略構成を示す図。
【図６】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図８】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図９】第５実施形態に係る半導体装置の製造方法を示す断面図。
【図１０】第５実施形態に係る半導体装置の製造方法を示す断面図。
【図１１】第６実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
１、３１、３、３３ 絶縁層、２、２４ａ〜２４ｃ、３２、５４ａ〜５４ｃ、１２４ａ〜１２４ｃ 下層遮光膜、４、２９ａ〜２９ｃ、３４、５９ａ〜５９ｃ、１２９ａ〜１２９ｃ 上層遮光膜、Ｒ１、Ｒ１１、Ｒ２１、Ｒ３１ 遮光領域、Ｒ２、Ｒ１２、Ｒ２２、Ｒ３２ 配線領域、１１、４１、６１、１１１ 半導体基板、１２、４２、６２、１１２容量絶縁膜、１３、４３、６３、１１３ 容量電極、１４、４４、６４、１１４ ゲート絶縁膜、１５、４５、６５、１１５ゲート電極、１６、１９、２５、４６、４９、５５、６６、７０、７２、１１６、１１９、１２５ 層間絶縁層、１７、２１、２６ａ、２６ｂ、４７、５１、５６ａ、５６ｂ、５６ｃ、６７、７３、１１７、１２１、１２６ａ、１２６ｂ バリアメタル膜、１８、２２、２７ａ、２７ｂ、３５、４８、５２、５７ａ、５７ｂ、５７ｃ、６８、７４、１１８、１２２、１２７ａ、１２７ｂ タングステンプラグ、２０、５０、１２０ 最下層配線、２３ａ、２３ｂ、５３ａ、５３ｂ、６９、１２３ａ、１２３ｂ 下層配線、２８ａ、２８ｂ、５８ａ、５８ｂ、７５、１２８ａ、１２８ｂ 上層配線、７１ 遮光膜、１３０ａ〜１３０ｃ 最下層遮光膜
Claims (9)
- 半導体基板上に形成された下層絶縁層と、
前記下層絶縁層上に形成され、離散的に配置された下層遮光膜と、
前記下層遮光膜が配置された下層絶縁層上に形成された上層絶縁層と、
前記上層絶縁層上に形成され、前記下層遮光膜の隙間の少なくとも一部を覆うように離散的に配置された上層遮光膜とを備えることを特徴とする半導体装置。 - 前記上層絶縁層に埋め込まれ、前記下層遮光膜および前記上層遮光膜に接続された遮光用プラグをさらに備えることを特徴とする請求項１記載の半導体装置。
- 半導体基板に形成されたキャパシタと、
前記半導体基板上に形成されたゲート電極と、
前記キャパシタおよび前記ゲート電極上に形成された下層絶縁層と、
前記下層絶縁層上に形成され、前記ゲート電極上を避けるようにして前記キャパシタ上に周期的に配置された下層遮光膜と、
前記下層絶縁層上に形成された下層配線層と、
前記下層絶縁層に埋め込まれ、前記ゲート電極と前記下層配線層とを接続する第１タングステンプラグと、
前記下層遮光膜および前記下層配線層上に形成された上層絶縁層と、
前記上層絶縁層上に形成され、前記下層遮光膜からずれた位置に周期的に配置された上層遮光膜と、
前記上層絶縁層上に形成された上層配線層と、
前記上層絶縁層に埋め込まれ、前記下層配線層と前記上層配線層を接続する第２タングステンプラグとを備えることを特徴とする半導体装置。 - 前記上層絶縁層に埋め込まれ、前記下層遮光膜および前記上層遮光膜に接続された第３タングステンプラグをさらに備えることを特徴とする請求項３記載の半導体装置。
- 前記下層遮光膜および前記上層遮光膜は、４隅がそれぞれ重なるように配置された矩形形状を有し、
前記第３タングステンプラグは、前記下層遮光膜および前記上層遮光膜の４隅をそれぞれ接続することを特徴とする請求項４記載の半導体装置。 - 半導体基板上に形成された下層絶縁層と、
前記下層絶縁層上に形成された下層配線層と、
前記下層配線層が設けられた下層絶縁層上に形成された上層絶縁層と、
前記上層絶縁層上に形成された上層配線層と、
前記上層絶縁層の間に設けられた遮光膜とを備えることを特徴とする半導体装置。 - 半導体基板にキャパシタを形成する工程と、
前記半導体基板上にゲート電極を形成する工程と、
前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、
前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、
前記第１金属膜をパターニングすることにより、前記キャパシタ上に周期的に配置された下層遮光膜を形成するととともに、前記第１タングステンプラグに接続された下層配線層を形成する工程と、
前記下層遮光膜および前記下層配線層上に上層絶縁層を形成する工程と、
前記下層配線層に接続された第２タングステンプラグを前記上層絶縁層に埋め込む工程と、
前記第２タングステンプラグが埋め込まれた上層絶縁層上に第２金属膜を成膜する工程と、
前記第２金属膜をパターニングすることにより、前記下層遮光膜からずれた位置に周期的に配置された上層遮光膜を形成するととともに、前記第２タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板にキャパシタを形成する工程と、
前記半導体基板上にゲート電極を形成する工程と、
前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、
前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、
前記第１金属膜をパターニングすることにより、前記キャパシタ上に周期的に配置された下層遮光膜を形成するととともに、前記第１タングステンプラグに接続された下層配線層を形成する工程と、
前記下層遮光膜および前記下層配線層上に上層絶縁層を形成する工程と、
前記下層配線層に接続された第２タングステンプラグおよび前記下層遮光膜に接続された第３タングステンプラグを前記上層絶縁層に埋め込む工程と、
前記第２タングステンプラグおよび第３タングステンプラグが埋め込まれた上層絶縁層上に第２金属膜を成膜する工程と、
前記第２金属膜をパターニングすることにより、前記下層遮光膜からずれた位置に周期的に配置され、前記第３タングステンプラグに接続された上層遮光膜を形成するととともに、前記第２タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板にキャパシタを形成する工程と、
前記半導体基板上にゲート電極を形成する工程と、
前記キャパシタおよび前記ゲート電極上に下層絶縁層を形成する工程と、
前記ゲート電極に接続された第１タングステンプラグを前記下層絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた下層絶縁層上に第１金属膜を成膜する工程と、
前記第１金属膜をパターニングすることにより下層配線層を形成する工程と、
高密度プラズマＣＶＤにより、前記下層配線層上に第１シリコン酸化膜を形成する工程と、
前記第１シリコン酸化膜上に第２金属膜を成膜する工程と、
前記第２金属膜をパターニングすることにより、前記キャパシタ上を覆う遮光膜を形成する工程と、
ＴＥＯＳを用いたプラズマＣＶＤにより、前記遮光膜が形成された第１シリコン酸化膜上に第２シリコン酸化膜を形成する工程と、
前記下層配線層に接続されたタングステンプラグを前記第１および第２シリコン酸化膜に埋め込む工程と、
前記タングステンプラグが埋め込まれた第２シリコン酸化膜上に第３金属膜を成膜する工程と、
前記第３金属膜をパターニングすることにより、前記タングステンプラグに接続された上層配線層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191155A JP2005026510A (ja) | 2003-07-03 | 2003-07-03 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191155A JP2005026510A (ja) | 2003-07-03 | 2003-07-03 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005026510A true JP2005026510A (ja) | 2005-01-27 |
Family
ID=34188853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191155A Withdrawn JP2005026510A (ja) | 2003-07-03 | 2003-07-03 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005026510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135842A (ja) * | 2008-01-24 | 2010-06-17 | Sony Corp | 固体撮像装置およびその製造方法 |
| WO2011125677A1 (ja) * | 2010-03-31 | 2011-10-13 | 富士フイルム株式会社 | 固体撮像素子及び撮像装置 |
| US8564033B2 (en) | 2008-01-24 | 2013-10-22 | Sony Corporation | Solid-state imaging device and method for manufacturing the same |
| JP2017092499A (ja) * | 2017-02-10 | 2017-05-25 | キヤノン株式会社 | 固体撮像装置、及び撮像システム |
-
2003
- 2003-07-03 JP JP2003191155A patent/JP2005026510A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135842A (ja) * | 2008-01-24 | 2010-06-17 | Sony Corp | 固体撮像装置およびその製造方法 |
| US8564033B2 (en) | 2008-01-24 | 2013-10-22 | Sony Corporation | Solid-state imaging device and method for manufacturing the same |
| US9082898B2 (en) | 2008-01-24 | 2015-07-14 | Sony Corporation | Solid-state imaging device and method for manufacturing the same |
| US9666628B2 (en) | 2008-01-24 | 2017-05-30 | Sony Corporation | Solid-state imaging device and method for manufacturing the same |
| WO2011125677A1 (ja) * | 2010-03-31 | 2011-10-13 | 富士フイルム株式会社 | 固体撮像素子及び撮像装置 |
| US8816265B2 (en) | 2010-03-31 | 2014-08-26 | Fujifilm Corporation | Solid-state image pickup device and image pickup apparatus |
| JP2017092499A (ja) * | 2017-02-10 | 2017-05-25 | キヤノン株式会社 | 固体撮像装置、及び撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3779243B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004064046A (ja) | 半導体装置及びその製造方法 | |
| JP2003086590A (ja) | 半導体装置及びその製造方法 | |
| CN114556274B (zh) | 触控结构及显示设备 | |
| JP5493166B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP2008300676A (ja) | 半導体装置およびその製造方法 | |
| JP2005026510A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05326510A (ja) | 半導体装置 | |
| JP2004095754A (ja) | キャパシタ | |
| JP2010225880A (ja) | 半導体装置及びその製造方法 | |
| KR100465761B1 (ko) | 탄탈륨 질화막을 포함하는 반도체 배선 구조 및 그 형성방법 | |
| JP2008252044A (ja) | Ｍｉｍ容量素子を備える半導体装置及びその製造方法 | |
| JP5407422B2 (ja) | 半導体装置及びその製造方法 | |
| JP4444765B2 (ja) | 半導体装置 | |
| JP2008124070A (ja) | 半導体装置 | |
| TWI686912B (zh) | 內連線結構及其製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JPH08293549A (ja) | 多層配線コンタクト構造およびその形成方法 | |
| WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
| KR100340852B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| JP3107005B2 (ja) | 半導体集積回路装置 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| JP2015128178A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |