JPS6359540B2 - - Google Patents

Info

Publication number
JPS6359540B2
JPS6359540B2 JP15558781A JP15558781A JPS6359540B2 JP S6359540 B2 JPS6359540 B2 JP S6359540B2 JP 15558781 A JP15558781 A JP 15558781A JP 15558781 A JP15558781 A JP 15558781A JP S6359540 B2 JPS6359540 B2 JP S6359540B2
Authority
JP
Japan
Prior art keywords
photosensitive resin
pattern
resin film
forming
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15558781A
Other languages
English (en)
Other versions
JPS5856356A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15558781A priority Critical patent/JPS5856356A/ja
Publication of JPS5856356A publication Critical patent/JPS5856356A/ja
Publication of JPS6359540B2 publication Critical patent/JPS6359540B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、マスク
枚数が少なく、高密度化が可能な絶縁膜の開孔部
および配線層パターンの形成方法を提供するもの
である。
半導体装置の製造工程において、絶縁膜への開
孔部の形成および配線パターンの従来の形成方法
を第1図に示す。半導体基板1およびこの中に形
成した導電体層1′上に絶縁膜2および感光性樹
脂膜3を形成し、開孔部形成用フオトマスクによ
り選択的に紫外線を照射し、樹脂膜3に所定の開
孔部4を形成するA。感光性樹脂膜3を食刻マス
クとして絶縁膜2を食刻し、開孔部を形成した後
感光性樹脂膜3を除去する。全面に導電体層5お
よび感光性樹脂膜6を形成した後、配線層パター
ンを有するフオトマスクにより感光性樹脂膜パタ
ーン6′を形成するB。感光性樹脂膜パターン
6′を食刻マスクとして、導電体層5を食刻した
後感光性樹脂膜6′を除去し、導電体層1′に接続
された配線層パターン7を形成するC。D,Eは
A,Cの平面パターンを示す図である。
かかる方法では開孔部形成用のフオトマスクと
配線層形成用フオトマスクの2種類が必要であ
る。また開孔部形成用感光性樹脂膜3を除去後、
新たに配線層形成用感光性樹脂膜6′を形成する
ため、開孔部と配線層パターンの位置合せ精度が
必要であり合わせ余裕lを必要とし、高密度化の
妨げとなつている。また開孔部の巾が小さくなつ
てくると光の回折現象などのためフオトマスクに
忠実なパターンが形成できず角が丸くなるという
欠点があつた。
本発明は絶縁膜の開孔を精度良く行い、かつ開
孔部と導体配線層のマスク合せズレのない方法を
提供するものである。
第2図に従つて本発明の一実施例を説明する。
一導電型シリコン半導体基板10にたとえば反対
導電型不純物を拡散し第1導電体層11を選択的
に形成する。全面に絶縁膜12および第1の感光
性樹脂膜13を形成するA。第1導電体層11の
形成に用いた第1のフオトマスクを用い第1の感
光性樹脂膜13に開孔部14を形成するB。第1
の感光性樹脂膜13にベーキング処理を行なつた
後、全面に第2の感光性樹脂膜15を第1の感光
性樹脂膜13より厚く、表面が平坦になるように
形成するC。
次に第1の導電体層11と接続される第2の導
電体層のパターンを有する第2のフオトマスクを
用い、第2の感光性樹脂膜にパターン15′を形
成するD。第1の感光性樹脂膜13のパターンと
第2の感光性樹脂膜パターン15′の交差部16
では絶縁膜12が露出する。
次に絶縁膜12を食刻除去して開孔部16′を
形成した後E、露出している第1の感光性樹脂膜
13を酸素プラズマ処理などにより除去する。
このとき同時に第2の感光性樹脂膜パターン1
5′も一部除去されるが、第1の感光性樹脂膜よ
りも厚く形成してあるのでパターン15′下の第
1の感光性樹脂膜13′は残留する。
全面に金属などの第2の導体層17を形成し、
さらに第3の感光性樹脂膜18を、残留している
第1および第2の感光性樹脂膜13′,15′の膜
厚より厚く形成する(F)。前記第2の導電層パター
ン形成用の第2のフオトマスクを用いるかあるい
は第2図Gに示すように第3の感光性樹脂膜を全
面にわたり薄くしていき、第1および第2の感光
性樹脂膜13′,15′以外の凹部の領域にのみ第
3の感光性樹脂膜パターン18′を形成する。次
にパターン18′をマスクとして第2の導電体層
の露出領域を食刻除去し、配線層パターン17′
を形成する。
上記実施例において第2図Dに示した絶縁膜1
2の食刻工程をプラズマあるいはスパツタ法によ
るいわゆるドライエツチングで行なうことによ
り、次の第2の感光性樹脂膜の除去および第2の
導体層の形成までを連続して真空雰囲気の中で行
なうことができる。
また第2の導体層形成前に、第1と第2の接続
抵抗を小さくするためあらかじめ溶液あるいはド
ライエツチングにより、酸素プラズマ処理により
第1導体層上に形成された絶縁膜を除去してもよ
い。
上記実施例では第1のフオトマスクとして第1
の導電体層パターンを有するマスクを用いたが、
第1および第2の導電体層の接続部で第2の導電
体層パターンと交差する他のフオトマスクを用い
てもよいことはいうまでもない。
なお、第2図Hに示すように、第2の導体層パ
ターン17′の長手方向には余裕寸法mを残して
おく方が、開孔部の形成を精度よく行なうことが
できる。尚、同図I,J,KはB,D,Hの平面
パターンを示す図である。
以上のように、本発明によれば開孔部を第1お
よび第2の導電体層形成用のフオトマスクにより
形成できるため、開孔部形成用の別のフオトマス
クを省略できる。また開孔部の角は異なるフオト
マスクの2辺により構成されるため形状が丸くな
ることはない。また、開孔部の形成と配線層の形
成を連続して行なえるため、従来と異なり位置合
せ精度が向上し、従来のような合せ余裕寸法を必
要とせず高密度化が可能である。
【図面の簡単な説明】
第1図は従来例を説明するための図でA〜Cは
構造断面図、同D,EはそれぞれA,Cの状態の
平面図、第2図は本発明の一実施例の配線パター
ンの製造工程を説明するための図で、A〜Hは構
造断面図、I,J,Kは同B,D,Hの状態の平
面図である。 10……半導体基板、11……第1導電体層、
12……絶縁膜、13……第1の感光性樹脂、1
4,16′……開孔部、15′……第2の感光性樹
脂パターン、16……交差部、17……配線層パ
ターン。

Claims (1)

  1. 【特許請求の範囲】 1 第1の導電体上の絶縁膜上に形成された第1
    の感光性樹脂膜に、前記第1の導電体上に第1の
    開孔部を有する第1のパターンを形成する工程
    と、第2の感光性樹脂膜を前記第1の感光性樹脂
    膜より厚く塗布し、前記第2の感光性樹脂膜に、
    前記第1のパターンと第1の開孔部と交差する第
    2の開孔部を有する第2のパターンを形成する工
    程と、前記第1と第2のパターンの開孔部の交差
    部で露出した前記絶縁膜を食刻除去する工程と、
    前記第1の感光性樹脂膜の露出部を食刻除去する
    工程と、全面に第2の導電体層を形成した後、前
    記第2の導電体層を選択的に除去し前記第1の導
    電体に接するとともに前記第2のパターンに応じ
    た配線パターンを形成する工程とを備えたことを
    特徴とする半導体装置の製造方法。 2 第1の導電体の形成に、第1のパターン形成
    と同じマスクを用いることを特徴とする特許請求
    の範囲第1項に記載の半導体装置の製造方法。
JP15558781A 1981-09-29 1981-09-29 半導体装置の製造方法 Granted JPS5856356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15558781A JPS5856356A (ja) 1981-09-29 1981-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15558781A JPS5856356A (ja) 1981-09-29 1981-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5856356A JPS5856356A (ja) 1983-04-04
JPS6359540B2 true JPS6359540B2 (ja) 1988-11-21

Family

ID=15609296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15558781A Granted JPS5856356A (ja) 1981-09-29 1981-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5856356A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0796309B2 (ja) * 1986-05-19 1995-10-18 キヤノン株式会社 画像記録装置

Also Published As

Publication number Publication date
JPS5856356A (ja) 1983-04-04

Similar Documents

Publication Publication Date Title
US4560436A (en) Process for etching tapered polyimide vias
JPS6323657B2 (ja)
US4362598A (en) Method of patterning a thick resist layer of polymeric plastic
EP0779556B1 (en) Method of fabricating a semiconductor device
JPS6211068B2 (ja)
JPS6359540B2 (ja)
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JP2811724B2 (ja) エッチング方法
JPS6257222A (ja) 半導体装置の製造方法
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6214095B2 (ja)
KR0134109B1 (ko) 반도체소자의 콘택홀 제조방법
KR950000090B1 (ko) 반도체장치의 제조방법
JPH04348034A (ja) 配線パターンの形成方法
KR100396689B1 (ko) 반도체소자의게이트제조방법
JPH07142776A (ja) パターンの形成方法
JPS6215854B2 (ja)
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
JPH01186624A (ja) 半導体装置の製造方法
JPS61107747A (ja) 半導体装置の製造方法
KR910001193B1 (ko) 반도체 장치의 제조방법
JPS63221619A (ja) 半導体装置の製造方法
JPS58102520A (ja) 半導体装置の製造方法
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JPS5648151A (en) Wiring formation of semiconductor device