JPH01295443A - 微細パターン形成方法 - Google Patents
微細パターン形成方法Info
- Publication number
- JPH01295443A JPH01295443A JP33588487A JP33588487A JPH01295443A JP H01295443 A JPH01295443 A JP H01295443A JP 33588487 A JP33588487 A JP 33588487A JP 33588487 A JP33588487 A JP 33588487A JP H01295443 A JPH01295443 A JP H01295443A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- width
- minimum width
- parts
- twice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000000926 separation method Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 14
- 239000007795 chemical reaction product Substances 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路の各素子間の相互接続線等
を形成する微細パターン形成方法に関し、特にエツチン
グによるパターニングの際にアルミニウムの相互接続に
おけるマイクロローディング効果を減少できる微細パタ
ーン形成方法に関するものである。
を形成する微細パターン形成方法に関し、特にエツチン
グによるパターニングの際にアルミニウムの相互接続に
おけるマイクロローディング効果を減少できる微細パタ
ーン形成方法に関するものである。
第２図は従来の微細パターン形成方法により形成された
微細パターンの一例を示す図であり、図において、１は
アルミニウム、２は下層パターンとのコンタクト部分、
６はパターンの無いブランク部分である。
微細パターンの一例を示す図であり、図において、１は
アルミニウム、２は下層パターンとのコンタクト部分、
６はパターンの無いブランク部分である。
次に作用について説明する。
半導体集積回路の各素子間の相互接続線パターンは、絶
縁膜上に蒸着等によって形成されたアルミニラムをレジ
ストマスクを用いてエツチングを行ない、コンタクトや
配線に不要な領域のアルミニウムを取り除くことによっ
て形成される。従来のパターン形成方法では一定の配線
幅と最小のスペース要求に基づいてパターンの設計がな
される。
縁膜上に蒸着等によって形成されたアルミニラムをレジ
ストマスクを用いてエツチングを行ない、コンタクトや
配線に不要な領域のアルミニウムを取り除くことによっ
て形成される。従来のパターン形成方法では一定の配線
幅と最小のスペース要求に基づいてパターンの設計がな
される。
このため出来あがったパターンは第２図の上方と下方の
ようにその配線間スペース６は場所によって著しく異な
ったものとなることが多い。
ようにその配線間スペース６は場所によって著しく異な
ったものとなることが多い。
従来の微細パターン形成方法は上記のような設計基準に
基づいてパターン形成が行なわれているので、以下のよ
うな問題点があった。
基づいてパターン形成が行なわれているので、以下のよ
うな問題点があった。
配線材料となる被エツチング膜上に従来の設計基準に基
づくパターンを転写した後ドライエツチングを行うと、
疎密の差により部分的にエツチングの不均一が生じる。
づくパターンを転写した後ドライエツチングを行うと、
疎密の差により部分的にエツチングの不均一が生じる。
第３図はこのようなパターンの疎密の生じた領域を示す
上面図、第４図は第３図のＡ−Ａ断面を示すものである
。これらの図において、１はＡｌｌ膜、３はフォトレジ
スト、４は下地の酸化膜、５はフォトレジスト３の端か
ら、Ａｆがサイドエッチした分を示す。この様に、パタ
ーン密度がエツチングレートとＣＤロス（レジストから
のサイドエッチ量）に大きく影響する事は、マイクロロ
ーディング効果として良く知られている。上述の理由に
より、均一の幅で設計された配線が、エツチング後不拘
−となり、Ａｌのエツチングレートも不均一となる為、
デバイスの高信頬性を維持する為に長時間のオーバーエ
ッチが必要となる。
上面図、第４図は第３図のＡ−Ａ断面を示すものである
。これらの図において、１はＡｌｌ膜、３はフォトレジ
スト、４は下地の酸化膜、５はフォトレジスト３の端か
ら、Ａｆがサイドエッチした分を示す。この様に、パタ
ーン密度がエツチングレートとＣＤロス（レジストから
のサイドエッチ量）に大きく影響する事は、マイクロロ
ーディング効果として良く知られている。上述の理由に
より、均一の幅で設計された配線が、エツチング後不拘
−となり、Ａｌのエツチングレートも不均一となる為、
デバイスの高信頬性を維持する為に長時間のオーバーエ
ッチが必要となる。
また、Ａｌｌエツチング量が多い為に、エツチング時に
エツチング装置内側に反応生成物であるアルミニウムク
ロライド（ＡＡＣｌ）が多量に付着する。従って機械保
守のために頻繁に装置クリーニングを行なわねばならず
、またこれら反応生成物が異物としてウェハに付着する
等の問題点があった。
エツチング装置内側に反応生成物であるアルミニウムク
ロライド（ＡＡＣｌ）が多量に付着する。従って機械保
守のために頻繁に装置クリーニングを行なわねばならず
、またこれら反応生成物が異物としてウェハに付着する
等の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、マイクロローディング効果を防止でき、アル
ミニウムのエツチング量を大幅に減少できる微細パター
ン形成方法を得ることを目的とする。
たもので、マイクロローディング効果を防止でき、アル
ミニウムのエツチング量を大幅に減少できる微細パター
ン形成方法を得ることを目的とする。
この発明に係る微細パターン形成方法は、パターンの分
離領域となるべき部分の幅をすべて最小の幅あるいは該
最小幅の２倍以下の幅としてパターニングを行なうよう
にしたものである。
離領域となるべき部分の幅をすべて最小の幅あるいは該
最小幅の２倍以下の幅としてパターニングを行なうよう
にしたものである。
この発明においては、パターンの分離領域となるべき部
分の幅をすべて最小の幅あるいは該最小幅の２倍以下の
幅としてパターニングを行なうようにしたから、パター
ン低密度部分がなくなり、マイクロローディング効果を
防止できるとともに、被エツチング面積が最小限となる
ため、反応生成物の減少化を促しエツチングに必要とす
る時間と費用を削減できる。
分の幅をすべて最小の幅あるいは該最小幅の２倍以下の
幅としてパターニングを行なうようにしたから、パター
ン低密度部分がなくなり、マイクロローディング効果を
防止できるとともに、被エツチング面積が最小限となる
ため、反応生成物の減少化を促しエツチングに必要とす
る時間と費用を削減できる。
以下、この発明の一実施例を図について説明する。第１
図において、１はＡＪ配線部分、２はコンタクト部分、
６は配線間のスペース部分、７はダミーパッド部分であ
る。第１図の例では従来例との比較を容易にするため、
第２図に示す従来例と同じ効果、目的を持つパターンを
形成している。
図において、１はＡＪ配線部分、２はコンタクト部分、
６は配線間のスペース部分、７はダミーパッド部分であ
る。第１図の例では従来例との比較を容易にするため、
第２図に示す従来例と同じ効果、目的を持つパターンを
形成している。
次に作用について説明する。
本実施例の２つの基本的なルールは、
（１）一定スベーシングルール（最小スペーシングルー
ルのかわり）及び、 （２） 固定スペーシングルールのスペーシングの２
倍以上のスペーシングをもつすべてのブランク領域に電
気的に絶縁されたダミーパッドを挿入すること。
ルのかわり）及び、 （２） 固定スペーシングルールのスペーシングの２
倍以上のスペーシングをもつすべてのブランク領域に電
気的に絶縁されたダミーパッドを挿入すること。
上述の基本ルールに基づいて第１図のようにパターニン
グが行われるため、エツチング時のパターン疎密の差に
よるマイクロローディング効果が防止され、被エツチン
グ量を大きく減少させる。
グが行われるため、エツチング時のパターン疎密の差に
よるマイクロローディング効果が防止され、被エツチン
グ量を大きく減少させる。
この設計方法は、デバイスの動作に影響を与えずデバイ
スを容易に作成する為のものである為、マイクロローデ
ィング効果に敏感なメタルを用いるあらゆる配線設計に
効果を有する。
スを容易に作成する為のものである為、マイクロローデ
ィング効果に敏感なメタルを用いるあらゆる配線設計に
効果を有する。
本発明では、上述のようにダミーパッドを用いる方法の
他に、第５図に示すパターンが考えられる。この第５図
の他の実施例は配線の容量が無視できる場合において配
線の幅を拡げることにより配線間スペースを最小とした
もので、これによりダミーバンドを用いる方法よりもさ
らにエツチングされるアルミニウムの量を減少させるこ
とができる。
他に、第５図に示すパターンが考えられる。この第５図
の他の実施例は配線の容量が無視できる場合において配
線の幅を拡げることにより配線間スペースを最小とした
もので、これによりダミーバンドを用いる方法よりもさ
らにエツチングされるアルミニウムの量を減少させるこ
とができる。
以上のように、この発明によれば微細パターン形成方法
において、パターンの分離領域となるべき部分の幅をす
べて最小の幅あるいは該最小幅の２倍以下の幅としてパ
ターニングを行ない、配線パターンとパターンの間隔を
一定にし、パターンの密度を一定としたので、エツチン
グ時のマイクロローディング効果を防止できる。またエ
ツチング量を減少させたことにより反応生成物の発生量
を低減させ、装置のメンテナンス頻度を減少させるとと
もに、ウェハ上に異物として堆積することを防止し、さ
らにエツチングのスルーブツトを向上させ、これにより
費用削減を達成できる効果がある。
において、パターンの分離領域となるべき部分の幅をす
べて最小の幅あるいは該最小幅の２倍以下の幅としてパ
ターニングを行ない、配線パターンとパターンの間隔を
一定にし、パターンの密度を一定としたので、エツチン
グ時のマイクロローディング効果を防止できる。またエ
ツチング量を減少させたことにより反応生成物の発生量
を低減させ、装置のメンテナンス頻度を減少させるとと
もに、ウェハ上に異物として堆積することを防止し、さ
らにエツチングのスルーブツトを向上させ、これにより
費用削減を達成できる効果がある。
第１図は本発明の一実施例による微細パターン形成方法
で形成されたアルミニウム線レイアウトを示す図、第２
図は従来の微細パターン形成方法によるアルミニウム線
レイアウトを示す図、第３図は従来の微細パターン形成
方法によるエツチング時のアルミニウムの相互接続パタ
ーンの上面図、第４図はエツチング後の第３図のＡ−Ａ
断面図、第５図は本発明の他の実施例による微細パター
ン形成方法で形成されたアルミニウム線レイアウトを示
す図である。 ■はアルミニウム、２はコンタクト、６は線間スペース
、７はダミーパッド。 なお図中同一符号は同−又は相当部分を示す。
で形成されたアルミニウム線レイアウトを示す図、第２
図は従来の微細パターン形成方法によるアルミニウム線
レイアウトを示す図、第３図は従来の微細パターン形成
方法によるエツチング時のアルミニウムの相互接続パタ
ーンの上面図、第４図はエツチング後の第３図のＡ−Ａ
断面図、第５図は本発明の他の実施例による微細パター
ン形成方法で形成されたアルミニウム線レイアウトを示
す図である。 ■はアルミニウム、２はコンタクト、６は線間スペース
、７はダミーパッド。 なお図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）配線材料となる被エッチング膜をフォトレジスト
を用いてパターニングし、微細パターンを形成する微細
パターン形成方法において、 パターンの分離領域となるべき部分の幅をすべて最小の
幅あるいは該最小幅の２倍以下の幅として上記パターニ
ングを行なうことを特徴とする微細パターン形成方法。 - （２）配線の幅を一定とするとともに、本来配線が要求
されない部分で上記最小幅の２倍以上のスペースを持つ
領域にダミーパッドを配置することにより、パターンの
分離領域となるべき部分の幅をすべて最小の幅あるいは
該最小幅の２倍以下の幅とすることを可能としたことを
特徴とする特許請求の範囲第１項記載の微細パターン形
成方法。 - （３）配線の幅を異ならせることにより、パターンの分
離領域となるべき部分の幅をすべて最小の幅あるいは該
最小幅の２倍以下の幅とすることを可能としたことを特
徴とする特許請求の範囲第１項記載の微細パターン形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33588487A JPH01295443A (ja) | 1987-12-28 | 1987-12-28 | 微細パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33588487A JPH01295443A (ja) | 1987-12-28 | 1987-12-28 | 微細パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295443A true JPH01295443A (ja) | 1989-11-29 |
Family
ID=18293454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33588487A Pending JPH01295443A (ja) | 1987-12-28 | 1987-12-28 | 微細パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295443A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142739A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体集積回路装置 |
| EP0890991A2 (en) * | 1997-06-30 | 1999-01-13 | Siemens Aktiengesellschaft | A layout design method for a semiconductor device |
| US5926733A (en) * | 1996-04-26 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Metal layer patterns of a semiconductor device and a method for forming the same |
| JP2013058584A (ja) * | 2011-09-08 | 2013-03-28 | Renesas Electronics Corp | 半導体集積回路装置 |
-
1987
- 1987-12-28 JP JP33588487A patent/JPH01295443A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142739A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体集積回路装置 |
| US5926733A (en) * | 1996-04-26 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Metal layer patterns of a semiconductor device and a method for forming the same |
| EP0890991A2 (en) * | 1997-06-30 | 1999-01-13 | Siemens Aktiengesellschaft | A layout design method for a semiconductor device |
| EP0890991A3 (en) * | 1997-06-30 | 2000-05-10 | Siemens Aktiengesellschaft | A layout design method for a semiconductor device |
| JP2013058584A (ja) * | 2011-09-08 | 2013-03-28 | Renesas Electronics Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878770A (en) | IC chips with self-aligned thin film resistors | |
| US5618757A (en) | Method for improving the manufacturability of the spin-on glass etchback process | |
| US6949458B2 (en) | Self-aligned contact areas for sidewall image transfer formed conductors | |
| JPH01295443A (ja) | 微細パターン形成方法 | |
| JPH05243193A (ja) | 半導体集積回路における内部接点を露出させる複数のコンタクトホールを形成する方法 | |
| JPS6257222A (ja) | 半導体装置の製造方法 | |
| JPH0583176B2 (ja) | ||
| JPH07106327A (ja) | 半導体装置及びその製造方法 | |
| JP2003504892A (ja) | プリント回路の製造 | |
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| KR0161871B1 (ko) | 반도체장치의 금속선 제조방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| KR100399934B1 (ko) | 반도체장치의콘택형성방법 | |
| KR950010857B1 (ko) | 배선 패턴 형성방법 | |
| KR100251227B1 (ko) | 웨이퍼 엣지에서의 막질 적층 방법 | |
| JPS63138752A (ja) | 半導体装置の製造方法 | |
| JPH02196424A (ja) | 半導体装置の製造方法 | |
| KR100196421B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS62145744A (ja) | 半導体装置およびその製造方法 | |
| JPH03123059A (ja) | 半導体装置 | |
| JPH03239331A (ja) | 半導体装置の製造方法 |