JP2003504892A - プリント回路の製造 - Google Patents

プリント回路の製造

Info

Publication number
JP2003504892A
JP2003504892A JP2001510281A JP2001510281A JP2003504892A JP 2003504892 A JP2003504892 A JP 2003504892A JP 2001510281 A JP2001510281 A JP 2001510281A JP 2001510281 A JP2001510281 A JP 2001510281A JP 2003504892 A JP2003504892 A JP 2003504892A
Authority
JP
Japan
Prior art keywords
printed circuit
conductor
etching
pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001510281A
Other languages
English (en)
Inventor
バンド、シリル、ウィリアム
Original Assignee
イシス イノベイション リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イシス イノベイション リミテッド filed Critical イシス イノベイション リミテッド
Publication of JP2003504892A publication Critical patent/JP2003504892A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 プリント回路基板を製造するためのマスクが規定され、この場合プリント回路パターンのコンダクタ素子の輪郭が一定幅のエッチング帯により描かれている。このことは、全てのコンダクタが隣の伝導性材料領域から同じ距離だけ隔てられていることを意味する。従って、プリント回路パターンに亙るエッチング速度は、コンダクタの分離域によって変動することはない。

Description

【発明の詳細な説明】
【０００１】 本発明は、プリント回路の製造に関し、特に基板上の伝導性材料の層に希望の
コンダクタパターンをエッチングすることにより、そのようなプリント回路を製
造する方法に関する。
【０００２】 樹脂板のような基板上に通常銅である伝導性材料のパターンからなるプリント
回路板はよく知られており、エレクトロニクス工業で広く用いられている。その
ようなプリント回路を製造する慣用的方法は、樹脂板のような支持体上に（可撓
性支持体が益々使われるようになってきている）、通過銅である伝導性材料の均
一な層を形成し、次にその伝導性材料に希望のコンダクタパターンをエッチング
することを含んでいる。このエッチング工程は、先ず伝導性材料に希望のパター
ンのレジストマスクを置き、次にレジストによりマスクされていない伝導体領域
を除去するためのエッチング剤を伝導性層に噴霧することを含んでいる。レジス
トのパターンは、均一なホトレジスト層を敷き、次にそれを希望の回路パターン
（又はそのネガ）に相当するＵＶ光のパターンに曝すことにより従来形成されて
いる。露出された（又はネガ法では露出されていない）レジスト領域を、次に溶
解除去する。通常ＵＶ光のパターンは、希望のプリント回路又はそのネガのパタ
ーンにそれ自身なっているマスク又は写真マスターを用いて形成される。そのよ
うなマスクは、レーザープロット又は慣用的写真のような種々の技術により製造
することができる。
【０００３】 電気装置の小型化により、常に益々微細な解像度を有するプリント回路が要求
されている。現在微細な解像度を有するプリント回路は、１５０μ位の狭い幅の
コンダクタを有する。しかし、これより遥かに狭く、３０μ以下、更には１０〜
１２μの範囲の狭いコンダクタを有するプリント回路が要求されている。そのよ
うな微細な回路を製造する時に伴われる問題は、回路が屡々欠陥を有することで
あり、例えば、最も狭いコンダクタの幅が変動したり、或は破断することさえあ
る。このことは達成できる解像度の微細さに限界があることになる。
【０００４】 本発明は、プリント回路をエッチングした時の非常に狭いコンダクタ素子を形
成することに伴われる問題が少なくなった改良されたプリント回路板製造方法を
与える。特に、本発明は、回路のコンダクタ素子を一定幅のエッチングされた領
域により輪郭が付けられているべきであることを提案している。換言すれば、そ
れらは一定幅のエッチング帯により非使用伝導体領域から分離されているべきで
ある。このことは、従来のプリント回路と比較して、回路基板上に非使用伝導体
（例えば、銅）の大きな領域が残ることを意味する。従来そのような非使用領域
は全てエッチング除去されていた。しかし、本発明では、それらはプリント回路
基板上に残されており、丁度一定幅のエッチング帯によりコンダクタから分離さ
れている。
【０００５】 従って、本発明は、エッチング工程のためのレジストパターンを定めるために
用いられるマスクを製造する方法に対する修正を含んでいる。このマスクは、希
望のプリント回路パターンが一定幅のエッチング帯により輪郭が描かれるように
設計されている。
【０００６】 エッチング帯は、プリント回路中の最も狭いコンダクタ又はコンダクタ分離域
と同じ幅を持つのが好ましい。それは、プリント回路コンダクタパターンが、約
３０μより狭い幅を持つか、又は約３０μ未満隔離されたコンダクタ領域を含ん
でいる場合特に有用である。
【０００７】 本発明によれば、全てのコンダクタ素子に沿って同じ量の伝導体がエッチング
除去される必要がある。従来のプリント回路板では、コンダクタが非常に狭い間
隔になっている或る領域は、コンダクタの数が非常に少ないか、又はコンダクタ
が広い間隔になっている領域よりもエッチング除去すべき銅は少なくてよい。エ
ッチング速度の変動を起こすのは、エッチング除去する必要のある伝導体の量の
この差である。エッチング除去しなければならない局部的伝導体の量により、局
部的エッチング速度が変動する。本発明ではエッチング除去しなければならない
局部的伝導体の量は一定なので（なぜなら、その量は、コンダクタを描写する一
定幅のエッチング帯からなるので）、エッチング速度は全パターンに亙って同じ
になる。このように、形成されるコンダクタの幅は比較的一定であり、コンダク
タが不当に狭くなる問題、エッチング剤によるコンダクタのアンダーカット、及
びコンダクタ破断の問題は減少する。
【０００８】 本発明を、更に図面を参照して実施例により説明するが、本発明はそれに限定
されるものではない。
【０００９】 図１は、本発明を適用することができる非常に簡単なプリント回路を模式的に
示している。図１は、慣用的形態の回路を例示し、図２は本発明による修正を例
示している。図１から分かるように、プリント回路が基板１上に定められており
、一組の平行なコンダクタ３ａ、３ｂ及び９からなり、それらの中でコンダクタ
３ａ及び３ｂは接点パッド５に通じており、コンダクタ９はプリント回路の別の
領域の方へ通じている。パターンを横切るコンダクタの間の間隔は変化しており
、コンダクタが近接して平行な間隔になっている領域６では狭く、接点パッド及
びプリント回路の縁近くの領域７及び１１では広くなっているのが分かる。コン
ダクタ３ａは、一方の側が隣のコンダクタ３ｂに対し非常に狭い間隔になってお
り、他方の側では、全ての伝導体がエッチング除去されている非常に広い領域を
有することも分かるであろう。同様に、コンダクタ９は、その両側に多量の伝導
体がエッチング除去されている領域を領域１１中に有する。このパターンを、３
０μ以下、例えば、１０〜１２μの幅のコンダクタになるような微細な解像度で
製造する場合、形成されるコンダクタの幅は異なった領域６、７及び１１では異
なることが判明している。エッチング速度は広い間隔の領域７及び１１と比較し
て領域６では小さくなる。従って、エッチング時間を一定にすると、接点パッド
に近い領域、又は１１の所のようにコンダクタがプリント回路の他の部分へ伸び
ている所では、コンダクタは狭くなる（エッチング増大のため）。
【００１０】 本発明は、エッチング工程で形成されるコンダクタのパターンを修正すること
によりこの問題を解決する。この修正の結果は図２に例示されている。コンダク
タ素子の各々は、今度は一定幅のエッチング帯２０により取り巻かれているのが
分かるであろう。従って、コンダクタ素子は、この一定幅の帯により伝導体２２
の非使用領域から分離されている。これにより、エッチング除去する必要のある
伝導性材料の量は、例示したパターンの全領域に亙って今度は一定になる。この
ことは、エッチング速度が全パターンに亙って同じになり、形成されるコンダク
タの幅の変動は遥かに小さくなることを意味する。
【００１１】 勿論、図２は、一定幅のエッチング帯２０だけがエッチング除去されることを
例示しているが、コンダクタの回りのエッチング速度に局部的に影響を与えるこ
となく、エッチング除去することができるプリント回路基板の遠い領域が存在し
ていてもよい。本発明は、コンダクタ素子の回りに一定のエッチング速度を生じ
させることに関する。従って、一つのプリント回路製品について、コンダクタの
輪郭を描く一定幅のエッチング帯を含む必要があるのは或る領域だけになってい
てもよい。縁領域又は微細なコンダクタを含まない領域は、従来のやり方で形成
してもよい。
【００１２】 コンダクタが平行に近接して隔置された素子からなる領域で、エッチング速度
をそのような素子の間のエッチング速度と同じにすることができるためには、エ
ッチング帯がコンダクタ素子間の間隔と同じ幅を持つようにしなければならない
ことは分かるであろう。一定のマーク対間隔比が屡々用いられ、それは、エッチ
ング帯が基板上の最も狭いコンダクタと同じ幅のものにすることができることを
意味する。
【００１３】 図３は、本発明の態様に従って設計された実際のマスクの拡大図である。白い
領域はコンダクタの領域に相当し、それはプリント回路上に残される。従って、
複数の接点パッド５が存在し、それらは別の列の接点パッド４へコンダクタ素子
又は「配線」３により接続されている。これらのコンダクタ素子の外に、コンダ
クタパターンが一定幅のエッチング帯１０により輪郭が付けられているため、残
される大きな領域の非使用伝導体１５が存在することが分かるであろう。一定幅
のエッチング帯は、領域１７中のコンダクタ間の分離域と同じ幅になっており、
それらは狭い間隔になっている。
【００１４】 本発明を、エッチング法を用いるためのマスクの設計に適用されるものとして
記述してきたが、勿論それはコンダクタの選択的エッチングを達成する場合にも
適用できることは認められるであろう。従って、例えば、均一なレジスト層は、
マスクを用いるのではなく走査法で照射するか、又は光ビームにより直接描いて
もよい。別法として、レジストパターンは他の手段により製造することもできる
。しかし、本発明は、レジストのパターンが、そのパターン中の希望のコンダク
タ領域の輪郭を描く一定幅のエッチング帯を定めなければならない場合には依然
として適用することができる。
【図面の簡単な説明】
【図１】 従来のプリント回路パターンを模式的に示す図である。
【図２】 本発明による対応するパターンを例示する図である。
【図３】 本発明の１態様により製造される実際のマスクを例示する拡大図である。

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 プリント回路をエッチングするためのレジストパターンを形
    成するのに用いるためのマスクの製造方法において、希望のプリント回路コンダ
    クタパターンの輪郭を描く一定幅のエッチング帯をマスク中に定めることが行わ
    れる、マスク製造方法。
  2. 【請求項２】 エッチング帯が、プリント回路中の最も狭いコンダクタ又は
    コンダクタ間の最も狭い分離域と実質的に同じ幅を有する、請求項１に記載の方
    法。
  3. 【請求項３】 エッチング帯が、希望のプリント回路コンダクタパターンを
    、プリント回路の非使用伝導体領域から分離している、請求項１に記載の方法。
  4. 【請求項４】 プリント回路コンダクタパターンが、約３０μ幅よりも狭い
    コンダクタ領域を有する、請求項１〜３のいずれか１項に記載の方法。
  5. 【請求項５】 プリント回路コンダクタパターンが、約３０μ未満隔離され
    たコンダクタ領域を有する、請求項１〜４のいずれか１項に記載の方法。
  6. 【請求項６】 エッチング帯が３０μの幅より狭い、請求項１〜５のいずれ
    か１項に記載の方法。
  7. 【請求項７】 請求項１〜６のいずれか１項に記載の方法により製造された
    、プリント回路エッチングのためのレジストパターンを形成するのに用いるマス
    ク。
  8. 【請求項８】 プリント回路素子が、一定幅のエッチング帯により輪郭が描
    かれているプリント回路。
  9. 【請求項９】 エッチング帯が、プリント回路素子を使用されていないコン
    ダクタ領域から分離している、請求項８に記載のプリント回路。
  10. 【請求項１０】 エッチング帯が、プリント回路中の最も狭いコンダクタ又
    はコンダクタ間の最も狭い分離域と実質的に同じ幅を有する、請求項８又は９に
    記載のプリント回路。
  11. 【請求項１１】 プリント回路コンダクタパターンが、約３０μ幅よりも狭
    いコンダクタ領域を有する、請求項８〜１０のいずれか１項に記載のプリント回
    路。
  12. 【請求項１２】 プリント回路コンダクタパターンが、約３０μ未満隔離さ
    れたコンダクタ領域を有する、請求項８〜１１のいずれか１項に記載のプリント
    回路。
  13. 【請求項１３】 エッチング帯が３０μの幅より狭い、請求項８〜１２のい
    ずれか１項に記載のプリント回路。
  14. 【請求項１４】 コンダクタ素子のパターンを有するプリント回路を製造す
    る方法において、エッチング除去すべき伝導体の露出領域で、コンダクタ素子の
    輪郭を描く一定幅の領域を有する露出領域を残すレジストパターンをプリント回
    路基板上に定める工程を有するプリント回路製造方法。
  15. 【請求項１５】 コンダクタ素子が、約３０μ幅よりも狭い素子を有する、
    請求項１４に記載の方法。
  16. 【請求項１６】 パターンが、約３０μ未満隔離されたコンダクタ素子を有
    する、請求項１４又は１５に記載の方法。
  17. 【請求項１７】 一定幅の領域が、プリント回路中の最も狭い素子、又は素
    子間の最も狭い分離域と実質的に同じ幅を有する、請求項１４〜１６のいずれか
    １項に記載の方法。
  18. 【請求項１８】 図面の図１及び図３に例示し、それに関連して本文中に記
    載したのと実質的に同じマスク又はプリント回路。
  19. 【請求項１９】 本文中に記載したのと実質的に同じマスク又はプリント回
    路の製造方法。
JP2001510281A 1999-07-08 2000-07-05 プリント回路の製造 Withdrawn JP2003504892A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9916060.8A GB9916060D0 (en) 1999-07-08 1999-07-08 Printed circuit fabrication
GB9916060.8 1999-07-08
PCT/GB2000/002571 WO2001005200A2 (en) 1999-07-08 2000-07-05 Printed circuit fabrication

Publications (1)

Publication Number Publication Date
JP2003504892A true JP2003504892A (ja) 2003-02-04

Family

ID=10856909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001510281A Withdrawn JP2003504892A (ja) 1999-07-08 2000-07-05 プリント回路の製造

Country Status (6)

Country Link
US (1) US6858352B1 (ja)
EP (1) EP1195082B1 (ja)
JP (1) JP2003504892A (ja)
DE (1) DE60005354T2 (ja)
GB (1) GB9916060D0 (ja)
WO (1) WO2001005200A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351531A (ja) * 2005-06-16 2006-12-28 Asulab Sa 透明電極を有する透明装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015116205A1 (en) 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Determination of a zero watt state for implementation
CN113597123A (zh) 2015-06-04 2021-11-02 科迪华公司 用于在金属表面上产生抗蚀刻图案的方法及其组合物组
KR102508824B1 (ko) * 2015-08-13 2023-03-09 카티바, 인크. 금속 표면 상에 에치 레지스트 패턴을 형성하는 방법
US10398034B2 (en) 2016-12-12 2019-08-27 Kateeva, Inc. Methods of etching conductive features, and related devices and systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB784673A (en) 1956-02-28 1957-10-16 Standard Telephones Cables Ltd A method of producing printed circuit master drawings
DE1936775B2 (de) 1969-07-19 1972-02-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung eines leiterbildes mit von geerdeten oder auf masse liegenden metallflaechen umgebenen leiterbahnen
US3775119A (en) 1971-12-14 1973-11-27 Us Air Force Photomechanical method of producing grounded printed circuits
JP2539267B2 (ja) 1989-07-03 1996-10-02 株式会社シンク・ラボラトリー 網グラビア製版法における版文字の形成方法
DE4131065A1 (de) 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
JPH09232697A (ja) 1996-02-20 1997-09-05 Canon Inc プリント配線板
US5989754A (en) * 1997-09-05 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD)
US6210843B1 (en) * 1999-11-22 2001-04-03 Intel Corporation Modulation of peripheral critical dimension on photomask with differential electron beam dose

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351531A (ja) * 2005-06-16 2006-12-28 Asulab Sa 透明電極を有する透明装置の製造方法

Also Published As

Publication number Publication date
GB9916060D0 (en) 1999-09-08
WO2001005200A2 (en) 2001-01-18
DE60005354D1 (de) 2003-10-23
EP1195082A2 (en) 2002-04-10
EP1195082B1 (en) 2003-09-17
WO2001005200A3 (en) 2001-07-12
DE60005354T2 (de) 2004-06-24
US6858352B1 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
US20050124091A1 (en) Process for making circuit board or lead frame
GB2201637A (en) Screen for printing electrical circuits
JP2003504892A (ja) プリント回路の製造
KR20010071871A (ko) 러프 도체 구조 및 파인 도체 구조를 가지는 적어도하나의 영역을 가지는 인쇄회로기판 제조 방법
KR100642741B1 (ko) 양면 배선기판의 제조방법
US20060096780A1 (en) Thin film circuit integrating thick film resistors thereon
JPH0669638A (ja) プリント配線板のランド部構造
JP3081332B2 (ja) Ｉｃチップ搭載部品の製造方法
JPH04197685A (ja) ハンダ印刷メタルマスク
JPH0529395A (ja) Ｔａｂテープの製造方法
JPH0627637A (ja) フレキシブル回路基板用マスク構造
JP2742863B2 (ja) フレキシブル回路基板の製造方法及びマスク
RU2040128C1 (ru) Способ изготовления плат для гибридных интегральных схем
JP2833315B2 (ja) Ｔａｂ用テープキャリア
JP2001111182A (ja) 配線基板
JPH10173315A (ja) プリント配線板の製造方法およびプリント配線板
JPH11266077A (ja) 端面メッキ付プリント配線板及びその製造方法
JPH08213737A (ja) 導体形成方法
JP2002064160A (ja) 導体パターンの形成方法
JPH0637427A (ja) 銅ポリイミド配線板の製造方法並びにその構造
JPS61251190A (ja) 多層厚膜配線基板の製造方法
JP2003249728A (ja) 電子部品実装用プリント配線板およびその製造方法
Matsumoto Method of manufacturing printed wiring board
KR19980046814A (ko) 패턴 형성방법
KR20020052225A (ko) 반도체 캐리어용 필름의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002