KR20020052225A - 반도체 캐리어용 필름의 제조방법 - Google Patents

반도체 캐리어용 필름의 제조방법 Download PDF

Info

Publication number
KR20020052225A
KR20020052225A KR1020010054419A KR20010054419A KR20020052225A KR 20020052225 A KR20020052225 A KR 20020052225A KR 1020010054419 A KR1020010054419 A KR 1020010054419A KR 20010054419 A KR20010054419 A KR 20010054419A KR 20020052225 A KR20020052225 A KR 20020052225A
Authority
KR
South Korea
Prior art keywords
copper foil
thickness
film
manufacturing
base material
Prior art date
Application number
KR1020010054419A
Other languages
English (en)
Other versions
KR100606882B1 (ko
Inventor
가타오카다츠오
오자와이쿠히로
Original Assignee
고마츠 츠자부로
미츠이 마이닝 & 스멜팅 콤파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고마츠 츠자부로, 미츠이 마이닝 & 스멜팅 콤파니 리미티드 filed Critical 고마츠 츠자부로
Publication of KR20020052225A publication Critical patent/KR20020052225A/ko
Application granted granted Critical
Publication of KR100606882B1 publication Critical patent/KR100606882B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)

Abstract

본 발명의 반도체 캐리어용 필름의 제조방법에 따르면, 두께 12㎛이상의 동박과 폴리이미드계 필름으로 이루어지는 기재를 사용하며, 상기 동박을 5∼9㎛의 두께로 에칭한다.

Description

반도체 캐리어용 필름의 제조방법{Method of manufacturing a semiconductor carrier film}
본 발명은 반도체 캐리어용 필름의 제조방법에 관한 것으로, 상세하게는 동박의 두께를 얇게, 또한 평활하게 함으로써, 미세피치 패턴을 형성하는 것을 가능하게 한 반도체 캐리어용 필름의 제조방법에 관한 것이다.
LSI 등으로 이루어지는 반도체 칩(전자 부품)의 실장 기술에는, 칩온필름(COF;Chip on Film) 등이 있다.
여기에 사용되는 칩온필름 기판은 베이스 필름인 폴리이미드계 필름상에 동도금법이나 동박에 폴리이미드계 필름을 직접 캐스팅 부착시킨 테이퍼형상의 반도체 캐리어용 필름(이하, 경우에 따라서 2층 기재라 함)을 사용한다.
동박에 폴리이미드계 필름을 직접 캐스팅 부착시키는 경우, 두께 12㎛이상의 동박을 사용한 경우에는, 최종적으로 얻어지는 회로기판의 피치패턴은 40㎛가 한도이다.
최근, 더욱 미세피치 패턴, 예를 들면 30㎛의 피치패턴을 갖는 회로기판이 요망되고 있다. 이와 같은 관점에서, 캐스칭에 사용되는 동박은 얇은 것이 바람직하다.
두께가 5∼9㎛인 동박을 제작하는 것은 가능하지만, 작은 롯트의 경우에는 비용상승이 되고, 생산성이 떨어진다. 또한 동박의 두께가 얇아지면, 반송이나 핸들링이 문제이므로, 보강재를 붙이거나, 알루미늄에 부착하거나, 알루미늄에 전착 석출시키는 등의 필요가 있으며, 재료가 고가가 된다. 또한, 보강재를 박리하거나, 용해제거하는 공정, 장치도 필요해진다.
게다가, 이와 같은 두께가 얇은 동박에, 폴리이미드계 필름을 직접 캐스팅 부착시킨 경우에는, 캐스팅시에 주름이 들어가는 등의 문제가 있으며, 제조공정이 어렵고, 또한 수율이 나빠서, 2층 기재의 제품화가 실질적으로 곤란하다.
이와 같이, 두께가 5∼9㎛인 동박을 만들더라도 그 취급상의 문제나 제조상의 문제가 있으며, 이와 같은 두께가 얇은 동박을 사용하여 2층 기재를 제조하는 것은 비용 등도 포함하여 실질적으로 곤란하였다.
따라서, 본 발명의 목적은 미세피치 패턴을 갖는 회로기판의 제조가 가능하며, 또한 신뢰성을 가지며, 게다가 저가인 반도체 캐리어용 필름의 제조방법을 제공하는데 있다.
본 발명자들은 검토 결과, 일정 이상의 두께를 갖는 동박을 사용한 2층 기재의 동박을, 소정 두께로 에칭함으로써, 상기 목적을 달성할 수 있다는 것을 알아내었다.
본 발명은 상기 발견에 의거하여 이루어진 것으로, 두께 12㎛이상의 동박과 폴리이미드계 필름으로 이루어지는 기재를 사용하며, 상기 동박을 5∼9㎛의 두께로 에칭하는 것을 특징으로 하는 반도체 캐리어용 필름의 제조방법을 제공하는 것이다.
도 1은 실시예 1의 에칭 상태를 나타낸 단면도이다.
도 2는 실시예 1의 에칭 상태를 나타낸 단면도이다.
도 3은 실시예 1 및 2에서 얻어진 반도체 캐리어용 필름의 동박의 두께의 측정 위치를 나타낸 평면도이다.
이하, 본 발명의 반도체 캐리어용 필름의 제조방법의 실시형태에 대하여 설명하겠다.
본 발명에서는, 두께 12㎛이상의 동박과 폴리이미드계 필름으로 이루어지는 2층 기재를 사용한다. 이 2층 기재는 필름 두께가 38∼50㎛, 동박이 12㎛이상인 직접부착(접착제없음) 기재이다. 기재의 폭은 35㎜, 48㎜, 70㎜가 표준사양이다. 이와 같은 테이퍼형상의 2층 기재로서는, 에스파넥스(상품명:필름 두께 40㎛, 동층 두께 12㎛, 신닛테츠 가가쿠 가부시키가이샤 제품) 등이 예시된다.
본 발명에서는, 이 2층 기재의 동박을 5∼9㎛의 두께로 에칭한다. 동박의 두께가 5㎛미만에서는, 도체가 되는 동박의 두께가 부족하고, 회로의 전기특성이나 통전용량에 문제가 있으며, 9㎛를 넘으면 30㎛정도의 피치패턴을 갖는 회로기판의 형성이 곤란하다.
에칭조건은 임의이지만, 에칭된 동박의 두께의 차가 평균값에 대하여 ±0.5㎛이내가 되는 조건을 선택하는 것이 바람직하다.
상기와 같이, 기재의 폭은 35㎜, 48㎜, 70㎜가 표준사양이며, 이 폭으로 에칭해도 되지만, 원판의 공급폭(예를 들면 500㎜)으로 한번에 전면에칭하여 동박의 두께를 5∼9㎛로 하고, 그 후 상기 표준사양으로 슬릿가공해도 된다.
이와 같이 하여 얻어진 반도체 캐리어용 필름은 통상의 방법에 따라서, 동박측에 포토레지스트를 도포하고 건조한 후, 노광, 현상, 에칭, 포토레지스트 박리의 공정에 의하여 배선회로패턴을 형성하고, 게다가 필요에 따라서 솔더 레지스트를 도포, 경화 및 무전해 주석 도금을 행하여, 칩온필름 기판 등의 회로기판이 얻어진다.
본 발명에 따르면, 반도체 캐리어용 필름의 동박의 두께를 자유롭게 제어가능하게 되므로, 임의의 두께의 배선회로패턴을 갖는 회로기판을 제조할 수 있다. 특히, 피치패턴이 30㎛라는 미세피치 패턴을 갖는 회로기판, 예를 들면 칩온필름 기판의 제조가 가능해진다.
상기에서는 2층 기재에 대하여 설명하였으나, 접착제부착 3층 기재에 대해서도, 동박을 라미네이트한 후 에칭함으로써, 일정한 두께의 동박이 얻어지며, 미세피치 패턴을 갖는 회로기판을 제조할 수 있다.
(실시예 1)
40㎛두께의 폴리이미드계 필름에, 두께 12㎛의 동박(상품명:SQ-VLP, 미츠이 긴죠쿠 가부시키가이샤 제품)을 캐스팅한 에스파넥스 기재(2층 기재, 신닛테츠 가가쿠 가부시키가이샤 제품)을 70㎜폭으로 슬릿하고, 에칭장치에 의하여 하기의 에칭조건에 따라서, 도 1에 나타낸 바와 같이 동박의 두께를 9㎛로 에칭하고, 반도체 캐리어용 필름을 얻었다.
(에칭 조건)
*에칭 온도: 40℃
*스피드: 1.7m/분
*노즐: 1개
*스프레이 압력: 2㎏/㎠
*에칭액: HCl과 H2O2를 포함하는 염화제이구리 용액
*2층 기재와 노즐까지의 거리: 15cm
(실시예 2)
실시예 1에서 사용한 것과 동일한 에스파넥스 기재(2층 기재)를 70㎜폭으로 슬릿하고, 에칭장치에 의하여 하기의 에칭조건에 따라서, 도 2에 나타낸 바와 같이 동박의 두께를 5㎛로 에칭하고, 반도체 캐리어용 필름을 얻었다.
(에칭 조건)
*에칭 온도: 40℃
*스피드: 1.85m/분
*노즐: 4개
*스프레이 압력: 2㎏/㎠
*에칭액: HCl과 H2O2를 포함하는 염화제이구리 용액
*2층 기재와 노즐까지의 거리: 15cm
실시예 1 및 2에서 얻어진 반도체 캐리어용 필름의 동박의 두께를 측정하였다. 도 3에 나타낸 바와 같이, 측정은 P1(전), P2(중앙), P3(후)의 길이방향 3지점 및 폭방향 10지점에서 행하였다. 실시예 1의 결과를 표 1에, 실시예 2의 결과를 표 2에 각각 나타낸다.
(단위;㎛)
횟수 전방(P1) 중앙(P2) 후방(P3)
1 9.0 9.0 9.0
2 9.0 9.0 9.0
3 9.0 9.0 9.0
4 8.5 8.5 8.5
5 8.5 8.5 8.5
6 8.5 8.5 8.5
7 8.5 8.5 8.5
8 9.0 9.0 8.5
9 9.0 9.0 8.5
10 9.0 9.0 9.0
최대값 9.0 9.0 9.0
최소값 8.5 8.5 8.5
최대값-최소값 0.5 0.5 0.5
평균값 8.80 8.80 8.70
(단위;㎛)
횟수 전방(P1) 중앙(P2) 후방(P3)
1 5.5 5.5 5.5
2 5.5 5.5 5.5
3 5.5 5.5 5.5
4 5.5 5.5 5.5
5 5.5 5.5 5.5
6 5.5 5.5 5.5
7 5.5 5.5 5.5
8 5.5 5.5 5.5
9 6.0 5.5 5.5
10 6.0 6.0 6.0
최대값 6.0 6.0 6.0
최소값 5.5 5.5 5.5
최대값-최소값 0.5 0.5 0.5
평균값 5.6 5.6 5.5
실시예 1 및 2에서 얻어진 반도체 캐리어용 필름을 사용하여, 통상의 방법에 따라서, 동박층측에 포토레지스트를 도포하고 건조한 후, 노광, 현상, 에칭, 포토레지스트박리의 공정에 의하여 배선회로패턴을 형성하고, 무전해 주석 도금을 행하고, 게다가 솔더 레지스트(상품명:SN9000)을 도포, 경화하여 피치패턴이 30㎛인 칩온필름 기판을 얻었다.
본 발명의 제조방법에 따르면, 미세피치 패턴을 갖는 회로기판, 특히 칩온필름 기판의 제조가 가능하며, 또한 신뢰성을 가지며, 게다가 저가인 반도체 캐리어용 필름을 얻을 수 있다.

Claims (2)

  1. 두께 12㎛이상의 동박과 폴리이미드계 필름으로 이루어지는 기재를 사용하며, 상기 동박을 5∼9㎛의 두께로 에칭하는 것을 특징으로 하는 반도체 캐리어용 필름의 제조방법.
  2. 제 1 항에 있어서, 상기 에칭된 동박의 두께의 차가 평균값에 대하여 ±0.5㎛이내인 것을 특징으로 하는 반도체 캐리어용 필름의 제조방법.
KR1020010054419A 2000-12-25 2001-09-05 반도체 캐리어용 필름의 제조방법 KR100606882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00392702 2000-12-25
JP2000392702A JP2002198399A (ja) 2000-12-25 2000-12-25 半導体キャリア用フィルムの製造方法

Publications (2)

Publication Number Publication Date
KR20020052225A true KR20020052225A (ko) 2002-07-03
KR100606882B1 KR100606882B1 (ko) 2006-07-31

Family

ID=18858649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010054419A KR100606882B1 (ko) 2000-12-25 2001-09-05 반도체 캐리어용 필름의 제조방법

Country Status (3)

Country Link
JP (1) JP2002198399A (ko)
KR (1) KR100606882B1 (ko)
TW (1) TW512468B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766933B2 (ja) * 1991-09-18 1995-07-19 三井金属鉱業株式会社 Ｔａｂテープの製造方法
JP3356568B2 (ja) * 1994-11-30 2002-12-16 鐘淵化学工業株式会社 新規なフレキシブル銅張積層板
JPH10195668A (ja) * 1996-12-28 1998-07-28 Sumitomo Metal Mining Co Ltd ２層フレキシブル基板の製造方法
JP2000208879A (ja) * 1999-01-08 2000-07-28 Sumitomo Electric Ind Ltd フレキシブルプリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP2002198399A (ja) 2002-07-12
TW512468B (en) 2002-12-01
KR100606882B1 (ko) 2006-07-31

Similar Documents

Publication Publication Date Title
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
KR20050076612A (ko) 회로 기판의 제조 방법
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
US6939745B2 (en) Method of producing tab tape carrier
KR20070106173A (ko) 인쇄회로기판 및 그 제조방법
KR100606882B1 (ko) 반도체 캐리어용 필름의 제조방법
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP3941463B2 (ja) 多層プリント配線板の製造方法
CN107645842B (zh) 一种线路埋入式的单面柔性线路板及其制备方法
JP4415985B2 (ja) 金属転写板の製造方法
KR100332886B1 (ko) 반도체칩 실장용 플랙스형 인쇄회로기판 제조방법
CN107666776B (zh) 一种双面柔性线路板及其制备方法
JPH0348489A (ja) 回路基板の製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板，及びそれを用いた半導 体装置
KR20090048238A (ko) 인쇄회로기판 및 그의 제조 방법
JPH10335788A (ja) 配線パターン形成方法
JPS60120591A (ja) 微細銅導体の形成法
JPH10138657A (ja) 金属・プラスチックハイブリッドマスク及びその製造方法
JP2002064160A (ja) 導体パターンの形成方法
JP2002344133A (ja) 両面可撓性回路基板の製造法
JPH02105494A (ja) 印刷配線板およびその製造方法
JPH04107939A (ja) 両面フィルムキャリアの製造方法
JPH0260135A (ja) 半導体素子実装用基板
JPH11289151A (ja) 回路基板に於ける表面保護層の形成法 及びその為の露光マスク
JPH06268353A (ja) プリント基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 14