JP2002198399A - 半導体キャリア用フィルムの製造方法 - Google Patents
半導体キャリア用フィルムの製造方法Info
- Publication number
- JP2002198399A JP2002198399A JP2000392702A JP2000392702A JP2002198399A JP 2002198399 A JP2002198399 A JP 2002198399A JP 2000392702 A JP2000392702 A JP 2000392702A JP 2000392702 A JP2000392702 A JP 2000392702A JP 2002198399 A JP2002198399 A JP 2002198399A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- thickness
- film
- semiconductor carrier
- carrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Wire Bonding (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ファインピッチパターンを有する回路基板の
製造が可能で、かつ信頼性を有し、しかも安価な半導体
キャリア用フィルムの製造方法を提供する。 【解決手段】 厚さ１２μｍ以上の銅箔とポリイミド系
フィルムからなる基材を用い、該銅箔を５〜９μｍの厚
さにエッチングすることを特徴とする半導体キャリア用
フィルムの製造方法。
製造が可能で、かつ信頼性を有し、しかも安価な半導体
キャリア用フィルムの製造方法を提供する。 【解決手段】 厚さ１２μｍ以上の銅箔とポリイミド系
フィルムからなる基材を用い、該銅箔を５〜９μｍの厚
さにエッチングすることを特徴とする半導体キャリア用
フィルムの製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体キャリア用
フィルムの製造方法に関し、詳しくは銅箔の厚さを薄
く、かつ平滑にすることによって、ファインピッチパタ
ーンを形成することを可能にした半導体キャリア用フィ
ルムの製造方法に関する。
フィルムの製造方法に関し、詳しくは銅箔の厚さを薄
く、かつ平滑にすることによって、ファインピッチパタ
ーンを形成することを可能にした半導体キャリア用フィ
ルムの製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
等からなる半導体チップ（電子部品）の実装技術には、
チップオンフィルム（ＣＯＦ；Ｃｈｉｐ ｏｎ Ｆｉｌ
ｍ）等がある。
等からなる半導体チップ（電子部品）の実装技術には、
チップオンフィルム（ＣＯＦ；Ｃｈｉｐ ｏｎ Ｆｉｌ
ｍ）等がある。
【０００３】ここに用いられるチップオンフィルム基板
は、ベースフィルムであるポリイミド系フィルム上に銅
メッキ法や銅箔にポリイミド系フィルムを直接キャステ
ィング付着させたテープ状の半導体キャリア用フィルム
（以下、場合によって２層基材という）を用いる。
は、ベースフィルムであるポリイミド系フィルム上に銅
メッキ法や銅箔にポリイミド系フィルムを直接キャステ
ィング付着させたテープ状の半導体キャリア用フィルム
（以下、場合によって２層基材という）を用いる。
【０００４】銅箔にポリイミド系フィルムを直接キャス
ティング付着させる場合に、厚さ１２μｍ以上の銅箔を
用いた場合には、最終的に得られる回路基板のピッチパ
ターンは、４０μｍが限度である。
ティング付着させる場合に、厚さ１２μｍ以上の銅箔を
用いた場合には、最終的に得られる回路基板のピッチパ
ターンは、４０μｍが限度である。
【０００５】近年、よりファインピッチパターン、例え
ば３０μｍのピッチパターンを有する回路基板が要望さ
れている。このような観点からは、キャスティングに用
いられる銅箔は薄いことが望ましい。
ば３０μｍのピッチパターンを有する回路基板が要望さ
れている。このような観点からは、キャスティングに用
いられる銅箔は薄いことが望ましい。
【０００６】厚さが５〜９μｍの銅箔を作製することは
可能であるが、小ロットの場合には、コスト高になり、
生産性に劣る。また、銅箔の厚さが薄くなると、搬送や
ハンドリングが問題なので、補強材を貼ったり、アルミ
ニウムに貼りつけたり、アルミニウムに電着析出させる
等の必要があり、材料が高価になる。また、補強材を剥
離したり、溶解除去する工程、装置も必要となる。
可能であるが、小ロットの場合には、コスト高になり、
生産性に劣る。また、銅箔の厚さが薄くなると、搬送や
ハンドリングが問題なので、補強材を貼ったり、アルミ
ニウムに貼りつけたり、アルミニウムに電着析出させる
等の必要があり、材料が高価になる。また、補強材を剥
離したり、溶解除去する工程、装置も必要となる。
【０００７】さらには、このような厚さの薄い銅箔に、
ポリイミド系フィルムを直接キャスティング付着させた
場合には、キャスティング時に皺が入る等の問題があ
り、製造プロセスが困難で、かつ歩留まりが悪く、２層
基材の製品化が実質的に困難である。
ポリイミド系フィルムを直接キャスティング付着させた
場合には、キャスティング時に皺が入る等の問題があ
り、製造プロセスが困難で、かつ歩留まりが悪く、２層
基材の製品化が実質的に困難である。
【０００８】このように、厚さが５〜９μｍの銅箔を作
ってもその取り扱い上の問題や製造上の問題があり、こ
のような厚さの薄い銅箔を用いて２層基材を製造するこ
とは、費用等も含めて実質的に困難であった。
ってもその取り扱い上の問題や製造上の問題があり、こ
のような厚さの薄い銅箔を用いて２層基材を製造するこ
とは、費用等も含めて実質的に困難であった。
【０００９】従って、本発明の目的は、ファインピッチ
パターンを有する回路基板の製造が可能で、かつ信頼性
を有し、しかも安価な半導体キャリア用フィルムの製造
方法を提供することにある。
パターンを有する回路基板の製造が可能で、かつ信頼性
を有し、しかも安価な半導体キャリア用フィルムの製造
方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明者らは、検討の結
果、一定以上の厚さを有する銅箔を用いた２層基材の銅
箔を、所定厚さにエッチングすることによって、上記目
的が達成し得ることを知見した。
果、一定以上の厚さを有する銅箔を用いた２層基材の銅
箔を、所定厚さにエッチングすることによって、上記目
的が達成し得ることを知見した。
【００１１】本発明は、上記知見に基づきなされたもの
で、厚さ１２μｍ以上の銅箔とポリイミド系フィルムか
らなる基材を用い、該銅箔を５〜９μｍの厚さにエッチ
ングすることを特徴とする半導体キャリア用フィルムの
製造方法を提供するものである。
で、厚さ１２μｍ以上の銅箔とポリイミド系フィルムか
らなる基材を用い、該銅箔を５〜９μｍの厚さにエッチ
ングすることを特徴とする半導体キャリア用フィルムの
製造方法を提供するものである。
【００１２】
【発明の実施の形態】以下、本発明の半導体キャリア用
フィルムの製造方法の実施の形態について説明する。
フィルムの製造方法の実施の形態について説明する。
【００１３】本発明では、厚さ１２μｍ以上の銅箔とポ
リイミド系フィルムからなる２層基材を用いる。この２
層基材は、フィルム厚が３８〜５０μｍ、銅厚が１２μ
ｍ以上の直付け（接着剤無し）基材である。基材の幅
は、３５ｍｍ、４８ｍｍ、７０ｍｍが標準仕様である。
このようなテープ状の２層基材としては、エスパネック
ス（商品名：フィルム４０μｍ厚、銅層厚１２μｍ、新
日鉄化学社製）等が例示される。
リイミド系フィルムからなる２層基材を用いる。この２
層基材は、フィルム厚が３８〜５０μｍ、銅厚が１２μ
ｍ以上の直付け（接着剤無し）基材である。基材の幅
は、３５ｍｍ、４８ｍｍ、７０ｍｍが標準仕様である。
このようなテープ状の２層基材としては、エスパネック
ス（商品名：フィルム４０μｍ厚、銅層厚１２μｍ、新
日鉄化学社製）等が例示される。
【００１４】本発明では、この２層基材の銅箔を５〜９
μｍの厚さにエッチングする。銅箔の厚さが５μｍ未満
では、導体となる銅箔の厚さが不足し、回路の電気特性
や通電容量に問題があり、９μｍを超えると、３０μｍ
程度のピッチパターンを有する回路基板の形成が困難で
ある。
μｍの厚さにエッチングする。銅箔の厚さが５μｍ未満
では、導体となる銅箔の厚さが不足し、回路の電気特性
や通電容量に問題があり、９μｍを超えると、３０μｍ
程度のピッチパターンを有する回路基板の形成が困難で
ある。
【００１５】エッチング条件は任意であるが、エッチン
グされた銅箔の厚さの差が平均値に対し±０．５μｍ以
内となるような条件を選択することが望ましい。
グされた銅箔の厚さの差が平均値に対し±０．５μｍ以
内となるような条件を選択することが望ましい。
【００１６】上記のように、基材の幅は、３５ｍｍ、４
８ｍｍ、７０ｍｍが標準仕様であり、この幅でエッチン
グしてもよいが、原反の供給幅（例えば５００ｍｍ）で
一度に全面エッチングして銅箔の厚さを５〜９μｍと
し、その後、上記標準仕様にスリット加工してもよい。
８ｍｍ、７０ｍｍが標準仕様であり、この幅でエッチン
グしてもよいが、原反の供給幅（例えば５００ｍｍ）で
一度に全面エッチングして銅箔の厚さを５〜９μｍと
し、その後、上記標準仕様にスリット加工してもよい。
【００１７】このようにして得られた半導体キャリア用
フィルムは、通常の方法によって、銅箔側にフォトレジ
ストを塗布し乾燥後、露光、現像、エッチング、フォト
レジスト剥離の工程により、配線回路パターンを形成
し、さらに必要に応じてソルダーレジスト塗布、硬化及
び無電解スズメッキを行い、チップオンフィルム基板等
の回路基板が得られる。
フィルムは、通常の方法によって、銅箔側にフォトレジ
ストを塗布し乾燥後、露光、現像、エッチング、フォト
レジスト剥離の工程により、配線回路パターンを形成
し、さらに必要に応じてソルダーレジスト塗布、硬化及
び無電解スズメッキを行い、チップオンフィルム基板等
の回路基板が得られる。
【００１８】本発明により、半導体キャリア用フィルム
の銅箔の厚さを自由にコントロール可能となるので、任
意の厚みの配線回路パターンを有する回路基板を製造で
きる。特に、ピッチパターンが３０μｍというファイン
ピッチパターンを有する回路基板、例えばチップオンフ
ィルム基板の製造が可能となる。
の銅箔の厚さを自由にコントロール可能となるので、任
意の厚みの配線回路パターンを有する回路基板を製造で
きる。特に、ピッチパターンが３０μｍというファイン
ピッチパターンを有する回路基板、例えばチップオンフ
ィルム基板の製造が可能となる。
【００１９】上述の説明では、２層基材について行った
が、接着剤付き３層基材についても、銅箔をラミネート
後にエッチングすることで、一定の厚さの銅箔が得ら
れ、ファインピッチパターンを有する回路基板が製造で
きる。
が、接着剤付き３層基材についても、銅箔をラミネート
後にエッチングすることで、一定の厚さの銅箔が得ら
れ、ファインピッチパターンを有する回路基板が製造で
きる。
【００２０】〔実施例１〕４０μｍ厚のポリイミド系フ
ィルムに、厚さ１２μｍの銅箔（商品名：ＳＱ−ＶＬ
Ｐ、三井金属社製）をキャスティングしたエスパネック
ス基材（２層基材、新日鉄化学社製）を７０ｍｍ幅にス
リットし、エッチング装置により下記のエッチング条件
によって、図１に示されるように銅箔の厚さを９μｍに
エッチングし、半導体キャリア用フィルムを得た。
ィルムに、厚さ１２μｍの銅箔（商品名：ＳＱ−ＶＬ
Ｐ、三井金属社製）をキャスティングしたエスパネック
ス基材（２層基材、新日鉄化学社製）を７０ｍｍ幅にス
リットし、エッチング装置により下記のエッチング条件
によって、図１に示されるように銅箔の厚さを９μｍに
エッチングし、半導体キャリア用フィルムを得た。
【００２１】＜エッチング条件＞ ・エッチング温度：４０℃ ・スピード：１．７ｍ／分 ・ノズル：１本 ・スプレー圧：２ｋｇ／ｃｍ2 ・エッチング液：ＨＣｌとＨ2 Ｏ2 を含む塩化第二銅溶
液 ・２層基材とノズルまでの距離：１５ｃｍ
液 ・２層基材とノズルまでの距離：１５ｃｍ
【００２２】〔実施例２〕実施例１で用いたのと同様の
エスパネックス基材（２層基材）を７０ｍｍ幅にスリッ
トし、エッチング装置により下記のエッチング条件によ
って、図２に示されるように銅箔の厚さを５μｍにエッ
チングし、半導体キャリア用フィルムを得た。
エスパネックス基材（２層基材）を７０ｍｍ幅にスリッ
トし、エッチング装置により下記のエッチング条件によ
って、図２に示されるように銅箔の厚さを５μｍにエッ
チングし、半導体キャリア用フィルムを得た。
【００２３】＜エッチング条件＞ ・エッチング温度：４０℃ ・スピード：１．８５ｍ／分 ・ノズル：４本 ・スプレー圧：２ｋｇ／ｃｍ2 ・エッチング液：ＨＣｌとＨ2 Ｏ2 を含む塩化第二銅溶
液 ・２層基材とノズルまでの距離：１５ｃｍ
液 ・２層基材とノズルまでの距離：１５ｃｍ
【００２４】実施例１及び２で得られた半導体キャリア
用フィルムの銅箔の厚みを測定した。図３に示されるよ
うに、測定はＰ１（前）、Ｐ２（中央）、Ｐ３（後）の
長手方向３ポイント及び幅方向１０ポイントで行った。
実施例１の結果を表１に、実施例２の結果を表２にそれ
ぞれ示す。
用フィルムの銅箔の厚みを測定した。図３に示されるよ
うに、測定はＰ１（前）、Ｐ２（中央）、Ｐ３（後）の
長手方向３ポイント及び幅方向１０ポイントで行った。
実施例１の結果を表１に、実施例２の結果を表２にそれ
ぞれ示す。
【００２５】
【表１】
【００２６】
【表２】
【００２７】実施例１及び２で得られた半導体キャリア
用フィルムを用い、通常の方法によって、銅箔層側にフ
ォトレジストを塗布し乾燥後、露光、現像、エッチン
グ、フォトレジスト剥離の工程により、配線回路パター
ンを形成し、無電解スズメッキを行い、さらにソルダー
レジスト（商品名：ＳＮ９０００）を塗布、硬化してピ
ッチパターンが３０μｍのチップオンフィルム基板を得
た。
用フィルムを用い、通常の方法によって、銅箔層側にフ
ォトレジストを塗布し乾燥後、露光、現像、エッチン
グ、フォトレジスト剥離の工程により、配線回路パター
ンを形成し、無電解スズメッキを行い、さらにソルダー
レジスト（商品名：ＳＮ９０００）を塗布、硬化してピ
ッチパターンが３０μｍのチップオンフィルム基板を得
た。
【００２８】
【発明の効果】本発明の製造方法によって、ファインピ
ッチパターンを有する回路基板、特にチップオンフィル
ム基板の製造が可能で、かつ信頼性を有し、しかも安価
な半導体キャリア用フィルムが得られる。
ッチパターンを有する回路基板、特にチップオンフィル
ム基板の製造が可能で、かつ信頼性を有し、しかも安価
な半導体キャリア用フィルムが得られる。
【図１】図１は、実施例１のエッチング状態を示す断面
図である。
図である。
【図２】図２は、実施例１のエッチング状態を示す断面
図である。
図である。
【図３】図３は、実施例１及び２において得られた半導
体キャリア用フィルムの銅箔の厚さの測定位置を示す平
面図である。
体キャリア用フィルムの銅箔の厚さの測定位置を示す平
面図である。
１：ポリイミド系フィルム ２：銅箔
Claims (2)
- 【請求項１】 厚さ１２μｍ以上の銅箔とポリイミド系
フィルムからなる基材を用い、該銅箔を５〜９μｍの厚
さにエッチングすることを特徴とする半導体キャリア用
フィルムの製造方法。 - 【請求項２】 上記エッチングされた銅箔の厚さの差が
平均値に対し±０．５μｍ以内である請求項１記載の半
導体キャリア用フィルムの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392702A JP2002198399A (ja) | 2000-12-25 | 2000-12-25 | 半導体キャリア用フィルムの製造方法 |
| KR1020010054419A KR100606882B1 (ko) | 2000-12-25 | 2001-09-05 | 반도체 캐리어용 필름의 제조방법 |
| TW090125534A TW512468B (en) | 2000-12-25 | 2001-10-16 | Method for manufacturing semiconductor carrier film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392702A JP2002198399A (ja) | 2000-12-25 | 2000-12-25 | 半導体キャリア用フィルムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198399A true JP2002198399A (ja) | 2002-07-12 |
Family
ID=18858649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000392702A Pending JP2002198399A (ja) | 2000-12-25 | 2000-12-25 | 半導体キャリア用フィルムの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2002198399A (ja) |
| KR (1) | KR100606882B1 (ja) |
| TW (1) | TW512468B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011522395A (ja) * | 2008-01-11 | 2011-07-28 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | バイア内の導電性コア上に電着コーティングを有する回路ボードおよびその作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766933B2 (ja) * | 1991-09-18 | 1995-07-19 | 三井金属鉱業株式会社 | Ｔａｂテープの製造方法 |
| JP3356568B2 (ja) * | 1994-11-30 | 2002-12-16 | 鐘淵化学工業株式会社 | 新規なフレキシブル銅張積層板 |
| JPH10195668A (ja) * | 1996-12-28 | 1998-07-28 | Sumitomo Metal Mining Co Ltd | ２層フレキシブル基板の製造方法 |
| JP2000208879A (ja) * | 1999-01-08 | 2000-07-28 | Sumitomo Electric Ind Ltd | フレキシブルプリント配線板およびその製造方法 |
-
2000
- 2000-12-25 JP JP2000392702A patent/JP2002198399A/ja active Pending
-
2001
- 2001-09-05 KR KR1020010054419A patent/KR100606882B1/ko active IP Right Grant
- 2001-10-16 TW TW090125534A patent/TW512468B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011522395A (ja) * | 2008-01-11 | 2011-07-28 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | バイア内の導電性コア上に電着コーティングを有する回路ボードおよびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100606882B1 (ko) | 2006-07-31 |
| KR20020052225A (ko) | 2002-07-03 |
| TW512468B (en) | 2002-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
| US20060016553A1 (en) | Method of fabricating high density printed circuit board | |
| US8092696B2 (en) | Method for manufacturing printed circuit board | |
| KR20120053921A (ko) | 인쇄 회로 기판 및 그 제조 방법 | |
| JP2005317836A (ja) | 配線回路基板およびその製造方法 | |
| US6562250B1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US20060054349A1 (en) | Cof film carrier tape and its manufacturing method | |
| US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
| JP2004335806A (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP3431556B2 (ja) | 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法 | |
| JP2002198399A (ja) | 半導体キャリア用フィルムの製造方法 | |
| JPH11298141A (ja) | 電子装置の製造方法 | |
| JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2008258483A (ja) | プリント配線板の製造方法 | |
| JP3549180B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
| JP2002353597A (ja) | 金属転写シート、その製造方法および配線回路基板 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| TWI621379B (zh) | 電路板及其製造方法 | |
| JPH1032281A (ja) | 抵抗内蔵半導体回路基板 | |
| KR101097418B1 (ko) | 연성 인쇄회로기판 및 그 제조방법 | |
| JP2006156856A (ja) | Ｃｏｆテープの製造方法、およびｃｏｆテープ | |
| JP2010192530A (ja) | 半導体装置用テープキャリアの製造方法 | |
| JPS59175797A (ja) | 多層プリント板の製造方法 | |
| JPS59228788A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| A02 | Decision of refusal |
Effective date: 20040921 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20041119 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050114 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20050218 Free format text: JAPANESE INTERMEDIATE CODE: A912 |