JP2006156856A - Cofテープの製造方法、およびcofテープ - Google Patents

Cofテープの製造方法、およびcofテープ Download PDF

Info

Publication number
JP2006156856A
JP2006156856A JP2004348017A JP2004348017A JP2006156856A JP 2006156856 A JP2006156856 A JP 2006156856A JP 2004348017 A JP2004348017 A JP 2004348017A JP 2004348017 A JP2004348017 A JP 2004348017A JP 2006156856 A JP2006156856 A JP 2006156856A
Authority
JP
Japan
Prior art keywords
sprocket hole
positioning mark
wiring pattern
sprocket
cof tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004348017A
Other languages
English (en)
Other versions
JP4657689B2 (ja
Inventor
Koichi Asakawa
晃一 浅川
Toshio Nishiwaki
敏夫 西脇
Hiroyuki Ogawa
浩幸 小川
Makoto Fukazawa
誠 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP2004348017A priority Critical patent/JP4657689B2/ja
Publication of JP2006156856A publication Critical patent/JP2006156856A/ja
Application granted granted Critical
Publication of JP4657689B2 publication Critical patent/JP4657689B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 コストアップを招くことなく、配線パターンのパターン幅を均一として、また配線パターンの位置精度を向上して、今日の配線パターンの高精細化の要請に応えることができるCOFテープの製造方法を提供する。
【解決手段】 テープ状の長尺で、ポリイミド等の絶縁基材層12と銅等の導電体層13の2層構造からなり、幅方向の両側に第1スプロケットホール14を有する導体積層フィルム10を用い、その第1スプロケットホールを用いて搬送するとともに位置決めしながら、第1スプロケットホールの幅方向内側に、エッチング法などを用いて導電体層により配線パターン17と位置決めマーク18を形成し、次にその位置決めマークを基準として、第1スプロケットホールの幅方向内側に第2スプロケットホール24を形成し、その後導体積層フィルムの幅方向両側の第1スプロケットホール部分を金型等を用いて切断除去する。
【選択図】 図1

Description

この発明は、長尺で、絶縁基材層と導電体層の2層構造からなり、幅方向の両側にスプロケットホールを有する導体積層フィルムを用い、そのスプロケットホールを利用して搬送するとともに位置決めしながら、長さ方向に同一の配線パターンを繰り返し形成し、各配線パターンに接続して半導体や電子部品を直接実装し、時計やカメラや液晶ディスプレイなどに用いるCOF(Chip On Film)テープに関する。および、そのCOFテープを製造する製造方法に関する。
今日、電子機器は、ますます軽薄短小化しつつあり、高機能化し、高密度化を進めている。このような電子機器で用いる液晶パネルも、昨今、大型化し、高精細化している。このため、液晶パネルを駆動する液晶ドライバに対しても、多ピン化、ファインピッチ化の要求が高まっている。このような背景の下、液晶ドライバの実装方法として、最近では、COFテープを用いたものが多く採用されている。
図7(A)は、従来のCOFテープの部分平面図、(B)はそのB−B線断面図である。図中符号1は、絶縁基材層であり、長尺で、幅方向両側にスプロケットホール2を一定間隔置きに連続的に設けている。そのようなスプロケットホール2の幅方向内側には、長さ方向に同一の配線パターン3を繰り返し形成していた。この配線パターン3上には、必要に応じて図示するごとくソルダーレジスト4を設けていた。
このCOFテープは、長尺で、絶縁基材層1と導電体層5の2層構造からなり、幅方向の両側にスプロケットホール2を有する導体積層フィルムを用い、そのスプロケットホール2を利用して搬送するとともに位置決めしながら、写真法やエッチング法や印刷法などで導電体層5を用いて配線パターン3を長さ方向に繰り返して形成し、次いで必要に応じてソルダーレジスト4を設けていた。
このようにして形成したCOFテープは、その後、同じくスプロケットホール2を利用して搬送するとともに位置決めしながら、配線パターン3に接続して半導体や電子部品などの搭載部品を実装することによりプリント回路板を形成して後、そのプリント回路板を金型を用いて単位配線パターンごとに打ち抜いていた。
ところで、COFテープでは、ベースとなる絶縁基材層1の厚さが40μm以下と比較的薄くつくられている。このため、製造工程途中で、スプロケットホール2を利用して搬送したり位置決めしたりするとき、スプロケットホール2の周縁に引っ張り応力が生じてその周縁を波状に変形するおそれがあり、スプロケットホール2に対する単位ごとの配線パターン3の位置精度にそれぞれ狂いを生ずる問題があった。
配線パターン3の位置精度に狂いを生ずると、COFテープに半導体や電子部品を実装するときとか、金型を用いて単位配線パターンごとに打ち抜くときとかに、誤差を生じて必要な精度を確保できなくなり、今後ますます進む配線パターン3の高密度化と高精細化に対応できなくなるなどの問題があった。
このため、従来のCOFテープの中には、導電体層5をエッチングして配線パターン3を形成するとき、スプロケットホール2まわりの導電体層5を残してスプロケットホールまわりを補強するものがある。しかし、今日の導電体層5は、配線パターン3の高密度化を可能とすべく厚さを12μm以下と薄くしており、導電体層5を残しても十分な補強効果を得ることができなかった。それどころか、スプロケットホール2の周縁が変形したとき、導電体層5が塑性変形して戻らなくなり、絶縁基材層1のみの場合よりも変形量が大きくなってしまう問題があった。
このようなこともあって、従来のCOFテープの中には、例えば特許文献1に記載されるように、製造工程途中で受ける機械的応力によりスプロケットホールの周縁に亀裂を生ずることを防止するため、ベースとなる絶縁基材層の裏面に接着剤を介して補強フィルムを貼り付けるものがある。また、第1スプロケットホールと同時に第2スプロケットホールを設け、まず第1スプロケットホールを用いて搬送および位置決めしながら配線パターンを形成し、そののち不要となった第1スプロケット部分を切断除去してから、最終的に補強フィルムも剥離するものがある。
また、従来のCOFテープの中には、例えば特許文献2に記載されるように、ガイド孔を設け、まずこのガイド孔を用いて搬送および位置決めしながら、配線パターンを形成し、次いでスプロケットホールを形成し、その後そのスプロケットホールを用いて搬送および位置決めしながら、搭載部品を実装して後、単位配線パターンごとに打ち抜くものもある。
またさらに、従来のCOFテープの中には、まず絶縁フィルムの幅方向両側の1mm程度を搬送ローラで挟んで搬送しながら順次所定位置に位置決めし、フォトリソグラフィ法とエッチング法を用いて配線パターンと位置決めマークを形成し、次いで再び搬送ローラで搬送および位置決めを行いながら、自動認識装置等を用いて位置決めマークを自動認識し、金型を用いたパンチング等によりスプロケットホールを形成し、その後今度はそのスプロケットホールを用いて搬送および位置決めしながら、搭載部品を実装して後、単位配線パターンごとに打ち抜くものもある。
特許第3463634号公報 特開2003−282646号公報
例えば特許文献1のように、絶縁基材層の裏面に接着剤を用いて補強フィルムを貼り付けるとともに、第1スプロケットホールと同時に第2スプロケットホールを設けるものでは、確かに、第2スプロケットホール周縁の変形を防ぎ、その第2スプロケットホールを基準として搭載部品を実装したり単位配線パターンごとに打ち抜いたりするときの位置精度を向上することができる。
ところが、絶縁基材層の裏面に補強フィルムを貼り付けることは、コストアップの1つの要因となる。また、第1スプロケットホールと同時に第2スプロケットホールを設けると、エッチング法を用いて配線パターンを形成するときには、配線パターンの幅が不均一となる問題がある。
すなわち、エッチング法を用いて配線パターンを形成するとき、導体積層フィルム上にフォトレジストをベタ塗りすると、第2スプロケットホール内にもフォトレジストが入り込む。その第2スプロケットホール内に入り込んだフォトレジストが結果的にホール周縁に付着し、さらにそれが表面張力により盛り上がってホール周縁の厚さを厚くする。そして、第2スプロケットホールのホール際がもっとも厚く、それから離れるにつれて徐々に薄くなる状態となる。
このように、導体積層フィルム上のフォトレジストに厚さむらがあるとき、その後露光、現像してエッチングを行うと、当然に配線パターンの幅が不均一となる。幅が不均一となると、今日の配線パターンの高精細化の要請に対応しきれないこととなる。
第2スプロケットホールから離れた位置では、フォトレジストの厚さは均一となり、その後露光・現像してエッチングを行っても、配線パターンの幅が不均一となることはない。しかし、第2スプロケットホールから一定距離離して配線パターンを形成することとすると、COFテープの有効幅が狭くなる問題がある。
また、例えば特許文献2のように、ガイド孔を用いて配線パターンを形成して後、スプロケットホールを形成するものでは、エッチング法を用いて配線パターンを形成する場合にも、フォトレジストをベタ塗りする時点ではスプロケットホールが形成されていないから、フォトレジストに厚さむらを生ずることなく、配線パターンの幅が不均一となることはないし、COFテープの有効幅を狭くする必要もない。
ところが、このような製造方法では、ガイド孔の近くにスプロケットホールが位置することとなるから、配線パターン形成時に生じたガイド孔周縁の変形が、最終製品としてのCOFテープのスプロケットホールまわりにも影響し、そのスプロケットホールを基準として行う実装や打ち抜き時の位置精度に狂いを生ずるおそれがあった。
例えば、ガイド孔を用いて位置決めを行い、配線パターンを形成するときの位置精度誤差は、±5μm程度である。次いで、そのガイド孔を基準としてスプロケットホールを形成するときの位置精度誤差は、±40μm程度となる。後者の位置精度誤差が大きくなるのは、ベースとなる絶縁基材層の厚さが40μm以下と比較的薄く、導電体層の厚さも12μmと薄いため、導体積層フィルムのガイド孔まわりの耐力が弱く、周縁が変形し易いからである。よって、最終製品としてのCOFテープの位置精度誤差は、誤差の積み重ねにより、最大±45μmとなる。
またさらに、上述したように、搬送ローラで搬送しながら位置決めして配線パターンと位置決めマークを形成し、次いで再び搬送ローラで搬送および位置決めを行いながら、自動認識装置等を用いて位置決めマークを自動認識してスプロケットホールを形成し、その後そのスプロケットホールを用いて搬送および位置決めしながら、搭載部品を実装して後、単位配線パターンごとに打ち抜くものがある。
この製造方法では、配線パターンと位置決めマークとを同じ露光乾板で同時に露光するから、位置決めマークに対する配線パターンの位置精度誤差を±2μm程度と小さくすることができる。また、位置決めマークを基準としてスプロケットホールを形成するときの位置精度誤差は、±5μm程度にすることができる。よって、スプロケットホールに対する配線パターンの位置精度誤差は、誤差の積み上げを考えても、最大で±7μm程度となる。
しかしながら、このような従来の製造方法では、位置決めマークをフォトリソグラフィ法で形成することから、搬送ローラで搬送するとともに位置決めを行うとき、フォトレジストを塗布した部分を搬送ローラで挟むこととなり、フォトレジストに傷が付き、後工程で正常なかたちの位置決めマークを形成することができなくなる。
このため、搬送ローラで挟むとき、フォトレジストに傷を付けないように、絶縁フィルムの幅方向両側の1.0mm程度しか挟むことができず、そのようにすると、絶縁フィルムの搬送および位置決め時にスリップや蛇行などを発生して各単位配線パターン相互の相対位置精度が悪くなり、実装や打ち抜き時の位置精度に狂いを生ずるおそれがある問題があった。
そこで、この発明の第1の目的は、コストアップを招くことなく、配線パターンのパターン幅を均一として、また配線パターンの位置精度を向上して、今日の配線パターンの高精細化の要請に応えることができるCOFテープの製造方法を提供することにある。
この発明の第2の目的は、配線パターン形成領域を狭めることのないCOFテープの製造方法を提供することにある。
この発明の第3の目的は、配線パターンの位置精度誤差を測定し得るCOFテープの製造方法を提供することにある。
この発明の第4の目的は、モジュールの生産効率を向上して生産コストを低減したCOFテープの製造方法を提供することにある。
この発明の第5の目的は、上述の目的を達成した製造方法により製造したCOFテープを提供することにある。
そのため、請求項1に記載の発明は、上述した第1の目的を達成すべく、
テープ状の長尺で、ポリイミド・ポリエチレン・ポリエステル等の絶縁基材層と銅等の導電体層の2層構造からなり、幅方向の両側に、長さ方向に一定間隔置きの第1スプロケットホールを連続的に有する導体積層フィルムを用い、
その導体積層フィルムの前記第1スプロケットホールを用いて搬送するとともに位置決めしながら、前記第1スプロケットホールの幅方向内側に、エッチング法などを用いて前記導電体層により配線パターンと位置決めマークを形成し、
次に、その位置決めマークを基準として、前記第1スプロケットホールの幅方向内側に、長さ方向に一定間隔置きの第2スプロケットホールを連続的に形成し、
その後、前記導体積層フィルムの幅方向両側の前記第1スプロケットホール部分を、ローラカッタや金型等を用いて切断除去する、
ことを特徴とする、COFテープの製造方法である。
請求項2に記載の発明は、上述した第2の目的も達成すべく、
請求項1に記載のCOFテープの製造方法において、
前記位置決めマークを基準として、その位置決めマーク位置でそれを打ち抜いて、前記導体積層フィルムに前記第2スプロケットホールを形成する、ことを特徴とする。
請求項3に記載の発明は、上述した第3の目的も達成すべく、
請求項2に記載のCOFテープの製造方法において、
前記位置決めマークを打ち抜いて前記導体積層フィルムに前記第2スプロケットホールを形成するとき、その第2スプロケットホールからはみ出して前記導体積層フィルムに前記位置決めマークの一部を残す、ことを特徴とする。
請求項4に記載の発明は、上述した第4の目的も達成すべく、
請求項1ないし3のいずれか1に記載のCOFテープの製造方法において、
前記配線パターンと前記位置決めマークを形成するとき、前記第1スプロケットホールの幅方向内側に、前記配線パターンと前記位置決めマークの組み合わせを複数列並べて形成する、ことを特徴とする。
請求項5に記載の発明は、上述した第5の目的を達成すべく、請求項1ないし4のいずれか1に記載のCOFテープの製造方法を用いて製造したことを特徴とする、COFテープである。
請求項1に記載の発明によれば、第1スプロケットホールを基準として配線パターンと位置決めマークを形成してから、その位置決めマークを基準として第2スプロケットホールを形成し、その第2スプロケットホールを基準として搭載部品を実装したり単位配線パターンごとに打ち抜いたりするので、配線パターン形成時に第1スプロケットホールのまわりに機械的応力が加わり、周縁が変形することがあったとしても、その変形が位置決めマーク位置や、次にその位置決めマークを基準として形成する第2スプロケットホール位置には影響を及ぼさないから、第2スプロケットホールを用いて搬送するとともに位置決めしながら行う実装や打ち抜きの位置精度を向上することができる。
また、配線パターンを形成して後、第2スプロケットホールを形成するから、第2スプロケットホール形成前の配線パターン形成時に、導体積層フィルム上にフォトレジストを塗布するので、塗布を均一に行うことができ、その後露光・現像・エッチングを行って形成する配線パターンのパターン幅も均一として、今日の配線パターンの高精細化の要請に応えることができる。
またさらに、第1スプロケットホールを用いて搬送するとともに位置決めしながら、導電体層により配線パターンと位置決めマークを形成するので、同じ露光乾板を用いて同時に露光し、続けて現像、エッチングを行って配線パターンと位置決めマークとを形成することができ、位置決めマークに対する配線パターンの位置精度誤差を±2μm程度と小さくすることができる。また、位置決めマークを基準として第2スプロケットホールを形成するときの位置精度誤差は、金型を用いて打ち抜くことで、±5μm程度にすることができる。よって、第2スプロケットホールに対する配線パターンの位置精度誤差は、誤差の積み上げを考えても、最大±7μm程度とすることができる。
またさらに、第1スプロケットホールは、単位配線パターンごとに金型を用いて複数ホールずつ一括形成することで、精度よく設けることができる。よって、第1スプロケットホールを用いて搬送および位置決めすると、搬送ローラを用いて搬送および位置決めするよりも、最終的に形成されたCOFテープの配線パターン相互の相対位置精度を高め、実装や打ち抜き時の位置精度を向上することができる。
さらに、絶縁基材層の裏面に補強フィルムを貼り付けたりしないので、従来のようにコストアップを招くこともなく、上述したとおり配線パターンのパターン幅を均一として、また配線パターンの位置精度を向上して、今日の配線パターンの高精細化の要請に応えることができるCOFテープの製造方法を提供することができる。
請求項2に係る発明によれば、位置決めマークを基準として、その位置決めマーク位置でそれを打ち抜いて、導体積層フィルムに第2スプロケットホールを形成するので、配線パターン形成領域に入り込んで位置決めマークを形成したり、位置決めマーク18の内側に第2スプロケットホールを形成したりして、配線パターン形成の有効領域を狭めることのないCOFテープの製造方法を提供することができる。
請求項3に係る発明によれば、位置決めマークを打ち抜いて導体積層フィルムに第2スプロケットホールを形成するとき、その第2スプロケットホールからはみ出して導体積層フィルムに位置決めマークの一部を残すので、その残った一部の大きさを計測することにより、位置決めマークに対する第2スプロケットホールの相対位置精度誤差を算出することができる。
請求項4に記載の発明によれば、配線パターンと位置決めマークを形成するとき、第1スプロケットホールの幅方向内側に、配線パターンと位置決めマークの組み合わせを複数列並べて形成するので、モジュールの生産効率を向上して生産コストを低減したCOFテープの製造方法を提供することができる。
請求項5に記載の発明によれば、請求項1ないし4のいずれか1に記載の製造方法を用いてCOFテープを製造するので、上述した効果を有する製造方法で製造したCOFテープを提供することができる。
以下、図面を参照しつつ、この発明の実施の最良形態について説明する。
図1(A)ないし(G)には、この発明に係るCOF(Chip On Film)テープの製造工程を示す。
この発明に係るCOFテープの製造方法では、図1(A)に示すような導体積層フィルム10を用いる。導体積層フィルム10は、テープ状の長尺で、図示するとおり絶縁基材層12と導電体層13の2層構造からなる。絶縁基材層12は、12.5〜75μmの厚さで、ポリイミドを使用してつくるが、ポリイミドに代えて、ポリエチレン、ポリエステルなどの絶縁性材料を用いてつくることもできる。特に、全芳香族ポリイミド(例えば、商品名;東レ・デュポン(株)製の「カプトン」、または宇部興産(株)製の「ユーピレックス」)が好ましい。導電体層13としては、銅箔等を用いる。
そして、例えば、絶縁基材層12であるフィルム状のカプトン材もしくはユーピレックス材の上にスパッタ法と電解めっき法を用いて導電体層13を形成することにより、絶縁基材層12と導電体層13とを組み合わせる。または、導電体層13である銅箔上にポリイミド前駆体樹脂組成物を塗布し、溶剤を乾燥させた後、熱処理してイミド化することにより、絶縁基材層12と導電体層13とを組み合わせる。
そのような導体積層フィルム10には、その幅方向両側に、長さ方向に一定間隔置きの第1スプロケットホール14を連続的に有する。この第1スプロケットホール14は、図示例では矩形状で、金型を用いて繰り返し打ち抜くことにより形成する。
次に、上述のごとき導体積層フィルム10を用い、スプロケットホイールに掛けて第1スプロケットホール14にスプロケットホイールの歯を入れ、スプロケットホイールを回転して第1スプロケットホール14を用いて導体積層フィルム10を搬送しながら、図1(B)に示すように導体積層フィルム10上にフォトレジスト15を均一に塗布する。フォトレジスト15の塗布範囲は、第1スプロケットホール14の幅方向少し内側までとする。
続いて、第1スプロケットホール14を用いて導体積層フィルム10を搬送するとともに適宜位置決めしながら、露光して後、現像を行ってフォトレジスト15をパターニングし、図1(C)に示すようにエッチングレジストパターン16を形成する。
次いで、同様に第1スプロケットホール14を用いて導体積層フィルム10を搬送するとともに適宜位置決めしながら、エッチングレジストパターン16を用いてエッチングを行って後、アルカリ溶液にてエッチングレジストパターン16を溶解除去し、図1(D)に示すように第1スプロケットホール14の幅方向内側に、導電体層13により配線パターン17と位置決めマーク18を形成する。
その後、図1(E)に示すように、配線パターン17上に、半導体実装や部品実装を行うための、すずめっき、金メッキ、半田めっき等のめっき20を行う。それから、必要に応じて、印刷法などにより配線パターン17上にソルダーレジスト22を設ける。このソルダーレジスト形成工程は、めっき工程の前に設けるようにしてもよい。ソルダーレジスト形成工程が不要な場合には、めっき工程のみとする。
次に、再び第1スプロケットホール14を用いて導体積層フィルム10を搬送するとともに適宜位置決めしながら、位置決めマーク18を光学式の自動認識装置を用いて認識して自動位置決め装置で位置決めし、認識位置と金型打ち抜き位置とを合わせる。その後、金型で打ち抜き、位置決めマーク18を基準として、図1(F)に示すようにその位置決めマーク18位置でそれを打ち抜いて、第1スプロケットホール14の幅方向内側に第2スプロケットホール24を形成する。
図2には、図1(F)で示す工程での部分平面を示す。図2から判るとおり、第2スプロケットホール24は、第1スプロケットホール14と同様に、長さ方向に一定間隔p置きに連続的に形成する。もちろん、第1スプロケットホール14と第2スプロケットホール24のピッチpは、同一にする必要はない。図中第2スプロケットホール24内の破線は、第2スプロケットホール24を打ち抜く前の位置決めマーク18の位置を示す。位置決めマーク18は、図示例では矩形であるが、星形や十字形などでもよく、用いる光学式の自動認識装置に適した形状とすることが望ましい。
図2に示すように、絶縁基材層12上には、一定間隔置きに、導電体層13を用いて同一の配線パターン17とソルダーレジスト22を形成する。
それから、同様に第1スプロケットホール14を用いて導体積層フィルム10を搬送するとともに適宜位置決めしながら、ローラカッタや金型等を用いて図2中鎖線c位置で切断し、最終製品幅となるように、導体積層フィルム10の幅方向両側の第1スプロケットホール部分aを除去して、図1(G)に示すような完成したCOFテープを得る。
このように、第1スプロケットホール14を用いて搬送および位置決めを行い、位置決めマーク18を光学的に認識して金型を用いて第2スプロケットホール24を打ち抜き、最後に不要となった第1スプロケット部分aを切断除去するから、最終製品は変形のないものとすることができる。
完成したCOFテープは、新たに形成した第2スプロケットホール24を用いて搬送するとともに適宜位置決めしながら、半導体や電子部品等の搭載部品を実装したり、単位配線パターン17ごとに打ち抜いたりする。
図示COFテープでは、第1スプロケットホール14を基準として配線パターン17と位置決めマーク18を形成してから、その位置決めマーク18を基準として第2スプロケットホール24を形成し、その第2スプロケットホール24を基準として搭載部品を実装したり単位配線パターンごとに打ち抜いたりするので、配線パターン形成時に第1スプロケットホール14のまわりに機械的応力が加わり、周縁が変形することがあったとしても、その変形が位置決めマーク18位置や、次にその位置決めマーク18を基準として形成する第2スプロケットホール24位置には影響を及ぼさないから、第2スプロケットホール24を用いて搬送するとともに位置決めしながら行う実装や打ち抜きの位置精度を向上することができる。
また、配線パターン17を形成して後、第2スプロケットホール24を形成するから、第2スプロケットホール形成前の配線パターン形成時に、導体積層フィルム10上にフォトレジスト15を塗布するので、塗布を均一に行うことができ、その後露光・現像・エッチングを行って形成する配線パターン17のパターン幅も均一として、今日の配線パターンの高精細化の要請に応えることができる。
ところで、図1(B)で示すように、フォトレジスト15を塗布するとき、塗布領域が蛇行して第1スプロケットホール14位置にも塗布してしまったときには、第1スプロケットホール14のホール際がもっとも厚く、それから離れるにつれて徐々に薄くなり、やがて均一となる。ここで、均一となる位置を第2スプロケットホール24の幅方向外側位置あたりとすると、第2スプロケットホール24の幅方向内側の配線パターン形成領域では、フォトレジスト15の塗布を均一として、その後露光・現像・エッチングを行って形成する配線パターン17のパターン幅も均一とすることができる。
なお、第1スプロケットホール14の周囲に導電体層13を補強用として残すために、導体積層フィルム10の全面にフォトレジスト15を塗布するようにしてもよい。
またさらに、第1スプロケットホール14を用いて搬送するとともに位置決めしながら、導電体層13により配線パターン17と位置決めマーク18を形成するので、同じ露光乾板を用いて同時に露光し、続けて現像、エッチングを行って配線パターン17と位置決めマーク18とを形成することができ、位置決めマーク18に対する配線パターン17の位置精度誤差を±2μm程度と小さくすることができる。また、位置決めマーク18を基準として第2スプロケットホール24を形成するときの位置精度誤差は、金型を用いて打ち抜くことで、±5μm程度にすることができる。よって、第2スプロケットホール24に対する配線パターン17の位置精度誤差は、誤差の積み上げを考えても、最大±7μm程度とすることができる。
またさらに、第1スプロケットホール14は、単位配線パターンごとに金型を用いて複数ホールずつ一括形成することで、精度よく設けることができる。よって、第1スプロケットホール14を用いて搬送および位置決めすると、搬送ローラを用いて搬送および位置決めするよりも、最終的に形成されたCOFテープの配線パターン相互の相対位置精度を高め、実装や打ち抜き時の位置精度を向上することができる。
さらに、絶縁基材層12の裏面に補強フィルムを貼り付けたりしないので、従来のようにコストアップを招くこともなく、上述したとおり配線パターン17のパターン幅を均一として、また配線パターン17の位置精度を向上して、今日の配線パターンの高精細化の要請に応えることができるCOFテープの製造方法を提供することができる。
加えて、位置決めマーク18を基準として、その位置決めマーク位置でそれを打ち抜いて、導体積層フィルム10に第2スプロケットホール24を形成するので、配線パターン形成領域に入り込んで位置決めマーク18を形成したり、位置決めマーク18の内側に第2スプロケットホール24を形成したりして、配線パターン形成の有効領域を狭めることのないCOFテープの製造方法を提供することができる。
図3には、別のCOFテープの製造工程における図1(E)に対応する工程での部分平面を示す。この例では、十字形の位置決めマーク18を形成する。そして、この位置決めマーク18を基準として、その位置決めマーク位置でそれを打ち抜いて、図4に示すごとく導体積層フィルム10に位置決めマーク18の一部18aを残して第2スプロケットホール24を形成する。図3および図4で、図1および図2と対応する部分には、同一の符号を付す。
このように、位置決めマーク18を打ち抜いて導体積層フィルム10に第2スプロケットホール24を形成するとき、その第2スプロケットホール24からはみ出して導体積層フィルム10に位置決めマーク18の一部18aを残すようにすると、その残った一部18aの大きさを計測することにより、位置決めマーク18に対する第2スプロケットホール24の相対位置精度誤差を算出することができる。
図5(A)には、位置決めマーク18の他例を示す。図5(B)には、位置決めマーク18を打ち抜いて導体積層フィルム10に第2スプロケットホール24を形成するとき、その第2スプロケットホール24からはみ出して導体積層フィルム10に位置決めマーク18の一部18aを残した状態を示す。位置決めマーク18は、中央の円形部18bとその四方に設ける棒線部18aとからなり、第2スプロケットホール24を打ち抜いたとき図5(B)に示すようにその一部である棒線部18aのみを残す。
この図5(B)で示す状態に基づき説明する。図5(B)に示すように、位置決めマーク18と第2スプロケットホール24のX方向の相対位置ずれをXとすると、
X=(x−x)÷2
となる。Y方向の相対位置ずれをYとすると、
Y=(y−y)÷2
となる。
そして、位置決めマーク18と配線パターン17は、同じ露光乾板で露光し、現像、エッチングして形成すると、位置決めマーク18に対する配線パターン17の相対位置精度誤差は2μm程度にできる。よって、第2スプロケットホール24に対する配線パターン17の相対位置精度誤差は、上述した相対位置ずれX、Yに2μmを足した値であると推測することができる。これにより、上述したとおり、位置決めマーク18に対する第2スプロケットホール24の相対位置精度誤差を容易に算出することができる。
図6には、さらに別のCOFテープの製造工程における図1(F)に対応する工程での平面図を示す。この例では、配線パターン17と位置決めマーク18を形成するとき、第1スプロケットホール14の幅方向内側に、配線パターン17と位置決めマーク18の組み合わせを複数列形成する。そして、位置決めマーク18を基準として、図示するごとく第1スプロケットホール14の幅方向内側に第2スプロケットホール24を形成する。
そして、第1スプロケットホール部分aを切断除去するとき、単位配線パターン17に分離する。このようにすると、モジュールの生産効率を向上して生産コストを低減したCOFテープの製造方法を提供することができる。図示例では、配線パターン17と位置決めマーク18の組み合わせを2列に設けたが、もちろん3列以上としてもよい。
(A)ないし(G)は、この発明によるCOFテープの製造工程図である。 そのCOFテープの製造工程における図1(F)に対応する工程での部分平面図である。 別のCOFテープの製造工程における図1(E)に対応する工程での部分平面図である。 そのCOFテープの製造工程における図1(F)に対応する工程での平面図である。 (A)は位置決めマークの他例を示す図、(B)はその位置決めマーク位置でそれを打ち抜いて第2スプロケットホールを形成したときの状態を示す図である。 さらに別のCOFテープの製造工程における図1(F)に対応する工程での部分平面図である。 (A)は従来のCOFテープの部分平面図、(B)はそのB−B線断面図である。
符号の説明
10 導体積層フィルム
12 絶縁基材層
13 導電体層
14 第1スプロケットホール
17 配線パターン
18 位置決めマーク
18a 位置決めマークの一部
24 第2スプロケットホール
a 第1スプロケットホール部分


Claims (5)

  1. 長尺で、絶縁基材層と導電体層の2層構造からなり、幅方向の両側に第1スプロケットホールを有する導体積層フィルムを用い、
    前記第1スプロケットホールを用いて搬送するとともに位置決めしながら、前記第1スプロケットホールの幅方向内側に、前記導電体層により配線パターンと位置決めマークを形成し、
    次に、その位置決めマークを基準として、前記第1スプロケットホールの幅方向内側に第2スプロケットホールを形成し、
    その後、前記導体積層フィルムの幅方向両側の前記第1スプロケットホール部分を切断除去する、
    ことを特徴とする、COFテープの製造方法。
  2. 前記位置決めマークを基準として、その位置決めマーク位置でそれを打ち抜いて、前記導体積層フィルムに前記第2スプロケットホールを形成することを特徴とする、請求項1に記載のCOFテープの製造方法。
  3. 前記位置決めマークを打ち抜いて前記導体積層フィルムに前記第2スプロケットホールを形成するとき、前記導体積層フィルムに前記位置決めマークの一部を残すことを特徴とする、請求項2に記載のCOFテープの製造方法。
  4. 前記配線パターンと前記位置決めマークを形成するとき、前記第1スプロケットホールの幅方向内側に、前記配線パターンと前記位置決めマークの組み合わせを複数列形成することを特徴とする、請求項1ないし3のいずれか1に記載のCOFテープの製造方法。
  5. 請求項1ないし4のいずれか1に記載のCOFテープの製造方法を用いて製造したことを特徴とする、COFテープ。
JP2004348017A 2004-12-01 2004-12-01 Cofテープの製造方法 Expired - Fee Related JP4657689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004348017A JP4657689B2 (ja) 2004-12-01 2004-12-01 Cofテープの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004348017A JP4657689B2 (ja) 2004-12-01 2004-12-01 Cofテープの製造方法

Publications (2)

Publication Number Publication Date
JP2006156856A true JP2006156856A (ja) 2006-06-15
JP4657689B2 JP4657689B2 (ja) 2011-03-23

Family

ID=36634724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004348017A Expired - Fee Related JP4657689B2 (ja) 2004-12-01 2004-12-01 Cofテープの製造方法

Country Status (1)

Country Link
JP (1) JP4657689B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205172A (ja) * 2007-02-20 2008-09-04 Shindo Denshi Kogyo Kk Cofキャリアテープ、cofキャリアテープの製造方法、およびcof型半導体装置の製造方法
JP2010531057A (ja) * 2007-06-22 2010-09-16 ステムコ株式会社 フィルムキャリアテープの製造方法
US10672963B2 (en) 2017-08-31 2020-06-02 Nichia Corporation Method of manufacturing substrate and method of manufacturing light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321527A (ja) * 1995-05-26 1996-12-03 Casio Comput Co Ltd フィルムデバイスの製造方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2003282646A (ja) * 2002-03-25 2003-10-03 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2004273703A (ja) * 2003-03-07 2004-09-30 Shindo Denshi Kogyo Kk テープキャリア、およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321527A (ja) * 1995-05-26 1996-12-03 Casio Comput Co Ltd フィルムデバイスの製造方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2003282646A (ja) * 2002-03-25 2003-10-03 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2004273703A (ja) * 2003-03-07 2004-09-30 Shindo Denshi Kogyo Kk テープキャリア、およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205172A (ja) * 2007-02-20 2008-09-04 Shindo Denshi Kogyo Kk Cofキャリアテープ、cofキャリアテープの製造方法、およびcof型半導体装置の製造方法
JP2010531057A (ja) * 2007-06-22 2010-09-16 ステムコ株式会社 フィルムキャリアテープの製造方法
US10672963B2 (en) 2017-08-31 2020-06-02 Nichia Corporation Method of manufacturing substrate and method of manufacturing light emitting device

Also Published As

Publication number Publication date
JP4657689B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
US8037597B2 (en) Manufacturing method of tape carrier for TAB
JP3638276B2 (ja) 電子部品実装用フィルムキャリアテープ
US8198017B2 (en) Producing method of wired circuit board
US8067696B2 (en) Printed circuit board and method for manufacturing same
TWI258853B (en) COF film carrier tape and method for producing the same
JP2004266144A (ja) フレキシブル配線回路基板
JP2003282646A (ja) 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2002299385A (ja) 電子部品実装用フィルムキャリアテープ及びその製造方法
US6939745B2 (en) Method of producing tab tape carrier
JP4657689B2 (ja) Cofテープの製造方法
JP2002299390A (ja) 多条電子部品実装用フィルムキャリアテープおよびその製造方法
JP3463634B2 (ja) キャリアテープの製造方法
WO2023119940A1 (ja) 配線回路基板およびその製造方法
JP2008205172A (ja) Cofキャリアテープ、cofキャリアテープの製造方法、およびcof型半導体装置の製造方法
JP2004281947A (ja) 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ
JP3604348B2 (ja) 電子部品実装用基板の反り低減方法
JP2002261131A (ja) 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP4645908B2 (ja) 半導体装置用テープキャリアの製造方法
JP2004031685A (ja) Cofフィルムキャリアテープの製造方法
KR100660154B1 (ko) 필름 캐리어 테이프의 제조 방법 및 그 제조 장치
JP2000138264A (ja) 補強シート付tab用フィルムキャリアテープ
JP2003282649A (ja) テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法
JP2003224167A (ja) フィルムテープキャリアにおける絶縁材層用の樹脂フィルムおよびフィルムテープキャリア
JP2019024064A (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
JP2005150172A (ja) Tab用テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071107

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20100827

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20101022

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101112

A521 Written amendment

Effective date: 20101116

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees