JP2010531057A - フィルムキャリアテープの製造方法 - Google Patents

フィルムキャリアテープの製造方法 Download PDF

Info

Publication number
JP2010531057A
JP2010531057A JP2010513106A JP2010513106A JP2010531057A JP 2010531057 A JP2010531057 A JP 2010531057A JP 2010513106 A JP2010513106 A JP 2010513106A JP 2010513106 A JP2010513106 A JP 2010513106A JP 2010531057 A JP2010531057 A JP 2010531057A
Authority
JP
Japan
Prior art keywords
pattern
carrier tape
sprocket hole
film carrier
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010513106A
Other languages
English (en)
Other versions
JP2010531057A5 (ja
Inventor
ドンウン ソン
Original Assignee
ステムコ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ステムコ株式会社 filed Critical ステムコ株式会社
Publication of JP2010531057A publication Critical patent/JP2010531057A/ja
Publication of JP2010531057A5 publication Critical patent/JP2010531057A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本発明によりフィルムキャリアテープの製造方法が提供される。このフィルムキャリアテープの製造方法は、フィルムキャリアテープ形成領域と第１スプロケットホール形成領域とで区分され、絶縁フィルムと該絶縁フィルム上に積層された導電層とを含むベースフィルムをすることと、前記第１スプロケットホール形成領域内に第１スプロケットホールを形成することと、前記フィルムキャリアテープ形成領域内の前記導電層をパターニングして導電パターンを形成することと、前記フィルムキャリアテープ形成領域内に第２スプロケットホールを形成することと、を含む。

Description

本発明はフィルムキャリアテープの製造方法に関する。
ＣＲＴディプレイと比較して、液晶ディスプレイ（ＬＣＤ），プラズマディスプレイ（ＰＤＰ），発光ダイオード（ＬＥＤ）のようなフラットパネルディスプレイ（ＦＰＤ）はより軽量により薄く造ることができる。ＦＰＤが軽量化および薄型化するにつれ、それに必要なディスプレイ部品の軽量化や薄型化が要求されてきた。そのため、ディスプレイ部品に入る半導体部品もパッケージとして構成されている。
既存の半導体パッケージは、リードフレームや印刷回路基板（ＰＣＢ）を用いてメインボートとの信号の入出力を行う端子が形成され、さらに単一素子や各種電子回路及び配線の積層形態を含む集積回路といった半導体チップを埃、湿気、電気的、機械的負荷等の各種外部環境から保護し、半導体チップの電気的性能を最適な状態で最大限利用するために封止材料によってモールディングされている。
半導体チップの集積化技術が進歩し、電子機器が小型化するにつれ、半導体パッケージの軽薄短小化が進んでいる。そのため、既存の半導体パッケージより軽量化及び薄型化を実現できるテープを利用したテープキャリアパッケージ（ＴＣＰ; Tape Carrier Package）の需要が増加している。
ＴＣＰは既存の半導体パッケージより限られた狭い面積でも多くの信号入出力端子を形成することができて、薄いフレキシブルテープを利用することによってパッケージの形状や位置の制約を減らせる。このように小型化、高集積化、多ピン化を実現できるＴＣＰは次世代半導体パッケージ技術である。このようなＴＣＰの例としてはＴＡＢ(Tape Automated Bonding), ＣＯＦ(Chip On Film)またはフレキシブルボールグリードアレイ(Flexible BGA)などがある。
このようなＴＣＰに使われるフィルムキャリアテープはリール・ツー・リール方式で移送される。そのため、フィルムキャリアテープには、ピンローラーのピンが入るスプロケットホールが形成されている。しかし、フォトレジスト塗布、露光、現像等フィルムキャリアテープの連続製造工程でスプロケットホールが存在すると、過露光や、異物の発生などフィルムキャリアテープ製造工程の安定性を低下させてしまう。
本発明の態様は、より工程安定性の高いフィルムキャリアテープの製造方法を提供することである。
しかし、本発明の態様は上記態様に限られない。上記態様や他の態様は、後述する本発明の詳細な説明を参照することで、本願発明が属する技術分野の通常の技術者にとってより明らかになるであろう。
本発明の態様によれば、次のフィルムキャリアテープの製造方法が提供される。つまり、フィルムキャリアテープ形成領域と第１スプロケットホール形成領域とに区分され、絶縁フィルムと該絶縁フィルム上に積層された導電層とを含むベースフィルムを供給することと、前記第１スプロケットホールの形成領域内に第１スプロケットホールを形成することと、前記フィルムキャリアテープ形成領域内の前記導電層をパターニングして導電パターンを形成することと、前記フィルムキャリアテープ形成領域内に第２スプロケットホールを形成することと、を含む方法である。
また本発明の他の態様によれば、次のフィルムキャリアテープの製造方法が提供される。つまり、フィルムキャリアテープ形成領域と第１スプロケットホール形成領域とに区部され、絶縁フィルムと該絶縁フィルム上に積層された導電層とを含むベースフィルムを供給することと、前記第１スプロケットホール領域内に第１スプロケットホールを形成することと、前記第１スプロケットホールを形成した後、前記フィルムキャリアテープ形成領域内に第２スプロケットホールを形成することと、を含む方法である。
本発明のフィルムキャリアテープの製造方法によれば、フォトレジストが第２スプロケットホール内部へ流入されない。そのため、より安定的にフォトレジストをパターニングすることができる。
しかし、本発明の効果は上記効果に限られない。上記効果や他の効果は、特許請求の範囲を参照することで、本願発明が属する技術分野の通常の技術者にとってより明らかになるであろう。
図１は本発明の一実施例によるフィルムキャリアテープの製造方法を表す順序図である。
図２〜図１８は本発明の一実施例によるフィルムキャリアテープの製造方法を説明するための図面である。
図１９は本発明の他の実施例によるフィルムキャリアテープの製造方法を表す順序図である。
図２０〜図２１は本発明によるまた他の実施例によるフィルムキャリアテープの製造方法を説明するための図面である。
図２２または図２７は本発明のまた他の実施例によるフィルムキャリアテープの製造方法を説明するための図面である。
図２８は本発明のまた他の実施例によるフィルムキャリアテープの製造方法を表す順序図である。
本発明の長所及び特徴、そしてそれらを達成する方法は、詳しく後述されている実施例と添付の図面とを参考にすればより容易に理解できる。しかしながら、本発明は他の多様な形態として具体化できるものであり、以下に記された実施例に限られるものではない。これら実施例は本発明の開示が詳細で完全になるようにして、本発明が属する技術分野の通常の知識を有している者が本発明の概念を完全に理解できるようにするために提供するものである。本発明は請求の範囲によってのみ定義されるものである。明細書全体にわたって同一参照符号は同一構成要素を示す。「及び/または」は言及されたアイテムの各々、または一つ以上の全ての組み合わせを含む。
第１，第２，第３等の用語が多様な素子、構成要素及び/またはセクションについて述べるために使われるが、これら素子、構成要素及び/またはセクションはこれらの用語によって制限されないのは勿論のことである。これらの用語はただ一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使われる。したがって、以下に言及されている第１素子、第１構成要素または第１セクションは、本発明が示唆する範囲を逸脱しない限りにおいて第２素子、第２構成要素または第２セクションであり得るのも勿論のことである。
本明細書に使われた用語は実施例を説明するためだけのものであり、本発明を限定しようとするものではない。本明細書では単数形は文中に特別に言及しない限り複数形も含む。明細書に書いてある「含む(comprises)」及び/または「含んでいる(comprising)」は、言及されている構成要素、段階、動作及び/または素子の存在を明記しているが、一つ以上の他の構成要素、段階、動作及び/または素子の存在または追加を排除しない。
まず図１〜図１８を参照して本発明の一実施例によるフィルムキャリアテープの製造方法を説明する。
図１は本発明の一実施例によるフィルムキャリアテープの製造方法を表す順序図である。図２〜図１８は本発明の一実施例によるフィルムキャリアテープの製造方法を説明するための図面である。各々の断面図は各々の平面図をB-B'に沿って切断したものである。また、本発明の一実施例では説明の便宜のために４つのフィルムキャリアテープが製造される場合を例としてあげているが、これに限られるのではない。
図１〜図３に図示されているとおり、ベースフィルム(1)が供給される(S10)。このベースフィルム(1)は絶縁フィルム(30)と絶縁フィルム(30)上に積層された導電層(40)とを含んでいる。
絶縁フィルム(30)は高分子物質のような絶縁物質でできた薄いフィルムで、例えば、ポリイミドフィルム等がある。導電層(40)は金、アルミ二ウム、銅等のような金属を絶縁フィルム(30)上にスパッタリングして形成することができる。ここで導電層(40)は、例えば銅層がある。
また、ベースフィルム(1)にはフィルムキャリアテープ形成領域(20)と第１スプロケットホール形成領域(10)が定められている。ここでフィルムキャリアテープ形成領域(20)とは、ベースフィルム(1)に複数個のフィルムキャリアテープが形成される領域である。第１スプロケットホール形成領域(10)とは、フィルムキャリアテープ製造工程にベースフィルム(1)が送られたときにローラのスプロケットがはめ込まれる複数個の第１スプロケットホールが形成される領域である(図５参照)。
以上、フィルムキャリアテープの製造に使用され、絶縁フィルム(30)と絶縁フィルム(30)上に積層された導電層(40)とを含むベースフィルムをあげて説明した。しかし、本発明はこれには限定されない。例えば、フィルムキャリアテープの製造工程でフィルムキャリアテープの自重による反りを防ぐため、補強フィルム（例えばポリエチレンテレフタレート（ＰＥＴ）)をベースフィルムの導電層が積層された面とは反対側の面に付けることもできる。
図１、図４及び図５に図示されているとおり、ベースフィルム(1)の第１スプロケットホール形成領域(10)内に第１スプロケットホール(50)が形成される（S20)。第１スプロケットホール(50)は金型を利用して導電層(40)と絶縁フィルム(30)を打ち抜いて形成することができる。ここで第１スプロケットホール(50)の形に制限はないが、円形、楕円形、正方形、長方形等がある。
図１、図６及び図７に図示されているとおり、ベースフィルム(1)のフィルムキャリアテープ形成領域(20)内にフォトレジストパターン(60)が形成される（S30)。
具体的には、ロールコータによってフォトレジストを導電層(40)上に塗布してフォトレジスト層を形成する。そして、フォトレジスト層を露光、現像してフォトレジストパターン(60)を形成する。フォトレジストパターン(60)はガラスマスクを用いて紫外線に露光させて現像することによって形成することができる。ここでフォトレジストパターン(60)は配線パターンを形成するための第１パターン(62)と補強パターンを形成するための第２パターン(64)とを含む。
図１、図８及び図９に図示されているとおり、マスクとしてフォトレジストパターン(60)を使用して導電層(40)をエッチングし、フォトレジストパターン(60)を剥離して導電パターン(70)を形成する(S40)。ここで導電層(40)をエッチングしフォトレジストパターン(60)を剥離するのに湿式エッチング工程を利用することができる。
導電パターン(70)は配線パターン(72)と補強パターン(74)とを含む。配線パターン(72)は半導体チップの各リード(lead, 例えばソルダボール(solder ball))とつながり、入力側と出力側を含む。
また、補強パターン(74)は配線パターン(72)が形成される領域の外側、つまり、以下で説明する複数の第２スプロケットホールが形成される領域に形成される（図１０参照）。補強パターン(74)は、厚さが薄いフィルムキャリアテープの移送時にピンローラーのピンが入る第２スプロケットホール部分を補強する。補強パターン(74)は、第２スプロケットホール部分がピンローラーのピンによるストレスに耐えることができなくなり裂けたり、変形したりすることを防ぐ。補強パターン(74)には補強パターン(74)下部の絶縁フィルム(30)を露出する開口部(76)が含まれている。
図１、図１０及び図１１に図示されているとおり、フィルムキャリアテープ形成領域(20)内に第２スプロケットホール(80)が形成される(S50)。フィルムキャリアテープ移送時に、ピンローラーのピンが第２スプロケットホール(80)にはめ込まれる。
第２スプロケットホール(80)は開口部(76)によって露出される絶縁フィルム(30)に形成される。つまり、絶縁フィルム(30)を金型等を利用して打ち抜いて、第２スプロケットホールを形成することができる。
第２スプロケットホール(80)は開口部(76)より小さく形成することができる。特に第２スプロケットホール(80)と開口部(76)が正方形であれば、第２スプロケットホール(80)は開口部(76)の各辺から所定の距離（D）ほど離して形成することができる。また、図面に図示していないが、第２スプロケットホール(80)と開口部(76)が円形であれば、第２スプロケットホール(80)の直径を開口部(76)の直径よりも小さくすることができる。
第２スプロケットホール(80)より開口部(76)が大きいと、ローラーのスプロケットが開口部(76)にはめ込まれる際に、スプロケットと補強パターン(74)の物理的接触によって開口部(76)が傷つくのを防ぐことができる。また、補強パターン(74)を形成している銅のような導電物が破損したり、導電物が補強パターン(74)から剥がれて配線パターン(72)を短絡(short)することを防ぐことができる。もし工程の改善により前述したようなことが問題にならなければ、第２スプロケットホール(80)を開口部(76)と同じ大きさに形成することもできる。
一方、導電パターン(70)の形成後、第２スプロケットホール(80)を形成すると、より安定的に導電パターン(70)を形成することができる。図１２に図示されているとおり、第２スプロケットホール（８０）の形成後にロールコーターによってフォトレジスト(66)を塗布する場合、第２スプロケットホール(80)の内部へフォトレジスト(66)が流入して硬化する可能性がある。第２スプロケットホール(80)の内部へ流入して硬化したフォトレジスト(66)の端部(68)は、表面張力と重力の影響により、導電層(40)上に塗布した部分よりも厚く形成されることがある。そのため、第２スプロケットホール(80)の内部へ流入して硬化したフォトレジスト(66)を端部(68)に合わせて露光すると、他の部分が露光され過ぎることになる。また、第２スプロケットホール(80)の内部へ流入して硬化したフォトレジスト(66)の端部(68)を考慮しないと、この部分が異物として残り、正確なパターニングを妨害することになる。しかし、導電パターン(70)の形成後に第２スプロケットホール(80)を形成すれば、このような問題を防げるので、より安定的にパターニングすることができる。
図１、図１３及び図１４に図示されているとおり、導電パターン(70)をメッキしてメッキ導電パターン(70’)を形成する（S60）。メッキ導電パターン(70’)は金または錫の無電解メッキを利用して形成することができる。メッキ導電パターン(70')はメッキ配線パターン(72')とメッキ補強パターン(74')とを含む。また、メッキ導電パターン(70')は銅等で作られた導電パターン(70)を損傷より防ぎ、半導体チップとフィルムキャリアテープとのボンディングを容易にできる。
図１、図１５及び図１６に図示されているとおり、メッキ配線パターン(72')上にソルダレジスト(90)を形成する。ソルダレジスト(90)はメッキ配線(72')を保護し、半導体チップのソルダボールのようなリードがフィルムキャリアテープの不適切な部分に付いたりすることを防ぐ。ここでソルダレジスト(90)はウレタン系または感光性熱硬化樹脂造成物等のインクをスクリーン印刷して形成することができる。
図１、図１７及び図１８に図示されているとおり、ベースフィルム(1)をスリットして複数のフィルムキャリアテープ(5)が形成される。具体的には、図１６のＸ-Ｘ’に沿ってベースフィルム(1)をスリットし、フィルムキャリアテープ(5)を形成する。ここでＸ-Ｘ’に沿ってスリットされる部分にはメッキ導電パターン(70')が形成されておらず、絶縁フィルム(30)のみが形成されている。
次に図２〜図９、図１３〜図２１を参照して、本発明の他の実施例によるフィルムキャリアテープの製造方法について説明する。
図１９は本発明の他の実施例によるフィルムキャリアテープの製造方法を表す順序図である。図２０と図２１は本発明の他の実施例によるフィルムキャリアテープの製造方法を説明する図面である。図２〜図９、図１３〜図１８中の構成要素と実質的に同一の構成要素については、同一の参照符号を使い、これら構成要素についての詳細な説明は省略する。また、各々の断面図は各々の平面図をB-B'に沿って切断したものである。
この実施例によるフィルムキャリアテープの製造方法が先ほどの実施例によるフィルムキャリアテープの製造方法と違う点は、導電パターンにメッキした後に第２スプロケットホールを形成することである。導電パターンの形成段階(S40)前までの段階は先ほどの実施例と同一である。したがって、S40以降の段階だけについて説明する。
図１９〜図２１に図示されているとおり、導電パターン(70)（図５Ａと図５Ｂ参照)をメッキしてメッキ導電パターン(70')を形成する(S52)。メッキ導電パターン(70')は上記で説明したように金または錫の無電解メッキを利用して形成することができる。また、メッキ補強パターン(74')はメッキ補強パターン(74')の下部の絶縁フィルム（30)を露出させる開口部(76')を含んでいる。
図１９、図１３及び図１４に図示されているとおり、絶縁フィルム(30)に第２スプロケットホール(80)を形成する(S62)。具体的には、開口部(76')によって露出された絶縁フィルム(30)部分に金型を利用して打ち抜いて第２スプロケットホール(80)を形成することができる。
図１〜図５、図１３〜図１８、図２２〜図２７を参照して、本発明のまた他の実施例によるキャリアテープの製造方法を説明する。
図２２〜図２７は本発明のまた他の実施例によるフィルムキャリアテープの製造方法を説明するための図面である。図１〜図５、図１３〜図１８中の構成要素と実質的に同一な構成要素については、同一の参照符号を使い、これら構成要素についての詳細な説明は省略する。また、各々の断面図は各々の平面図をB-B'に沿って切断したものである。
この実施例によるフィルムキャリアテープの製造方法が先ほどまでの実施例によるフィルムキャリアテープの製造方法と違うところは、導電パターンが配線パターンと中間パターンとを含んでおり、中間パターンと絶縁フィルムとを同時に打ち抜いて補強パターンを完成させるとともに、第２スプロケットホールを形成することである。つまり、この実施例では、フォトレジストパターンを形成する段階(S30)、導電パターンを形成する段階(S40)及び第２スプロケットホールを形成する段階(S50)が先ほどまでの実施例と異なっている。したがって、S30からS50段階について説明する。
図２２〜図２５に図示されているとおり、フォトレジストパターン(60)は配線パターンを形成するための第１パターン(62)と中間パターンを形成するための第２パターン(64a)を含んでいる。よって、フォトレジストパターン（60)をマスクとして導電層をエッチングし、フォトレジストパターン(60)を剥離して形成した導電パターン(70a)は配線パターン(72)と中間パターン(74a)とを含んでいる。
図２６と図２７に図示されているとおり、中間パターン(74a)と絶縁フィルム(30)を同時に打ち抜いて第２スプロケットホール(80)を形成する。つまり、金型を利用して中間パターン(74a)を打ち抜いて補強パターン(74)を形成するとともに、絶縁フィルム(30)に第２スプロケットホール(80)を形成する。
また、図面に図示していないが、導電パターン(70a)をメッキしてから中間パターン(74a)と絶縁フィルム(30)を同時に打ち抜いて補強パターン(74)を完成させるとともに、絶縁フィルム(30)に第２スプロケットホール(80)を形成することができる。
図２８は本発明のまた他の実施例によるフィルムキャリアテープの製造方法を説明する順序図である。
図２８に図示されているとおり、この実施例によるフィルムキャリアテープの製造方法が先ほどまでのフィルムキャリアテープの製造方法と違うところは、フォトレジストパターンを形成してから、導電パターンを形成する前に第２スプロケットホールを形成する(S44)ところである。フォトレジストパターンを形成する段階(S30)より前までの段階は先ほどまでの実施例と同一である。したがって、S30以降の段階から説明をする。
導電層と絶縁フィルムを同時に打ち抜いて絶縁フィルムに第２スプロケットホールを形成する。(S44)。
具体的には、フォトレジストパターン形成段階(S30)で形成されたフォトレジストパターンの補強パターンを形成するための第１パターンには、フォトレジストパターンの下部の導電層を露出する開口部を含んでいる。この開口部によって露出される導電層とその下部の絶縁フィルムとを金型を利用して同時に打ち抜いて絶縁フィルムに第２スプロケットホールを形成することができる(S44)。
そして、第２スプロケットホールを形成した(S44)後、湿式エッチングによってフォトレジストパターンを剥離して導電パターンを形成する(S54)。
以上、本発明は、具体的な実施例を参照することで詳細に開示や説明されているので、本発明が属する技術分野の通常の知識を持った者であれば、特許請求の範囲で定義される本発明の思想や範囲を逸脱することなしに、形状や詳細部分に変更を加えることができることは理解できるはずである。具体的な実施例は単なる例示として考えられるべきであり、発明を限定する目的と考えるべきではない。それゆえ、本発明の範囲は上記の詳細な説明ではなく、後述する特許の請求範囲によって定義されるものであり、特許許請求の範囲内のあらゆる異なる形態は、本発明の範囲に含まれると判断すべきである。

Claims (9)

  1. フィルムキャリアテープ形成領域と第１スプロケットホール形成領域とに区分され、絶縁フィルムと該絶縁フィルム上に積層された導電層とを含むベースフィルムを供給することと；
    前記第１スプロケットホール形成領域内に第１スプロケットホールを形成することと；
    前記フィルムキャリアテープ形成領域内の前記導電層をパターニングして導電パターンを形成することと；
    前記フィルムキャリアテープ形成領域内に第２スプロケットホールを形成することと、を含むフィルムキャリアテープの製造方法。
  2. 前記導電パターンが配線パターンと補強パターンとを含む請求項１のフィルムキャリアテープの製造方法。
  3. 前記補強パターンが該補強パターンの下部の前記絶縁フィルムを露出する開口部を含み、該開口部によって露出された該絶縁フィルムに前記第２スプロケットホールを形成する請求項２のフィルムキャリアテープの製造方法。
  4. 前記第２スプロケットホールが前記開口部よりも小さい請求項３のフィルムキャリアテープの製造方法。
  5. 前記導電パターンをメッキして、メッキされた配線パターンとメッキされた補強パターンとを形成し、該メッキされた補強パターンが該メッキされた補強パターン下部の前記絶縁フィルムを露出する開口部を含み、該開口部によって露出された該絶縁フィルムに前記第２スプロケットホールを形成する請求項２のフィルムキャリアテープの製造方法。
  6. 前記導電パターンが配線パターンと中間パターンとを含み、該中間パターンと前記絶縁フィルムとを同時に打ち抜いて、補強パターンを完成するとともに該絶縁フィルムに前記第２スプロケットホールを形成する請求項１のフィルムキャリアテープの製造方法。
  7. 前記導電層のパターニングが前記導電層上へのフォトレジストパターンの形成を含み、該フォトレジストパターンが前記配線パターンを形成するための第１パターンと前記補強パターンまたは前記中間パターンを形成するための第２パターンとを含む請求項２または請求項６のフィルムキャリアテープの製造方法。
  8. フィルムキャリアテープ形成領域と第１スプロケットホール形成領域とに区分され、絶縁フィルムと該絶縁フィルム上に積層された導電層とを含むベースフィルムを供給することと；
    前記第１スプロケットホール形成領域内に第１スプロケットホールを形成することと；
    前記第１スプロケットホールを形成した後、前記フィルムキャリアテープ形成領域内に第２スプロケットホールを形成することと、を含むフィルムキャリアテープの製造方法。
  9. 前記フィルムキャリアテープ形成領域上にフォトレジスト層を形成した後、前記第２スプロケットホールを形成する請求項８のフィルムキャリアテープの製造方法。
JP2010513106A 2007-06-22 2008-06-17 フィルムキャリアテープの製造方法 Pending JP2010531057A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070061799A KR100818328B1 (ko) 2007-06-22 2007-06-22 필름 캐리어 테이프의 제조 방법
PCT/KR2008/003425 WO2009002035A2 (en) 2007-06-22 2008-06-17 Method of manufacturing film carrier tape

Publications (2)

Publication Number Publication Date
JP2010531057A true JP2010531057A (ja) 2010-09-16
JP2010531057A5 JP2010531057A5 (ja) 2011-05-06

Family

ID=39533400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513106A Pending JP2010531057A (ja) 2007-06-22 2008-06-17 フィルムキャリアテープの製造方法

Country Status (3)

Country Link
JP (1) JP2010531057A (ja)
KR (1) KR100818328B1 (ja)
WO (1) WO2009002035A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870191B1 (ko) * 2012-03-05 2018-06-22 해성디에스 주식회사 회로 기판 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3463634B2 (ja) * 1999-12-07 2003-11-05 カシオ計算機株式会社 キャリアテープの製造方法
JP2004273703A (ja) * 2003-03-07 2004-09-30 Shindo Denshi Kogyo Kk テープキャリア、およびその製造方法
JP2006156856A (ja) * 2004-12-01 2006-06-15 Shindo Denshi Kogyo Kk Ｃｏｆテープの製造方法、およびｃｏｆテープ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709452B2 (ja) * 2002-06-26 2005-10-26 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP2007067073A (ja) 2005-08-30 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463634B2 (ja) * 1999-12-07 2003-11-05 カシオ計算機株式会社 キャリアテープの製造方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP2004273703A (ja) * 2003-03-07 2004-09-30 Shindo Denshi Kogyo Kk テープキャリア、およびその製造方法
JP2006156856A (ja) * 2004-12-01 2006-06-15 Shindo Denshi Kogyo Kk Ｃｏｆテープの製造方法、およびｃｏｆテープ

Also Published As

Publication number Publication date
WO2009002035A2 (en) 2008-12-31
WO2009002035A3 (en) 2009-02-26
KR100818328B1 (ko) 2008-04-02

Similar Documents

Publication Publication Date Title
JP4541763B2 (ja) 回路基板の製造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US8039761B2 (en) Printed circuit board with solder bump on solder pad and flow preventing dam
US7875805B2 (en) Warpage-proof circuit board structure
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2007221110A (ja) キャビティの形成された基板製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP2007088477A (ja) キャビティを備えた基板の製造方法
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
US7795722B2 (en) Substrate strip and substrate structure and method for manufacturing the same
JP3932247B2 (ja) 電子部品実装用基板の製造方法
JP2010531057A (ja) フィルムキャリアテープの製造方法
JP2004064086A (ja) 半導体パッケージ用フィルムキャリアテープ及びその製造方法
US7662662B2 (en) Method for manufacturing carrier substrate
US8084349B2 (en) Method for forming post bump
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
JP3821426B2 (ja) 電子部品実装用基板
TWI711346B (zh) 線路板結構及其製造方法
TWI836975B (zh) 晶片封裝結構及其製作方法
KR101420088B1 (ko) 회로기판 제조방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR101109216B1 (ko) 인쇄회로기판의 제조방법
KR20230102925A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100708

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110316

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018