KR100818328B1 - 필름 캐리어 테이프의 제조 방법 - Google Patents

필름 캐리어 테이프의 제조 방법 Download PDF

Info

Publication number
KR100818328B1
KR100818328B1 KR1020070061799A KR20070061799A KR100818328B1 KR 100818328 B1 KR100818328 B1 KR 100818328B1 KR 1020070061799 A KR1020070061799 A KR 1020070061799A KR 20070061799 A KR20070061799 A KR 20070061799A KR 100818328 B1 KR100818328 B1 KR 100818328B1
Authority
KR
South Korea
Prior art keywords
pattern
sprocket hole
forming
carrier tape
film carrier
Prior art date
Application number
KR1020070061799A
Other languages
English (en)
Inventor
손동은
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020070061799A priority Critical patent/KR100818328B1/ko
Application granted granted Critical
Publication of KR100818328B1 publication Critical patent/KR100818328B1/ko
Priority to PCT/KR2008/003425 priority patent/WO2009002035A2/en
Priority to JP2010513106A priority patent/JP2010531057A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

필름 캐리어 테이프의 제조 방법이 제공 된다. 필름 캐리어 테이프의 제조 방법은 필름 캐리어 테이프 형성 영역과 제1 스프라켓 홀 형성 영역이 정의되고, 절연 필름 상에 도전층이 적층된 베이스 필름을 제공하고, 제1 스프라켓 홀 형성 영역 내에 제1 스프라켓 홀을 형성하고, 필름 캐리어 테이프 형성 영역 내의 상기 도전층을 패터닝하여 도전 패턴을 형성하고, 필름 캐리어 테이프 형성 영역 내에 제2 스프라켓 홀을 형성하는 것을 포함한다.
필름 캐리어 테이프, 스프라켓 홀, 포토 레지스트

Description

필름 캐리어 테이프의 제조 방법{Method of manufacturing film carrier tape}
도 1은 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법을 나타내는 순서도이다.
도 2a 내지 도 10b는 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명하기 위한 도면들이다.
도 11은 본 발명의 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 나타내는 순서도이다.
도 12a 내지 도 12b는 본 발명의 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명하기 위한 도면들이다.
도 13a 내지 도 15b는 본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명하기 위한 도면들이다.
도 16은 본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 나타내는 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 베이스 필름 5: 필름 캐리어 테이프
10: 제1 스프라켓 홀 형성 영역
20: 필름 캐리어 테이프 형성 영역
30: 절연 필름 40: 도전층
50: 제1 스프라켓 홀 60: 포토 레지스트 패턴
62: 제1 패턴 64, 64a: 제2 패턴
70, 70a: 도전 패턴 70': 도금된 도전 패턴
72: 배선 패턴 72': 도금된 배선 패턴
74: 보강 패턴 74': 도금된 보강 패턴
74a: 중간 패턴 80: 제2 스프라켓 홀
90: 솔더 레지스트
본 발명은 필름 캐리어 테이프의 제조 방법에 관한 것이다.
최근, CRT 디스플레이와 비교하여 경량화 및 박형화가 가능한 LCD, PDP, LED와 같은 평판 디스플레이가 발달하면서, 그에 필요한 디스플레이 부품들의 경량화 및 박형화가 요구되어 왔다. 그래서 이들에 사용되는 반도체 부품도 패키지로 구성하여 이러한 평판 디스플레이의 경량화 및 박형화를 추구하고 있다.
여기서, 일반적으로 반도체 패키지라 함은 각종 전자회로 및 배선이 적층되어 형성된 단일소자 및 집적회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고 반도체 칩의 전기적 성능을 최적화, 극대 화시키기 위해 리드 프레임(lead frame)이나 인쇄회로기판(PCB) 등을 이용해 메인보드로의 신호 입/출력 단자를 형성하고 봉지수단을 이용하여 몰딩(molding)한 것을 말한다.
이러한 반도체 패키지는 최근 반도체 칩의 진보된 집적화 기술과 전자기기의 소형화에 따라서 이를 뒷받침하기 위해 반도체 패키지의 경박단소(輕薄短小)화의 추세에 있다. 따라서, 리드 프레임이나 인쇄회로기판과 같은 기존의 반도체 패키지보다 경량화 및 박형화를 이룰 수 있는 테이프를 이용한 테이프 캐리어 패키지(TCP; Tape Carrier Package) 등의 수요가 증가하고 있다.
테이프 캐리어 패키지는 기존의 반도체 패키지보다 한정된 좁은 면적에서도 많은 수의 신호 입출력단자를 만들 수 있고, 얇은 연성 테이프(flexible tape)를 이용함으로써 패키지 형상이나 위치의 제약을 덜 받을 수 있게 되어, 소형화, 고집적화, 다핀화 등을 추구할 수 있는 차세대 반도체 패키지 기술이다. 이와 같은 테이프 캐리어 패키지로는 TAB(Tape Automated Bonding), COF(Chip On Film) 또는 플렉서블 볼그리드어레이(Flexible BGA) 등이 있다.
이와 같은 테이프 캐리어 패키지에 사용되는 필름 캐리어 테이프는 릴투릴(reel-to-reel) 방식으로 이송되므로, 롤러의 스프라켓이 수용되는 스프라켓 홀(sprocket hole)을 포함한다. 그런데, 포토 레지스트 도포, 노광, 현상 등 필름 캐리어 테이프의 연속되는 제조 공정에서 스프라켓 홀의 존재는 과노광이나, 이물질의 발생 등 필름 캐리어 테이프 제조 공정의 안정성을 떨어뜨릴 수 있다.
본 발명이 이루고자 하는 기술적 과제는 공정 안정성이 향상된 필름 캐리어 테이프의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한, 본 발명의 일 태양에 따른 필름 캐리어 테이프의 제조 방법은, 필름 캐리어 테이프 형성 영역과 제1 스프라켓 홀 형성 영역이 정의되고, 도전층이 적층된 절연 필름을 제공하고, 제1 스프라켓 홀 형성 영역 내에 제1 스프라켓 홀을 형성하고, 필름 캐리어 테이프 형성 영역 내의 도전층을 패터닝하여 도전 패턴을 형성하고, 필름 캐리어 테이프 형성 영역 내에 제2 스프라켓 홀을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한, 본 발명의 따른 태양에 따른 필름 캐리어 테이프의 제조 방법은, 필름 캐리어 테이프 형성 영역과 제1 스프라켓 홀 형성 영역이 정의되고, 도전층이 적층된 절연 필름을 제공하고, 제1 스프라켓 홀 형성 영역 내에 제1 스프라켓 홀을 형성하고, 제1 스프라켓 홀을 형성한 후에, 필름 캐리어 테이프 형성 영역 내에 제2 스프라켓 홀을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
우선 도 1 내지 도 10b를 참조하여 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법을 나타내는 순서도이다. 도 2a 내지 도 10b는 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명하기 위한 도면들이다. 각각의 단면도는 각각의 평면도에서 B-B'을 따라 절단한 것이다. 또한 본 발명의 일 실시예에서는 설명의 편의를 위하여 4개의 필름 캐리어 테이프가 한 조를 이루어 제조되는 것을 예로 드나, 이에 제한되는 것은 아니다.
도 1, 도 2a 및 도 2b를 참조하면, 절연 필름(30) 상에 도전층(40)이 적층된 베이스 필름(1)을 제공한다(S10).
절연 필름(30)은 고분자 물질 등과 같은 절연 물질로 이루어진 얇은 필름이며, 예를 들어 폴리이미드(polyimide) 필름일 수 있다. 도전층(40)은 금, 알루미늄, 구리 등과 같은 금속을 절연 필름(30) 상에 스퍼터(sputter)하여 형성할 수 있다. 여기서 도전층(40)은 예를 들어 구리층일 수 있다.
또한 베이스 필름(1)에는 필름 캐리어 테이프 형성 영역(20)과 제1 스프라켓 홀 형성 영역(10)이 정의된다. 여기서 필름 캐리어 테이프 형성 영역(20)은 베이스 필름(1)에 복수 개의 필름 캐리어 테이프가 형성되는 영역이다. 그리고 제1 스프라켓 홀 형성 영역(10)은, 필름 캐리어 테이프 제조 공정에서 베이스 필름(1) 이송시 롤러의 스프라켓이 수용되는 제1 스프라켓 홀이 형성되는 영역이다.
이상에서 절연 필름 상에 도전층이 적층된 베이스 필름을 이용하여 설명하였다. 하지만, 필름 캐리어 테이프의 제조 공정에서, 필름 캐리어 테이프의 자중(自重)에 의한 휘어짐을 방지하는 보강 필름(예를 들어, PET(PolyEthyleneTerephthalate))을, 베이스 필름의 도전층이 적층된 면의 반대면에 부착하여 공정이 수행될 수도 있다.
도1, 도 3a 및 도 3b를 참조하면, 베이스 필름(1)의 제1 스프라켓 홀 형성 영역(10) 내에 제1 스프라켓 홀(50)을 형성한다(S20).
제1 스프라켓 홀(50)은 금형을 이용하여 도전층(40)과 절연 필름(30)을 펀칭해서 형성될 수 있다. 여기서 제1 스프라켓 홀(50)의 형태는 제한이 없으나, 원형, 타원형, 정사각형, 직사각형 등일 수 있다.
도 1, 도 4a 및 도 4b를 참조하면, 베이스 필름(1)의 필름 캐리어 테이프 형성 영역(20) 내에 포토 레지스트 패턴(60)을 형성한다(S30).
구체적으로 롤코터(Roll Coater) 등에 의하여 포토 레지스트를 도전층(40) 상에 도포하여 포토 레지스트 층을 형성한다. 그리고 포토 레지스트 층을 노광, 현상하여 포토 레지스트 패턴(60)을 형성한다. 포토 레지스트 패턴(60)은 유리 마스크(glass mask)를 사용하여 자외선(UV)에 노광시킨 후, 현상하여 형성할 수 있다. 여기서 포토 레지스트 패턴(60)은 배선 패턴을 형성하기 위한 제1 패턴(62)과 보강 패턴을 형성하기 위한 제2 패턴(64)을 포함한다.
도 1, 도 5a 및 도 5b를 참조하면, 포토 레지스트 패턴(60)을 마스크로 하여 도전층(40)을 식각하고, 포토 레지스트 패턴(60)을 박리하여 도전 패턴(70)을 형성한다(S40). 여기서 도전층(40)을 식각하는 것과 포토 레지스트 패턴(60)을 박리하는 것은 습식 식각 공정을 이용할 수 있다.
도전 패턴(70)은 배선 패턴(72)과 보강 패턴(74)을 포함한다. 배선 패턴(72) 은 반도체 칩의 각 리드(lead, 예를 들어 솔더 볼(solder ball))와 연결되는 부분으로 입력측과 출력측을 포함한다.
또한 보강 패턴(74)은 배선 패턴(72)이 형성되는 영역의 외부, 즉 이하에서 설명할 제2 스프라켓 홀이 형성될 영역에 형성된다. 보강 패턴(74)은 두께가 얇은 필름 캐리어 테이프의 이송시, 롤러의 스프라켓 부분이 수용되는 제2 스프라켓 홀 부분의 강도를 보강한다. 이는 얇은 필름 캐리어 테이프의 제2 스프라켓 홀 부분이, 롤러의 스프라켓에 의해 인가되는 스트레스를 견디지 못하고 찢어지거나 변형되는 것을 방지한다. 여기서 보강 패턴(74)은 보강 패턴(74) 하부의 절연 필름(30)을 노출시키는 개구부(76)를 포함한다.
도 1, 도 6a 및 도 6b를 참조하면, 필름 캐리어 테이프 형성 영역(20) 내에 제2 스프라켓 홀(80)을 형성한다(S50). 제2 스프라켓 홀(80)은 필름 캐리어 테이프의 이송시 롤러의 스프라켓이 수용되는 부분이다.
제2 스프라켓 홀(80)은 개구부(76)에 의해 노출되는 절연 필름(30)에 형성된다. 즉, 개구부(76)에 의해 노출되는 절연 필름(30)을 금형 등을 이용하여 펀칭해서 제2 스프라켓 홀(80)을 형성할 수 있다.
그리고 개구부(76)의 사이즈(size)보다 제2 스프라켓 홀(80)의 사이즈를 더 작게 형성할 수 있다. 구체적으로 사각형 형태로 각각 이루어진 제2 스프라켓 홀(80)과 개구부(76)에 있어, 제2 스프라켓 홀(80)은 개구부(76)의 각변으로부터 소정의 거리(D)만큼 이격되어 형성될 수 있다. 또한, 도면에는 도시하지 않았지만 제2 스프라켓 홀과 개구부가 원형이라면 제2 스프라켓 홀의 직경이 더 작을 수도 있다.
제2 스프라켓 홀(80)보다 개구부(76)의 사이즈가 더 클 경우, 롤러의 스프라켓이 수용되는 과정에서 스프라켓과 보강 패턴(74)의 물리적 접촉에 의해, 스프라켓이 손상되는 것을 막을 수 있다. 또한 보강 패턴(74)을 이루는 구리와 같은 도전 물질이 파손되거나, 보강 패턴(74)으로부터 떨어져 나와서 배선 패턴(72)을 단락(short)시키는 것을 막을 수도 있다.
또한 공정 개선을 통해서 전술한 바와 같은 것들이 문제되지 않는다면, 제2 스프라켓 홀(80)을 개구부(76)와 같은 사이즈로 형성할 수도 있다.
한편, 도전 패턴(70)을 형성한 후에 제2 스프라켓 홀(80)을 형성하면, 보다 안정적으로 도전 패턴(70)을 형성할 수 있다. 도 7을 참조하면, 제2 스프라켓 홀(80)을 형성한 후 롤코터 등에 의하여 포토 레지스트(66)를 도포하는 경우, 제2 스프라켓 홀(80) 내부로 포토 레지스트(66)가 유입되어 경화될 수 있다. 제2 스프라켓 홀(80) 내부로 유입되어 경화된 포토 레지스트의 단부(68)는 표면 장력과 중력 등의 영향으로, 도전층(40) 상에 도포된 부분보다 더 두껍게 형성된다. 따라서 노광시 제2 스프라켓 홀(80) 내부로 유입되어 경화된 포토 레지스트 부분(68)까지 노광을 할 경우, 다른 부분이 과노광되는 결과가 발생한다. 또한 노광시 제2 스프라켓 홀(80) 내부로 유입되어 경화된 포토 레지스트 부분(68)을 고려하지 않으면, 이 부분이 이물질로 잔존하게 되어 정밀한 패터닝을 방해하게 된다. 그러나 도전 패턴(70)을 형성한 후에 제2 스프라켓 홀(80)을 형성하게 되면, 이와 같은 현상을 막을 수 있으므로 보다 안정적으로 패터닝을 할 수 있다.
도 1, 도 8a 및 도 8b를 참조하면, 도전 패턴(70)을 도금하여 도금된 도전 패턴(70')을 형성한다(S60). 도금된 도전 패턴(70')은 금 또는 주석의 무전해도금(electroless plating)을 이용하여 형성될 수 있다. 도금된 도전 패턴(70')은 도금된 배선 패턴(72')과 도금된 보강 패턴(74')을 포함한다. 또한, 도금된 도전 패턴(70')은 구리 등으로 이루어진 도전 패턴(70)을 손상으로부터 방지하고, 반도체 칩을 필름 캐리어 테이프에 안착할 때 반도체 칩과의 본딩을 용이하게 한다.
도 1, 도 9a 및 도 9b를 참조하면, 도금된 배선 패턴(72') 상에 솔더 레지스트(solder resist, 90)를 형성한다. 솔더 레지스트(90)는 도금된 배선 패턴(72')을 보호하고, 반도체 칩을 필름 캐리어 테이프에 안착하는 과정에서 솔더 볼과 같은 리드가 원하지 않는 곳에 부착되는 것을 방지한다. 여기서 솔더 레지스트(90)는 우레탄계 또는 감광성 열경화 수지 조성물 등의 잉크를 스크린 인쇄하여 형성할 수 있다.
도 1, 도 10a 및 도 10b를 참조하면, 베이스 필름(1)을 슬리팅(slitting)하여 필름 캐리어 테이프(5)를 형성한다. 구체적으로 도 9b의 Ⅹ-Ⅹ'을 따라 절단하여, 복수개의 필름 캐리어 테이프(5)를 형성한다. 여기서 Ⅹ-Ⅹ'을 따라 절단되는 부분은 도금된 도전 패턴(70')이 형성되어 있지 않으며, 절연 필름(30)만 형성되어 있는 부분이다.
다음으로 도 2a 내지 도 5b, 도 8a 내지 도 12b를 참조하여, 본 발명의 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법에 대하여 설명한다.
도 11은 본 발명의 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 나타내는 순서도이다. 도 12a와 도 12b는 본 발명의 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명하기 위한 도면들이다. 도 2a 내지 도 5b, 도 8a 내지 도 10b와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다. 또한 각각의 단면도는 각각의 평면도에서 B-B'을 따라 절단한 것이다.
본 발명의 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법이 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법과 다른 점은, 도전 패턴에 도금을 한 후에 제2 스프라켓 홀을 형성한다는 점이다. 도전 패턴 형성 단계(S40) 이전까지의 단계는 본 발명의 일 실시예와 동일하므로, 그 이후의 단계만을 설명한다.
도 11 내지 도 12b를 참조하면, 도전 패턴(도 5a와 도 5b의 70 참조)을 도금하여 도금된 도전 패턴(70')을 형성한다(S52). 도금된 도전 패턴(70')은 상기에서 설명한 것처럼 금 또는 주석의 무전해도금을 이용하여 형성할 수 있다. 또한 도금된 보강 패턴(74')은 도금된 보강 패턴(74') 하부의 절연 필름(30)을 노출시키는 개구부(76')를 포함한다.
도 11 및 도 8a 및 도 8b를 참조하면, 절연 필름(30)에 제2 스프라켓 홀(80)을 형성한다(S62). 구체적으로, 개구부(76')에 의해 노출되는 절연 필름(30)을 금형 등을 이용하여 펀칭해서 제2 스프라켓 홀(80)을 형성할 수 있다.
도 1 내지 도 3b, 도 8a 내지 도 10b, 및 도 13a 내지 도 15b를 참조하여, 본 발명의 또 다른 실시예에 따른 캐리어 테이프의 제조 방법을 설명한다.
도 13a 내지 도 15b는 본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프 의 제조 방법을 설명하기 위한 도면들이다. 도 1 내지 도 3b, 도 8a 내지 도 10b와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다. 또한 각각의 단면도는 각각의 평면도에서 B-B'을 따라 절단한 것이다.
본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법이 본 발명의 일 실시예에 따른 필름 캐리어 테이프의 제조 방법과 다른 점은, 도전 패턴으로 배선 패턴과 중간 패턴을 형성하고, 중간 패턴과 절연 필름을 동시에 펀칭하여 보강 패턴을 완성하고 제2 스프라켓 홀을 형성한다는 점이다. 본 발명의 일 실시예에서의 포토 레지스트 패턴을 형성하는 단계(S30), 도전 패턴 형성하는 단계(S40), 제2 스프라켓 홀을 형성하는 단계(S50) 등에서 차이가 있으므로 이에 대하여 설명한다.
도 13a 내지 도 14b를 참조하면, 본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법에서, 포토 레지스트 패턴(60)은 배선 패턴을 형성하기 위한 제1 패턴(62)과 중간 패턴(74a)을 형성하기 위한 제2 패턴(64a)을 포함한다. 따라서 포토 레지스트 패턴(60)을 마스크로 하여 도전층을 식각하고, 포토 레지스트 패턴(60)을 박리하여 형성된, 도전 패턴(70a)은 배선 패턴(72)과 중간 패턴(74a)를 포함한다.
도 15a와 도 15b를 참조하면, 중간 패턴(74a)과 절연 필름(30)을 동시에 펀칭하여 제2 스프라켓 홀(80)을 형성한다. 즉, 중간 패턴(74a)을 금형 등을 이용하여 펀칭해서 보강 패턴(74)을 완성하고, 동시에 절연 필름(30)에 제2 스프라켓 홀(80)을 형성한다.
또한 도면에는 도시하지 않았지만, 도전 패턴을 도금한 후에 도금된 중간 패턴과 절연 필름을 동시에 펀칭하여, 보강 패턴을 완성하고 절연 필름에 제2 스프라켓 홀을 형성할 수도 있다.
도 16은 본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법을 설명하는 순서도이다.
도 16을 참조하면, 본 발명의 또 다른 실시예에 따른 필름 캐리어 테이프의 제조 방법이 일 실시예에 따른 필름 캐리어 테이프의 제조 방법과 다른 점은, 포토 레지스트 패턴을 형성하고 도전 패턴을 형성하기 전에 제2 스프라켓 홀을 형성한다(S44)는 점이다. 포토 레지스트 패턴을 형성하는 단계(S30) 이전까지의 단계는 본 발명의 일 실시예와 동일하므로 그 이후의 단계만을 설명한다.
도전층과 절연필름을 동시에 펀칭하여, 절연 필름에 제2 스프라켓 홀을 형성한다(S44).
구체적으로 포토 레지스트 패턴 형성 단계(S30)에서 형성된 포토 레지스트 패턴 중 보강 패턴을 형성하기 위한 제1 패턴은, 포토 레지스트 패턴 하부의 도전층을 노출시키는 개구부를 포함한다. 개구부에 의해 노출되는 도전층과 그 하부의 절연 필름을 금형을 이용하여 동시에 펀칭하여, 절연 필름에 제2 스프라켓 홀을 형성할 수 있다(S44).
그리고 제2 스프라켓 홀을 형성한(S44) 후, 습식 식각에 의하여 포토 레지스트 패턴을 박리하여 도전 패턴을 형성할 수 있다(S54).
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기한 바와 같은 필름 캐리어 테이프의 제조 방법에 따르면 포토 레지스트가 제2 스프라켓 홀 내부로 유입되지 않으므로, 보다 안정적인 패터닝을 할 수 있다.
본 발명의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

Claims (9)

  1. 필름 캐리어 테이프 형성 영역과 제1 스프라켓 홀 형성 영역이 정의되고, 절연 필름 상에 도전층이 적층된 베이스 필름을 제공하고;
    상기 제1 스프라켓 홀 형성 영역 내에 제1 스프라켓 홀을 형성하고;
    상기 필름 캐리어 테이프 형성 영역 내의 상기 도전층을 패터닝하여, 배선 패턴과 보강 패턴을 포함하는 도전 패턴을 형성하고;
    상기 필름 캐리어 테이프 형성 영역 내에 제2 스프라켓 홀을 형성하는 것을 포함하는 필름 캐리어 테이프의 제조 방법.
  2. 제 1항에 있어서,
    상기 보강 패턴은 상기 보강 패턴 하부의 절연 필름을 노출시키는 개구부를 포함하고,
    상기 개구부에 의해 노출되는 상기 절연 필름에 제2 스프라켓 홀을 형성하는 필름 캐리어 테이프의 제조 방법.
  3. 제 2항에 있어서,
    상기 개구부의 사이즈보다 상기 제2 스프라켓 홀의 사이즈가 더 작은 필름 캐리어 테이프의 제조 방법.
  4. 제 1항에 있어서.
    상기 도전 패턴을 도금하여, 도금된 배선 패턴과 도금된 보강 패턴을 형성하고,
    상기 도금된 보강 패턴은 상기 도금된 보강 패턴 하부의 절연 필름을 노출시키는 개구부를 포함하고,
    상기 개구부에 의해 노출되는 상기 절연 필름에 제2 스프라켓 홀을 형성하는 필름 캐리어 테이프의 제조 방법.
  5. 제 1항에 있어서,
    상기 패터닝하는 것은, 상기 도전층 상에 포토 레지스트 패턴을 형성하되, 상기 포토 레지스트 패턴은 상기 배선 패턴을 형성하기 위한 제1 패턴과 상기 보강 패턴을 형성하기 위한 제2 패턴을 포함하는 필름 캐리어 테이프의 제조 방법.
  6. 필름 캐리어 테이프 형성 영역과 제1 스프라켓 홀 형성 영역이 정의되고, 절연 필름 상에 도전층이 적층된 베이스 필름을 제공하고,
    상기 제1 스프라켓 홀 형성 영역 내에 제1 스프라켓 홀을 형성하고,
    상기 필름 캐리어 테이프 형성 영역 내에 상기 도전층을 패터닝하여, 배선 패턴과 중간 패턴을 포함하는 도전 패턴을 형성하고,
    상기 중간 패턴과 상기 절연 필름을 동시에 펀칭하여, 보강 패턴을 완성하고, 상기 절연 필름에 상기 제2 스프라켓 홀을 형성하는 것을 포함하는 필름 캐리어 테이프의 제조 방법.
  7. 제 6항에 있어서,
    상기 패터닝하는 것은, 상기 도전층 상에 포토 레지스트 패턴을 형성하되, 상기 포토 레지스트 패턴은 상기 배선 패턴을 형성하기 위한 제1 패턴과 상기 중간 패턴을 형성하기 위한 제2 패턴을 포함하는 필름 캐리어 테이프의 제조 방법.
  8. 필름 캐리어 테이프 형성 영역과 제1 스프라켓 홀 형성 영역이 정의되고, 도전층이 적층된 절연 필름을 제공하고;
    상기 제1 스프라켓 홀 형성 영역 내에 제1 스프라켓 홀을 형성하고;
    상기 제1 스프라켓 홀을 형성한 후에, 상기 필름 캐리어 테이프 형성 영역 내에, 보강 패턴으로 둘러싸인 제2 스프라켓 홀을 형성하는 것을 포함하는 필름 캐리어 테이프의 제조 방법.
  9. 제 8항에 있어서,
    상기 필름 캐리어 테이프 형성 영역 상에 포토 레지스트층을 형성한 후에, 상기 제2 스프라켓 홀을 형성하는 필름 캐리어 테이프의 제조 방법.
KR1020070061799A 2007-06-22 2007-06-22 필름 캐리어 테이프의 제조 방법 KR100818328B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070061799A KR100818328B1 (ko) 2007-06-22 2007-06-22 필름 캐리어 테이프의 제조 방법
PCT/KR2008/003425 WO2009002035A2 (en) 2007-06-22 2008-06-17 Method of manufacturing film carrier tape
JP2010513106A JP2010531057A (ja) 2007-06-22 2008-06-17 フィルムキャリアテープの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070061799A KR100818328B1 (ko) 2007-06-22 2007-06-22 필름 캐리어 테이프의 제조 방법

Publications (1)

Publication Number Publication Date
KR100818328B1 true KR100818328B1 (ko) 2008-04-02

Family

ID=39533400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070061799A KR100818328B1 (ko) 2007-06-22 2007-06-22 필름 캐리어 테이프의 제조 방법

Country Status (3)

Country Link
JP (1) JP2010531057A (ko)
KR (1) KR100818328B1 (ko)
WO (1) WO2009002035A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870191B1 (ko) * 2012-03-05 2018-06-22 해성디에스 주식회사 회로 기판 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070026194A (ko) * 2005-09-01 2007-03-08 닛토덴코 가부시키가이샤 Ｔａｂ용 테이프 캐리어 및 그 제조 방법
JP2007067073A (ja) 2005-08-30 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463634B2 (ja) * 1999-12-07 2003-11-05 カシオ計算機株式会社 キャリアテープの製造方法
JP2002299385A (ja) * 2001-03-29 2002-10-11 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3709452B2 (ja) * 2002-06-26 2005-10-26 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP4118713B2 (ja) * 2003-03-07 2008-07-16 新藤電子工業株式会社 テープキャリアの製造方法
JP4657689B2 (ja) * 2004-12-01 2011-03-23 新藤電子工業株式会社 Ｃｏｆテープの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067073A (ja) 2005-08-30 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアの製造方法
KR20070026194A (ko) * 2005-09-01 2007-03-08 닛토덴코 가부시키가이샤 Ｔａｂ용 테이프 캐리어 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870191B1 (ko) * 2012-03-05 2018-06-22 해성디에스 주식회사 회로 기판 제조방법

Also Published As

Publication number Publication date
WO2009002035A2 (en) 2008-12-31
JP2010531057A (ja) 2010-09-16
WO2009002035A3 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US7875805B2 (en) Warpage-proof circuit board structure
US20080060838A1 (en) Flip chip substrate structure and the method for manufacturing the same
US8067696B2 (en) Printed circuit board and method for manufacturing same
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
US7795722B2 (en) Substrate strip and substrate structure and method for manufacturing the same
US20110132651A1 (en) Circuit board and method of manufacturing the same
KR20050006298A (ko) Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
KR100818328B1 (ko) 필름 캐리어 테이프의 제조 방법
US20070186413A1 (en) Circuit board structure and method for fabricating the same
CN112469204A (zh) 电路板及其制造方法
US9041166B2 (en) Manufacturing method of circuit structure
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP3061767B2 (ja) テープキャリアとその製造方法
US20110111587A1 (en) Method for forming post bump
US20230164928A1 (en) Flexible circuit board and manufacturing method thereof
US9497865B2 (en) Printed circuit board and fabrication method thereof
US12040262B2 (en) Flex board and flexible module
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
US20230026254A1 (en) Flex Board and Flexible Module
US8450624B2 (en) Supporting substrate and method for fabricating the same
TW202322666A (zh) 軟性線路板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180320

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee