JP2004335806A - Ｔａｂ用テープキャリアの製造方法 - Google Patents

Ｔａｂ用テープキャリアの製造方法 Download PDF

Info

Publication number
JP2004335806A
JP2004335806A JP2003130806A JP2003130806A JP2004335806A JP 2004335806 A JP2004335806 A JP 2004335806A JP 2003130806 A JP2003130806 A JP 2003130806A JP 2003130806 A JP2003130806 A JP 2003130806A JP 2004335806 A JP2004335806 A JP 2004335806A
Authority
JP
Japan
Prior art keywords
insulating layer
rows
layer
metal support
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003130806A
Other languages
English (en)
Other versions
JP3734481B2 (ja
Inventor
Toshiki Naito
俊樹 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2003130806A priority Critical patent/JP3734481B2/ja
Priority to TW093111062A priority patent/TW200503131A/zh
Priority to EP04009608A priority patent/EP1475831B1/en
Priority to DE602004012650T priority patent/DE602004012650T2/de
Priority to CNB2004100477549A priority patent/CN100367483C/zh
Priority to US10/839,141 priority patent/US6939745B2/en
Priority to KR1020040032243A priority patent/KR20040095720A/ko
Publication of JP2004335806A publication Critical patent/JP2004335806A/ja
Application granted granted Critical
Publication of JP3734481B2 publication Critical patent/JP3734481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】分離された端面の波打ちや回路パターンの引裂けが生じにくく、信頼性の高いＴＡＢ用テープキャリアを効率よく製造することのできる、ＴＡＢ用テープキャリアの製造方法を提供すること。
【解決手段】長尺の支持金属層１上に絶縁層２を樹脂溶液の塗布および乾燥により形成した後、その絶縁層２上に配線パターン３をセミアディティブ法により、複数列で形成する。その後、支持金属層１における配線パターン３の各列の間にスリット溝Ｓを形成した後、スリット溝Ｓに沿って絶縁層２を切り裂いて、各列毎に分離することによって、ＴＡＢ用テープキャリア１２を得る。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、ＴＡＢ用テープキャリアの製造方法、詳しくは、ＴＡＢ法によって、電子部品を実装するためのＴＡＢ用テープキャリアを製造する方法に関する。
【０００２】
【従来の技術】
ＴＡＢ用テープキャリアは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法によって、半導体素子などからなる電子部品を実装するために広く用いられている。このようなＴＡＢ用テープキャリアには、通常、電子部品を実装するための複数の配線パターンが、長手方向に沿って互いに所定間隔を隔てて設けられている。
【０００３】
このようなＴＡＢ用テープキャリアの製造では、通常、金属支持層上に絶縁層が積層されてなる幅広の長尺基板を用意して、その長尺基板の絶縁層上に、導体層からなる配線パターンを複数列で形成した後、最終段階で、これを各列毎にスリットするようにしている。
【０００４】
一方、フレキシブルプリント配線板の製造方法として、（ａ）ロールツーロールで、シート状の導電層上にポリイミド系ワニスをキャスト成膜した後、硬化させてポリイミド膜からなる絶縁層を形成する工程；（ｂ）ロールツーロールで、該シート状の導電層に、エッチングにより複数の配線回路を列状に配列させた配線回路の列を複数形成すると共に隣接する配線回路の列の間に、該ポリイミド膜が露出するようにスリット溝を設ける工程；（ｃ）ロールツーロールで、該スリット溝を被覆しないように該配線回路を含む導電層上にカバーレイを形成する工程； 及び（ｄ）ロールツーロールで、複数列の配線回路をニップロールを使用して該スリット溝に沿って個々の配線回路の列に分離する工程を含んでなるフレキシブルプリント配線板の製造方法が提案されている（特許文献１参照）。
【０００５】
【特許文献１】
特許第３３５６０７６号公報
【発明が解決しようとする課題】
しかし、特許文献１に記載される方法では、シート状の導電層上にポリイミド系ワニスをキャスト成膜した後、硬化させてポリイミド膜からなる絶縁層を形成しているので、導電層には、ポリイミド系ワニスの硬化時に３００℃以上の熱履歴が与えられている。
【０００６】
一方、導電層は、通常、電気特性が良好で安価かつ入手しやすい銅箔からなるが、そのような銅箔は、ポリイミド系ワニスの硬化温度において、アニールされてしまい、降伏点が低下して、外力による塑性変形が生じやすくなる。
【０００７】
そのため、導電層に、このような熱履歴が与えられた状態で、その後に、ニップロールを使用してスリット溝に沿って個々の配線回路の列にスリットすると、切り裂かれた端面が波打ち、さらには、導電層の引裂けが発生するという不具合を生じる。特に、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）などの微細配線が要求される用途においては、導電層の厚さが薄いため、このような不具合がより一層顕著となる。
【０００８】
また、特許文献１には、導電層と反対側の絶縁層上に、接着剤を介してキャリアシートを設けることが記載されている。しかし、接着剤を使用すると、接着剤特性による耐熱性温度の低下や耐薬品性において制約を受け、また、切り裂き時に絶縁層の端面に接着剤によるバリが発生したり、あるいは、切り裂き後にキャリアシート上に残存した接着剤が、配線回路の信頼性を低下させる原因となる。
【０００９】
本発明は、このような事情に鑑みなされたもので、その目的とするところは、分離された端面の波打ちや回路パターンの引裂けが生じにくく、信頼性の高いＴＡＢ用テープキャリアを効率よく製造することのできる、ＴＡＢ用テープキャリアの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明のＴＡＢ用テープキャリアの製造方法は、長尺の金属支持層上に絶縁層を直接形成する工程、前記絶縁層上に配線パターンを複数列で直接形成する工程、前記金属支持層の前記配線パターンの各列の間にスリット溝を形成する工程、前記スリット溝に沿って前記絶縁層を切り裂くことにより、各列毎に分離する工程を含んでいることを特徴としている。
【００１１】
また、本発明のＴＡＢ用テープキャリアの製造方法においては、前記金属支持層が、ステンレス箔であることが好ましい。
【００１２】
【発明の実施の形態】
図１および図２は、本発明のＴＡＢ用テープキャリアの製造方法の一実施形態を示す工程図である。以下、図１および図２を参照して、本発明のＴＡＢ用テープキャリアの製造方法の一実施形態について説明する。
【００１３】
この方法では、図１（ａ）に示すように、まず、長尺の金属支持層１を用意する。金属支持層１としては、特に制限されることなく、例えば、ステンレス箔、銅箔、ニッケル箔などが用いられる。ステンレス箔は、高弾性率を有し、後述する切り裂き時に切れ味がよく、熱履歴による機械特性の変化もほとんど生じないため、金属支持層１として好適である。なお、ステンレスには、ＡＩＳＩ（米国鉄鋼協会）の規格に基づいて、例えば、ＳＵＳ３０１、ＳＵＳ３０４、ＳＵＳ３０５、ＳＵＳ３０９、ＳＵＳ３１０、ＳＵＳ３１６、ＳＵＳ３１７、ＳＵＳ３２１、ＳＵＳ３４７など種々の種類があるが、いずれのステンレスをも用いることができる。
【００１４】
また、金属支持層１の厚さは、例えば、３〜１００μｍ、さらには、５〜３０μｍ、とりわけ、８〜２０μｍのものが好ましく用いられる。このような金属支持層１としては、その幅が、１００〜１０００ｍｍ、好ましくは、１５０〜４００ｍｍ程度の長尺なテープ状のものが用意される。
【００１５】
次いで、この方法では、図１（ｂ）に示すように、長尺の金属支持層１上に絶縁層２を直接形成する。
【００１６】
絶縁層２を形成する絶縁体としては、特に制限されることなく、例えば、ポリイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂が用いられ、好ましくは、ポリイミド樹脂が用いられる。
【００１７】
金属支持層１上に絶縁層２を直接形成するには、例えば、樹脂溶液を金属支持層１の表面に塗布し、乾燥後に加熱硬化させる。樹脂溶液は、上記した樹脂を、有機溶媒などに溶解することによって調製することができる。樹脂溶液としては、例えば、ポリイミド樹脂の前駆体であるポリアミド酸樹脂の溶液などが用いられる。また、樹脂溶液の塗布は、ドクターブレード法、スピンコート法などの公知の塗布方法を、適宜用いることができる。そして、適宜加熱することによって乾燥させた後、例えば、２００〜６００℃で加熱硬化させることにより、金属支持層１上に、可撓性を有する樹脂フィルムからなる絶縁層２が、直接形成される。
【００１８】
また、絶縁層２は、例えば、感光性ポリアミド酸樹脂などの感光性樹脂の溶液を、金属支持層１上に塗布し、露光および現像することにより、所定のパターンとして形成することもできる。
【００１９】
さらに、絶縁層２は、予めフィルム状に形成されたＢステージ状態の樹脂フィルムを、金属支持層１の表面に加熱圧着させることによって、形成することもできる。
【００２０】
このようにして形成された絶縁層２の厚みは、例えば、３〜５０μｍ、好ましくは、５〜３０μｍである。
【００２１】
次いで、この方法では、この絶縁層２上に、配線パターン３を複数列で直接形成する。配線パターン３を形成するための導体としては、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などが用いられ、好ましくは、銅が用いられる。また、配線パターン３の形成は、特に制限されることなく、絶縁層２の表面に、配線パターン３を、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法などの公知のパターンニング法によって形成すればよい。
【００２２】
サブトラクティブ法では、まず、絶縁層２の全面に導体層を積層して、その導体層上に、複数列の回路パターン３に対応するエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
【００２３】
また、アディティブ法では、まず、絶縁層２上に、複数列の回路パターン３と逆パターン（反転パターン）でめっきレジストを形成して、次いで、絶縁層２におけるめっきレジストが形成されていない表面に、無電解めっきにより、配線パターン３を形成し、その後に、めっきレジストを除去する。
【００２４】
また、セミアディティブ法では、まず、絶縁層２上に下地となる導体薄膜を形成して、次いで、この下地上に、複数列の回路パターン３と逆パターン（反転パターン）でめっきレジストを形成した後、下地におけるめっきレジストが形成されていない表面に、電解めっきにより配線パターン３を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の下地を除去する。
【００２５】
これらのパターンニング法のうちでは、図１（ｃ）〜図２（ｈ）に示すように、セミアディティブ法が好ましく用いられる。
【００２６】
すなわち、セミアディティブ法では、まず、図１（ｃ）に示すように、絶縁層２の全面に、下地４となる導体薄膜を形成する。下地４の形成は、真空蒸着法、とりわけ、スパッタ蒸着法が好ましく用いられる。また、下地４となる導体は、クロムや銅などが好ましく用いられる。より具体的には、例えば、絶縁層２の全面に、クロム薄膜と銅薄膜とをスパッタ蒸着法によって、順次に形成することが好ましい。なお、下地４の形成においては、例えば、クロム薄膜の厚さが、好ましくは、１００〜６００Å、銅薄膜の厚さが、好ましくは、５００〜２０００Åとなるように設定する。
【００２７】
次いで、図１（ｄ）に示すように、複数列で形成する配線パターン３の各列毎の幅方向両側縁部に対応する位置において、長手方向に沿って、複数の送り孔５を、金属支持層１、絶縁層２および下地４の厚さ方向を貫通するように、所定間隔毎に穿孔形成する（図３参照）。送り孔５の穿孔形成は、例えば、ドリル穿孔、レーザ加工、パンチング加工、エッチングなどの公知の加工方法を用いることができ、好ましくは、パンチング加工が用いられる。
【００２８】
そして、図１（ｅ）に示すように、下地４上に、複数列の配線パターン３と逆パターン（反転パターン）のめっきレジスト６を形成する。めっきレジスト６は、例えば、液状レジストやドライフィルムレジストなどを用いて公知の方法により、各列毎に、配線パターン３の逆パターンのレジストパターンとして形成する。なお、このめっきレジスト６は、金属支持層１の全面にも形成する。
【００２９】
次いで、図１（ｆ）に示すように、下地４におけるめっきレジスト６が形成されていない部分に、電解めっきにより複数列の配線パターン３を形成する。電解めっきは、電解銅めっきが好ましく用いられる。
【００３０】
そして、図２（ｇ）に示すように、めっきレジスト６を、例えば、化学エッチング（ウェットエッチング）などの公知のエッチング法または剥離によって除去した後、図２（ｈ）に示すように、めっきレジスト６が形成されていた部分の下地４を、同じく、化学エッチング（ウェットエッチング）など公知のエッチング法により除去する。
【００３１】
これによって、絶縁層２上に、配線パターン３が複数列で形成される。すなわち、配線パターン３は、図３（ａ）が参照されるように、長尺の金属支持層２の幅方向（長手方向に直交する方向）において、互いに隣接する複数の列Ｌ毎に、かつ、各列Ｌにおいては、金属支持層２の長手方向において、互いに所定間隔が隔てられた略矩形状の電子部品の実装領域Ｒ毎に、それぞれ形成される。
【００３２】
なお、このようにして形成された配線パターン３の厚みは、例えば、３〜５０μｍ、好ましくは、５〜２５μｍである。
【００３３】
次いで、この方法では、図２（ｉ）に示すように、ソルダレジスト７を、各配線パターン３における各配線８の途中部分を被覆するように形成し（図３（ｂ）参照）、ソルダレジスト７から露出する各配線８の両端部に、ニッケルめっき層および金めっき層（図示せず。）を形成する。
【００３４】
ソルダレジスト７の形成は、例えば、感光性のソルダレジストを用いて、写真法や印刷法などの公知の方法により、所定パターンとして形成すればよい。また、ニッケルめっき層および金めっき層は、それぞれ、例えば、電解ニッケルめっきおよび電解金めっきにより形成すればよい。
【００３５】
なお、このようにして形成されたソルダレジスト７の厚みは、例えば、５〜３０μｍ、好ましくは、８〜２０μｍである。
【００３６】
そして、この方法では、図１（ｊ）に示すように、金属支持層１において、実装領域Ｒに対応する部分に開口部９を形成する（図３（ｂ）参照）とともに、配線パターン３が形成される各列Ｌの間にスリット溝Ｓを形成する（図３（ａ）参照）。
【００３７】
金属支持層１に開口部９およびスリット溝Ｓを形成するには、金属支持層１における実装領域Ｒに対応する部分、および、金属支持層１における長手方向に沿う各列Ｌの間の部分を、例えば、ウエットエッチング（化学エッチング）によって、同時に開口形成する。エッチングするには、実装領域Ｒに対応する部分および各列Ｌの間の部分以外を、エッチングレジストによって被覆した後、塩化第二鉄溶液などの公知のエッチング液を用いてエッチングし、その後、エッチングレジストを除去すればよい。
【００３８】
このようにして形成されたスリット溝Ｓは、その幅が２０〜２００μｍ、好ましくは、５０〜１５０μｍである。スリット溝Ｓの幅が、これより狭いと、切り裂き時に金属支持層１の端面が接触して、スリット溝Ｓの端面が変形する場合がある。また、これより広いと、スリット溝Ｓの端面の形状が波状になり、切り裂き精度が低下する場合がある。
【００３９】
そして、このようにして得られた連続シート（各列毎に分離する前の状態のＴＡＢ用テープキャリアが並列状に連続形成されているシート）１０には、図３（ａ）に示すように、長尺の金属支持層２の幅方向に沿って互いに隣接する複数の列Ｌ毎に、電子部品が実装される実装領域Ｒが、金属支持層２の長手方向に沿って互いに所定間隔を隔てて連続するように設けられており、各列Ｌの間には、スリット溝Ｓが金属支持層２における長手方向に沿って、互いに隣接する送り孔５の間に設けられている。
【００４０】
なお、各実装領域Ｒの表面は、図３（ｂ）に示すように、略矩形状をなし、その中央部が電子部品（図示せず。）を実装（載置）するための略矩形状の実装部１１とされている。そして、各配線パターン３は、この実装部１１の周囲四方において、実装部１１の内側と外側とに跨って延びる複数の配線８からなり、各配線８は、実装部１１の各辺において、互いに所定間隔を隔てて並列状に配置されている。各配線８の実装部１１の内側におけるピッチ（すなわち、１つの配線８の幅と、２つの配線８間の幅（間隔）との合計の長さ）は、例えば、６０μｍ以下、好ましくは、４０μｍ以下で、通常、１０μｍ以上に設定されている。このようなピッチによって、高密度配線を実現することができる。
【００４１】
また、ソルダレジスト７は、実装部１１を囲むようにして、各配線８の途中部分を被覆する状態で、略矩形枠状に設けられている。なお、ソルダレジスト７から露出する各配線８の両端部には、ニッケルめっき層および金めっき層が設けられている。
【００４２】
なお、各実装領域Ｒの裏面は、各実装領域Ｒに対応して金属支持層１が開口される略矩形状の開口部９が形成されている。
【００４３】
そして、この方法では、図２（ｋ）に示すように、スリット溝Ｓに沿って絶縁層２を切り裂くことにより、連続シート１０を各列毎に分離して、ＴＡＢ用テープキャリア１２を得る。
【００４４】
スリット溝Ｓに沿って絶縁層２を切り裂くには、特に制限されないが、例えば、図４に示すように、互いに対向する２つのロールからなるニップロール２２を用いて、そのニップロール２２の送り出し方向下流側において、ニップロール２２の送り出し方向と直交する方向に、連続シート１０をスリット溝Ｓを境として交互に反対方向へ引っ張ればよい。
【００４５】
より具体的には、ニップロール２２から連続シート１０を水平方向に送り出した後、ニップロール２２の送り出し方向に対して直交する上下方向において、互いに隣り合う列が反対方向となるように引っ張れば、連続シート１０は、スリット溝Ｓに沿って１列毎に上下方向に切り裂かれ、これによって連続シート１０が１列毎に分離して、ＴＡＢ用テープキャリア１２として、連続的に得ることができる。
【００４６】
なお、図４において、ニップロール２２の下流側には、図示しない巻取りロールが、ニップロール２２の送り出し方向と直交する方向において、連続シート１０の各列に対応して上下方向において交互に複数設けられており、各巻取りロールが、連続シート１０を各列毎に引っ張って、そのまま巻き取るようにされている。
【００４７】
このような方法によって、ＴＡＢ用テープキャリア１２を製造すれば、金属支持層１にスリット溝Ｓを形成して、そのスリット溝Ｓに沿って絶縁層２を切り裂いて、各列毎に分離するので、切り裂かれた端面の波打ちや、たとえ回路パターン３を薄く形成しても回路パターン３の引裂けを防止することができる。
【００４８】
また、金属支持層１上に絶縁層２を直接形成し、絶縁層２上に配線パターン３を直接形成するので、つまり、接着剤を使用しないので、そのような接着剤に起因する耐熱性温度の低下や耐薬品性の制約を受けることがなく、ＴＡＢ用テープキャリア１２の製造工程、あるいは、電子部品の実装工程においても、十分な耐熱性を有し、接着剤に起因する信頼性の低下を防止することができる。そのため、このようなＴＡＢ用テープキャリア１２の製造方法は、例えば、ＣＯＦなどの薄層かつ微細配線パターンが要求される用途において、有効に用いることができる。
【００４９】
なお、図３および図４では、金属支持層１の幅方向に４列（４条）のＴＡＢ用テープキャリア１２を同時に形成する方法について例示しているが、４列のＴＡＢ用テープキャリア１２を形成するには、実際には、例えば、幅２５０ｍｍのステンレス箔を金属支持層１として用いた場合には、幅４８ｍｍのＴＡＢ用テープキャリア１を４列、幅３００ｍｍのステンレス箔を金属支持層１として用いた場合には、幅７０ｍｍのＴＡＢ用テープキャリア１を４列同時に形成することができる。
【００５０】
なお、本発明のＴＡＢ用テープキャリアの製造方法は、４列に制限されるものではなく、列数は、その目的および用途などによって適宜選択される。
【００５１】
また、上記した方法において、長尺の金属支持層１上に絶縁層２を直接形成する工程、絶縁層２の全面に下地７を形成する工程、送り孔５を、金属支持層１、絶縁層２および下地４の厚さ方向を貫通するように形成する工程、下地４上に、複数列の配線パターン３と逆パターンのめっきレジスト６を形成する工程、下地４におけるめっきレジスト６が形成されていない部分に電解めっきにより複数列の配線パターン３を形成する工程、めっきレジスト６を除去する工程、めっきレジスト６が形成されていた部分の下地４を除去する工程、ソルダレジスト７を、各配線パターン３における各配線８の途中部分を被覆するように形成する工程、金属支持層１において、実装領域Ｒに対応する部分に開口部９を形成するとともに、配線パターン３が形成される各列Ｌの間にスリット溝Ｓを形成する工程、スリット溝Ｓに沿って絶縁層２を切り裂くことにより、連続シート１０を各列Ｌ毎に分離して、ＴＡＢ用テープキャリア１２を得る工程の各工程は、所定間隔を隔てて配置される送り出し側の送出ロールと巻取り側の巻取りロールとを用いる、ロールツーロールによって連続的に実施することができる。
【００５２】
【実施例】
以下、実施例を挙げて本発明をさらに具体的に説明する。
【００５３】
実施例１
厚さ２０μｍ、幅２５０ｍｍのＳＵＳ３０４からなる金属支持層を用意して（図１（ａ）参照）、この金属支持層上に、Ｎ−メチルピロリドンを溶媒として重合したポリアミド酸樹脂の溶液を、コンマロールコータを用いて流延塗布し、１２０〜１６０℃まで徐々に温度を変化させて乾燥させた。さらに、２００〜４００℃まで徐々に昇温後、４００℃で１時間保持することにより硬化させ、これによって、金属支持層上に、ポリイミド樹脂からなる絶縁層を形成した。なお、コンマロールコータのコータギャップを調整することにより、絶縁層を１２μｍの厚みで形成した（図１（ｂ）参照）。
【００５４】
次いで、セミアディティブ法によって、絶縁層上に複数列の配線パターンを形成した。すなわち、まず、絶縁層上に、スパッタ蒸着法により厚み３００Åのクロム薄膜と厚み７００Åの銅薄膜とを下地として形成した（図１（ｃ）参照）。
【００５５】
その後、複数列で形成する配線パターンの各列毎の幅方向両側縁部に対応する位置において、長手方向に沿って、複数の送り孔を、金属支持層、絶縁層および下地の厚さ方向を貫通させるようにして、パンチング加工により穿孔形成した後（図１（ｄ）参照）、下地上に、複数列の配線パターンと逆パターンのめっきレジストを形成した（図１（ｅ）参照）。めっきレジストは、下地上および金属支持層の裏面に、感光性ドライフィルムレジストを真空ラミネータを用いて積層した後、その感光性ドライフィルムレジストを、所定パターンが描写されたガラスマスクを用いて露光し、その後、約１重量％の炭酸ナトリウム水溶液中で、各列毎の配線パターンの逆パターンに現像することにより形成した。
【００５６】
次いで、めっきレジストから露出する下地上に、電解銅めっきにより厚み１０μｍの配線パターンを形成した後（図１（ｆ）参照）、めっきレジストを剥離し（図２（ｇ）参照）、そのめっきレジストが形成されていた部分の下地を、クロム薄膜は、過酸化水素・硫酸液にて、銅薄膜は、フェリシアン化カリウム溶液にてエッチングした（図２（ｈ）参照）。
【００５７】
これによって、絶縁層上に、配線パターンが、金属支持層の幅方向において互いに所定間隔が隔てられた４つの列（４条）毎に、かつ、各列においては、金属支持層の長手方向において、互いに所定間隔が隔てられた略矩形状の電子部品の実装領域毎に、それぞれ形成された。
【００５８】
次いで、スクリーン印刷法によって、厚み１５μｍ程度の感光性のソルダレジストを、各配線パターンにおける各配線の途中部分を被覆するように形成した（図２（ｉ）参照）。
【００５９】
また、ソルダレジストから露出する各配線の両端部に、電解ニッケルめっきおよび電解銅めっきを順次施すことにより、厚み２μｍのニッケルめっき層および厚み０．５μｍの金めっき層を形成した。
【００６０】
その後、上記で得られた連続シートの回路パターン側および金属支持層側を、真空ラミネータを用いて、感光性のドライフィルムレジストで被覆し、その感光性のドライフィルムレジストを、金属支持層における実装領域に対応する開口部形成部分、および、金属支持層における長手方向に沿う各列の間のスリット溝形成部分が露出するように、露光および現像した後、塩化第二鉄溶液を用いて、金属支持層の露出部分をエッチングした（図２（ｊ）参照）。これによって、金属支持層において、実装領域に対応する部分に開口部が形成されるとともに、配線パターンが形成される各列の間に、幅１００μｍのスリット溝が形成された。
【００６１】
次いで、連続シートをニップロールから送り出し、ニップロールの下流側において、互いに隣り合う列が反対方向となるように各列を交互に緊張状態で巻き取って、スリット溝に沿って１列毎に上下方向に切り裂くことにより、連続シートが１列毎に分離された４つのＴＡＢ用テープキャリアを得た（図２（ｋ）参照）。
【００６２】
各ＴＡＢ用テープキャリアに、切り裂かれた端面の波打ちや回路パターンの引裂けがないことを確認した。
【００６３】
【発明の効果】
以上述べたように、本発明のＴＡＢ用テープキャリアの製造方法によれば、金属支持層にスリット溝を形成して、そのスリット溝に沿って絶縁層を切り裂いて、各列毎に分離するので、切り裂かれた端面の波打ちや、たとえ回路パターンを薄く形成しても回路パターンの引裂けを防止することができる。また、金属支持層上に絶縁層を直接形成し、絶縁層上に配線パターンを直接形成するので、つまり、接着剤を使用しないので、そのような接着剤に起因する耐熱性温度の低下や耐薬品性の制約を受けることがなく、ＴＡＢ用テープキャリアの製造工程、あるいは、電子部品の実装工程においても、十分な耐熱性を有し、接着剤に起因する信頼性の低下を防止することができる。そのため、本発明のＴＡＢ用テープキャリアの製造方法は、例えば、ＣＯＦなどの薄層かつ微細配線パターンが要求される用途において、有効に用いることができる。
【図面の簡単な説明】
【図１】本発明のＴＡＢ用テープキャリアの製造方法の一実施形態を示す工程図であって、
（ａ）は、長尺の金属支持層を用意する工程、
（ｂ）は、長尺の金属支持層上に絶縁層を直接形成する工程、
（ｃ）は、絶縁層の全面に下地となる導体薄膜を形成する工程、
（ｄ）は、送り孔を、金属支持層、絶縁層および下地の厚さ方向を貫通するように形成する工程、
（ｅ）は、下地上に、複数列の配線パターンと逆パターンのめっきレジストを形成する工程、
（ｆ）は、下地におけるめっきレジストが形成されていない部分に電解めっきにより複数列の配線パターンを形成する工程を示す。
【図２】図１に続いて、本発明のＴＡＢ用テープキャリアの製造方法の一実施形態を示す工程図であって、
（ｇ）は、めっきレジストを除去する工程、
（ｈ）は、めっきレジストが形成されていた部分の下地を除去する工程、
（ｉ）は、ソルダレジストを、各配線パターンにおける各配線の途中部分を被覆するように形成する工程、
（ｊ）は、金属支持層において、実装領域に対応する部分に開口部を形成するとともに、配線パターンが形成される各列の間にスリット溝を形成する工程、
（ｋ）は、スリット溝に沿って絶縁層を切り裂くことにより、連続シートを各列毎に分離して、ＴＡＢ用テープキャリアを得る工程
を示す。
【図３】図１に示すＴＡＢ用テープキャリアの製造方法における、
（ａ）は、連続シートを示す斜視図、
（ｂ）は、（ａ）に示す連続シートの要部平面図を示す。
【図４】図１に示すＴＡＢ用テープキャリアの製造方法において、スリット溝に沿って絶縁層を切り裂く方法の一実施形態を示す説明図である。
【符号の説明】
１ 金属支持層
２ 絶縁層
３ 配線パターン
１２ ＴＡＢ用テープキャリア
Ｓ スリット溝
Ｌ 列

Claims (2)

  1. 長尺の金属支持層上に絶縁層を直接形成する工程、
    前記絶縁層上に配線パターンを複数列で直接形成する工程、
    前記金属支持層の前記配線パターンの各列の間にスリット溝を形成する工程、
    前記スリット溝に沿って前記絶縁層を切り裂くことにより、各列毎に分離する工程
    を含んでいることを特徴とする、ＴＡＢ用テープキャリアの製造方法。
  2. 前記金属支持層が、ステンレス箔であることを特徴とする、請求項１に記載のＴＡＢ用テープキャリアの製造方法。
JP2003130806A 2003-05-08 2003-05-08 Ｔａｂ用テープキャリアの製造方法 Expired - Fee Related JP3734481B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003130806A JP3734481B2 (ja) 2003-05-08 2003-05-08 Ｔａｂ用テープキャリアの製造方法
TW093111062A TW200503131A (en) 2003-05-08 2004-04-21 Method of producing tab tape carrier
DE602004012650T DE602004012650T2 (de) 2003-05-08 2004-04-22 Methode zur TAB-Träger-Herstellung
EP04009608A EP1475831B1 (en) 2003-05-08 2004-04-22 Method of producing TAB tape carrier
CNB2004100477549A CN100367483C (zh) 2003-05-08 2004-04-30 Tab带状载体制造方法
US10/839,141 US6939745B2 (en) 2003-05-08 2004-05-06 Method of producing tab tape carrier
KR1020040032243A KR20040095720A (ko) 2003-05-08 2004-05-07 Ｔａｂ용 테이프 캐리어의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003130806A JP3734481B2 (ja) 2003-05-08 2003-05-08 Ｔａｂ用テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2004335806A true JP2004335806A (ja) 2004-11-25
JP3734481B2 JP3734481B2 (ja) 2006-01-11

Family

ID=32985661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003130806A Expired - Fee Related JP3734481B2 (ja) 2003-05-08 2003-05-08 Ｔａｂ用テープキャリアの製造方法

Country Status (7)

Country Link
US (1) US6939745B2 (ja)
EP (1) EP1475831B1 (ja)
JP (1) JP3734481B2 (ja)
KR (1) KR20040095720A (ja)
CN (1) CN100367483C (ja)
DE (1) DE602004012650T2 (ja)
TW (1) TW200503131A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235067A (ja) * 2006-03-03 2007-09-13 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176543B2 (en) * 2005-01-26 2007-02-13 United Solar Ovonic Corp. Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
KR100774168B1 (ko) 2005-11-16 2007-11-08 엘지전자 주식회사 타임 쉬프트 기능을 갖는 영상표시 장치 및 그 제어방법
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
US20100301005A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Circuit on a Substrate
US20100301006A1 (en) * 2009-05-29 2010-12-02 Nilsson Peter L J Method of Manufacturing an Electrical Component on a Substrate
KR101148099B1 (ko) 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
JP6387818B2 (ja) * 2014-12-11 2018-09-12 日立金属株式会社 気密封止用蓋材の製造方法
DE102018105861B3 (de) * 2018-03-14 2019-07-04 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines Leiterbahnabschnitts eines Anschlussträgers, Verfahren zur Herstellung eines Anschlussträgers, und optoelektronisches Halbleiterbauteil
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009271B1 (en) * 1992-08-08 1997-06-09 Shinko Electric Ind Kk Tab tape and method for producing it
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
JP3356076B2 (ja) * 1998-08-19 2002-12-09 ソニーケミカル株式会社 フレキシブルプリント配線板及びその製造方法
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
JP3555502B2 (ja) * 1999-05-27 2004-08-18 日立電線株式会社 Ｃｏｆ用ｔａｂテープキャリアの製造方法
JP3628273B2 (ja) * 2001-03-30 2005-03-09 三井金属鉱業株式会社 多条電子部品実装用フィルムキャリアテープの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235067A (ja) * 2006-03-03 2007-09-13 Nitto Denko Corp 配線回路基板集合体シートおよびその製造方法

Also Published As

Publication number Publication date
EP1475831B1 (en) 2008-03-26
TW200503131A (en) 2005-01-16
US20040224436A1 (en) 2004-11-11
DE602004012650T2 (de) 2009-06-18
US6939745B2 (en) 2005-09-06
DE602004012650D1 (de) 2008-05-08
JP3734481B2 (ja) 2006-01-11
CN100367483C (zh) 2008-02-06
CN1610084A (zh) 2005-04-27
EP1475831A3 (en) 2006-10-04
EP1475831A2 (en) 2004-11-10
KR20040095720A (ko) 2004-11-15

Similar Documents

Publication Publication Date Title
US7323093B2 (en) Producing method of flexible wired circuit board
JP3638276B2 (ja) 電子部品実装用フィルムキャリアテープ
JP4019068B2 (ja) 回路付サスペンション基板
JP3734481B2 (ja) Ｔａｂ用テープキャリアの製造方法
JP2005317836A (ja) 配線回路基板およびその製造方法
JP3694286B2 (ja) Ｔａｂ用テープキャリア
JP2007059627A (ja) Ｔａｂ用テープキャリアの製造方法
JP3356076B2 (ja) フレキシブルプリント配線板及びその製造方法
JP4123637B2 (ja) フィルムキャリアの製造方法
JP2004140314A (ja) 多層配線板
JP2003008204A (ja) 両面プリント配線板の製造方法
JP3048360B1 (ja) 両面プリント配線板およびその製造方法
JP3997629B2 (ja) 補強シート付ｔａｂ用フィルムキャリアテープ
JPH0529395A (ja) Ｔａｂテープの製造方法
JP2006156856A (ja) Ｃｏｆテープの製造方法、およびｃｏｆテープ
JP2007067073A (ja) Ｔａｂ用テープキャリアの製造方法
JP2005142604A (ja) Ｔａｂ用テープキャリアの製造方法
JP2004014672A (ja) 半導体装置用基板及びその製造方法
KR100606882B1 (ko) 반도체 캐리어용 필름의 제조방법
JP2004128181A (ja) 多層プリント配線板の製造方法
JP4359991B2 (ja) フィルムキャリアの製造方法
JP2004281947A (ja) 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ
JP4359992B2 (ja) フィルムキャリアの製造方法
JP2003188535A (ja) 両面フレキシブル配線板およびその製造方法
JP2000031213A (ja) Ｔａｂテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees