JP2004128181A - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2004128181A JP2004128181A JP2002289591A JP2002289591A JP2004128181A JP 2004128181 A JP2004128181 A JP 2004128181A JP 2002289591 A JP2002289591 A JP 2002289591A JP 2002289591 A JP2002289591 A JP 2002289591A JP 2004128181 A JP2004128181 A JP 2004128181A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- layer
- wiring board
- printed wiring
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】多層プリント配線板をビルドアップ法で製造する場合に、アライメントマークの伸縮、変形を減少させ、境界部を鮮明にし、中心位置の誤認識を減少させ、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度よく形成する多層プリント配線板の製造方法を提供すること。
【解決手段】下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマーク3、4、5として、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いること。
【選択図】図2
【解決手段】下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマーク3、4、5として、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いること。
【選択図】図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子を搭載するビルドアップ法による多層プリント配線板の製造方法に関するものであり、特に、下層回路パターンと上層回路パターンの位置関係を精度よく製造することのできる製造方法に関する。
【0002】
【従来の技術】
多層構造のプリント配線板においては、層間のパターンの位置合わせがされていなければならない。このため、多層構造のプリント配線板をビルドアップ法で製造する場合には、すでにパターン形成されている内層のパターンに合わせて次の層を加工することになる。なぜなら、内層パターンの形成の際に寸法誤差が不可避的に生じているからである。従来は、このパターン合わせを次のように行っていた。
【0003】
すなわち、内層の一部に、次の層のパターン合わせのための基準となるアライメントパターンを設定しておき、そのパターンの加工、及びその次の層の層間材の形成がなされている基板の内層のアライメントパターンを読みとり、その位置を認識する。そして、その認識した位置に基づいて次の層のパターンの加工を行うのである。
しかし、このような方法では、層間材が形成されているのでアライメントパターンの境界部が不鮮明になったり、読みとり時にはすでに表面に粗化が施されていたりして、十分なパターン合わせ精度が得られない場合があった。
【0004】
また、別な方法として、金型によって形成した1組の同一のアライメントマーク(貫通孔)を、多層のパターンの作成に多数回使用して多層プリント配線板を作成する方法がある。この方法は、アライメントマーク検出用の照明光によってアライメントマーク周辺部は露光されるので、1層目のレジストパターン形成時にアライメントマーク周辺部の銅部分が露出してしまい、エッチングによってアライメントマーク周辺の銅が除去されることになる。
【0005】
2層目からも、アライメントマーク周辺の銅が除去されポリイミドが露出した、同一のアライメントマークでアライメントを行うことになるが、ポリイミドは若干の吸水性をもつため、後のウエット工程を通すことによりポリイミドに伸縮が生じたり、また、アライメントマーク部分がポリイミドであるため種々の工程内の搬送によるアライメントマーク部分(貫通孔)の変形を引き起こす。
加えて、ポリイミドは光透過性を持つため、アライメントマークを透過光で確認する時、そのエッジ検出が困難であり中心位置を誤認識し、露光時のオートスケール量と伸縮した実際の基板とに差異が生じ、内層の回路パターンとの位置ズレが生じてしまうといった問題が発生していた。
【0006】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、多層構造のプリント配線板をビルドアップ法で製造する場合に、アライメントマークの伸縮、変形を減少させ、その境界部を鮮明に保ち、その中心位置を誤認識を減少させた、すなわち、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度よく形成することのできる多層プリント配線板の製造方法を提供することを課題とするものである。
【0007】
【課題を解決するための手段】
本発明は、回路パターンが形成されたコア基板に、絶縁層と回路パターンが交互に積層して設けられた多層プリント配線板の製造方法において、下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマークとして、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いることを特徴とする多層プリント配線板の製造方法である。
【0008】
また、本発明は、上記発明による多層プリント配線板の製造方法において、前記コア基板と、絶縁層フィルム及び導体層フィルムが長尺フィルム状であることを特徴とする多層プリント配線板の製造方法である。
【0009】
【発明の実施の形態】
以下に、本発明による多層プリント配線板の製造方法を、その実施の形態に基づいて説明する。
図1は、本発明による多層プリント配線板の製造方法の一実施例におけるコア基板の概念図である。
【0010】
本発明に関わる多層プリント配線板の製造方法は、まず、1層目回路パターンを形成する絶縁層と導体層からなるコア基板にアライメントマークを形成する。
アライメントマークは1層目回路パターン作成用、2層目回路パターン作成用などと積層数に応じた相当数を形成する。図1は、1回の回路パターン形成時に、図1中、上下同一符号の2つ1組のアライメントマークを使用し、3層の回路パターンを作成するため、3組のアライメントマーク3、4、5を金型により打ち抜き加工したコア基板の概念図である。
積層数によってアライメントマークの数は増加する。尚、図1中、上下方向xを基板幅方向、横方向yを基板長さ方向とし、図2、図3でも同様の方向とする。
【0011】
次に、ポジ型レジストを基板全面に塗布し、図1に示す状態、すなわち、アライメントマーク周辺部に銅箔が設けられている状態の、1組の1層目回路パターン作製用アライメントマーク3を使用して1層目回路パターンを形成する。
図2は、図1のA部分を拡大したものである。図2(a)は、1層目回路パターンが形成された後の状態を示したものである。
図2(a)に示すように、露光時にはアライメントマークを確認するため、アライメントマーク検出用の照明光によってアライメントマーク部分が露光され、レジストパターンから銅が露出し、エッチングによって銅が除去され、アライメントマーク周辺部のポリイミドは露出している。1層目に使用したアライメントマーク3以外のアライメントマーク4、5周辺はエッチングされないようにマスク上で設計する。
【0012】
次に、このコア基板上に、接着剤を介して絶縁層フィルム、及び導体層フィルムを積層する(図示せず)。このとき、このコア基板上に設けたアライメントマーク3、4、5上には積層用フィルム(絶縁層フィルム、及び導体層フィルム)が被覆しないようにし、アライメントマークを露出した状態にしておく。
次に、図2(a)に示す、このコア基板上の2層目回路パターン作成用アライメントマーク4を基準として、ビアホールおよび2層目回路パターンを形成する。
【0013】
図2(b)は、図1のA部分を拡大したものであり、2層目回路パターンが形成された後の状態を示したものである。図2(b)に示すように、2層目回路パターン形成時にも1層目回路パターン形成時と同様、2層目回路パターン作製用アライメントマーク4以外のアライメントマーク5周辺部がエッチングされないように設計する。
以降、同様に、所望する層数のビルドアップを繰り返し多層プリント配線板を製造する。図1および図2に示す概念図は3層の回路パターンの場合である。
【0014】
回路パターン形成、およびビアホール形成の位置決めの基準として使用するアライメントマークの形状は特に限定されるものではなく、円形、ドーナツ形、四角形、井形等の中心部分または特定位置部分が確認できる形状が好ましい。特に円形、ドーナツ形が好ましい。
また、1回の位置決めに必要な複数のアライメントマークの数も特に限定されるものではなく、2以上の複数で構成することにより、平面上での位置座標のズレの確認だけではなく、工程中での基板の伸縮量を確認して補正をすることも可能になる。特にアライメントマークの数は4が好ましい。
【0015】
アライメントマークの形成方法は特に限定されるものでなく、フォトリソ法、穴あけ加工法等が考えられる。
フォトリソ法では、フォトレジストによるアライメントマーク形成や、アディティブ法、セミアディティブ法、またはサブトラクティブ法によるアライメントマーク形成方法が考えられる。この方式ではアライメントマーク形状を任意に設計することが可能である。また、工程によっては、回路パターンとアライメントマークを同時に形成することも可能であり、工程数を減らせる利点もある。
【0016】
孔あけ加工法では、ドリル加工、レーザ加工または金型による打ち抜き加工などが考えられる。この加工法では、形状はほぼ円形に限定される。アライメントマークとして貫通孔を形成した場合、同一のアライメントマークをコア基板の両面から確認可能であるため、両面にビルドアップ多層プリント配線板を形成する場合に、両面の位置合わせが容易になる。
【0017】
特にアライメントマークの形成の精度から判断すると、金型による打ち抜き加工が好適である。このとき、1回の位置決めに必要な複数のアライメントマークは、同一の金型を使用した抜き加工で同時に加工することが望ましい。また、同時加工で形成するアライメントマーク間の形状と位置精度は、あらかじめ金型の精度によって確認する事ができ、高い繰り返し加工精度で形成することが可能である。
【0018】
アライメントマークの位置は、コア基板の回路パターン形成部分の外側、例えば、コア基板の幅方向の両端部に形成し、可能であれば積層数の数に応じてコア基板の長さ方向に対し垂直に並べることが好ましい。アライメントマークの数が多くなるのであれば左右のどちらかにずらして作成することも可能である。
図3は、5組のアライメントマークを作成した基板の概念図であるが、図3(a)は、5組をコア基板の長さ方向に対し垂直に一列に並べた概念図、図3(b)は、3組と2組の2列に分けて基板の長さ方向に垂直に並べた概念図である。
【0019】
垂直方向に並べるアライメントマークの数に制限はないが、垂直方向にアライメントマークを並べることにより積層用フィルムの有効幅が狭くなるため、積層数によっては列数を増加させることも可能である。積層用フィルムの幅はコア基板の最内に位置するアライメントマークの間隔より狭くし、積層用フィルムがコア基板の両端部に設けた最内に位置するアライメントマークより内側になるような位置に積層し、コア基板のアライメントマーク部分は露出しているようにする。これは多層化工程を3層以上に繰り返す場合も同様にする。
【0020】
1層目から最上層までの回路形成で使用するアライメントマークは、それぞれどこに位置するアライメントマークを使用してもよく、積層数と使用アライメントマークの組数が一致していればよい。ただし、1層目は最外に位置するアライメントマークを使用し、2層目、3層目と徐々に内側のアライメントマークを使用し、最上層は最内に位置するアライメントマークを使用することが好ましい。
これは、できるだけ回路作成時に使用するアライメントマークの内側に、基板の伸縮を引き起こすポリイミドの露出部分が存在しないようにするためである。
【0021】
また、積層用フィルムに、予めコア基板のアライメントマークより大きい開口部を設け、その開口部をコア基板のアライメントマークの位置に一致するように積層して、コア基板のアライメントマークを積層したフィルムの開口部内に確認できるようにする方式もある。
これは多層化工程を3層以上に繰り返す場合も同様である。この方式では、コア基板と積層用フィルムの大きさをそろえることが出来るが、フィルム積層時にコア基板のアライメントマークが積層用フィルムの開口部に入るよう、積層時にある程度の位置合わせが必要となる。このとき、アライメントマークの位置は特に限定されるものではないが、コア基板の回路パターン部分の外側が望ましい。
【0022】
なお、本発明による多層配線板の製造方法は、枚葉のコア基板に限定されるものではなく、テープ状のフレキシブル基板を用いたロール・ツー・ロールの連続生産方法にも適用できるものである。
また、製造する多層配線板の精度が高い場合には、その精度に応じ上下アライメントマークの間隔を狭くし、コア基板の長さ方向のアライメントマークの加工ピッチを狭くすることで対応できる。
【0023】
上記のように、本発明は、積層する各上層の回路パターンを形成する際に、コア基板上に予め設けられた異なったそれぞれのアライメントマークを基準に露光、ビアホール加工の位置決めを行うことを特徴としている。
配線板の表裏に、逐次積み上げて形成される、各上層の回路パターンおよび上層と内層を電気的に接続するビア形成において、各々異なったそれぞれのアライメントマークを使用するものである。各々異なったそれぞれのアライメントマークは、そのアライメントマーク周辺部に銅箔が設けられており、ポリイミドが露出していないため、ポリイミドの伸縮、アライメントマークの変形等の問題がなく、高精度な露光の位置合わせが可能となる。
【0024】
【実施例】
以下に、実施例により本発明を具体的に説明する。
<実施例1>
図4〜図6は、実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
まず、図4(a)に示すように、幅105mmのテープ状の両面銅箔付ポリイミド基板30(銅箔2、ポリイミド1、銅箔2aで構成される)に、金型を使用した打ち抜き加工にて直径400μmの貫通孔である各層用のアライメントマーク3、4、5を形成した。アライメントマークはテープ状の基板の両端に幅95mmの間隔にて形成された2つを1組とし、テープ状の基板長さ方向に対し垂直に3組作成した。それをテープ状の基板の長さ方向に90mmピッチにて等間隔に形成した。
【0025】
次に、図4(b)に示すように、上記両面銅箔付ポリイミド基板30に脱脂処理を施した後、基板端部に形成した1層目回路パターン作製用アライメントマーク3を基準として位置合わせをし、レーザ加工を、基板の上面から銅箔2、ポリイミド1を貫通し、ポリイミド1と下面側の銅箔2aの境界面まで施し、ビアホール6を形成した。
次に、図4(c)に示すように、上記両面銅箔付ポリイミド基板に形成したビアホール6内部にデスミア処理を施した後、無電解銅めっき及び電解銅めっきを施してめっき層8を形成し、基板両面の銅箔層を電気接続する導通ビア7を形成した。
【0026】
次に、図4(d)に示すように、硫酸と過酸化水素水の混合液により化学研磨を行い、めっき層8の厚さを約10μm程度にした。次に、上記両面銅箔付ポリイミド基板の両面にポジ型の感光性樹脂を塗布、乾燥した後、基板端部に形成した最外に位置する、1層目回路パターン作製用アライメントマーク3を基準としてフォトマスクの位置合わせをし、両面をそれぞれ露光した後、一括現像にて感光性樹脂層の露光部分を除去して、エッチングレジスト9、9aを形成した。露光、現像時には上下2、3層目回路パターン作製用アライメントマーク4、5周辺にレジストが残存するように設計した。
【0027】
次に、図4(e)に示すように、エッチングレジスト9、9aを形成した、上記両面銅箔付ポリイミド基板の両面の銅箔層にエッチング液をスプレー噴霧してエッチングレジスト開口部分の銅箔をエッチング処理にて除去した後、エッチングレジストを剥離して回路パターン11、11aを形成した。
【0028】
次に、図5(a)に示すように、両面に回路パターン11、11aを形成した上記両面銅箔付ポリイミド基板の両面に、それぞれテープ状の片面銅箔付ポリイミド基板12、13を銅箔側が外側になるようにして接着剤を介してラミネートした。このとき積層する片面銅箔付ポリイミド基板は幅90mmであり、コア基板の幅方向の中央から±2mmの位置精度で貼り合わせて、コア基板端部に形成した各層用のアライメントマーク3、4、5を被覆しないようにした。
【0029】
次に、図5(b)に示すように、上記両面銅箔付ポリイミド基板に脱脂処理を施した後、基板端部に形成した2層目回路パターン作製用アライメントマーク4で位置合わせをし、レーザ加工を基板の上面から銅箔13、ポリイミド12を貫通させ、ポリイミド12と下面側の銅箔11の境界面まで施し、ビアホール14を形成した。同様にして、ビアホール14aを形成した。
【0030】
次に、図5(c)に示すように、硫酸と過酸化水素水の混合液により化学研磨を行い、銅箔13、13aを約10μm程度にした。次に、上記両面銅箔付ポリイミド基板に形成した孔の内部にデスミア処理を施した後、無電解銅めっき及び電解銅めっきを施してめっき層16、16aを形成し、基板両面の銅箔層を電気接続する導通ビア15、15aを形成した。
【0031】
次に、図6(a)に示すように、上記両面銅箔付ポリイミド基板の両面にポジ型の感光性樹脂を塗布、乾燥した後、基板端部に形成した2層目回路パターン作製用アライメントマーク4を用いフォトマスクの位置合わせをし、両面をそれぞれ露光した後、一括現像にて感光性樹脂層の露光部分を除去して、エッチングレジスト17、17aを形成した。露光、現像時には3層目回路パターン作製用アライメントマーク5周辺にレジストが残存するように設計した。
【0032】
次に、図6(b)に示すように、エッチングレジスト17、17aが形成された上記両面銅箔付ポリイミド基板の両面の銅箔13、13aにエッチング液をスプレー噴霧してエッチングレジスト開口部分の銅箔をエッチング処理にて除去した後、エッチングレジストを剥離して回路パターン19、19aを形成した。
次に、図6(c)に示すように、2層目回路パターン形成時と同様に、コア基板の端部に形成した3層目回路パターン作製用アライメントマーク5を基準として、両面に積層した片面銅箔付ポリイミド基板に回路パターン形成、ビア形成をそれぞれ行い、上下3層のプリント配線板を製造した。
【0033】
尚、実施例1の多層プリント配線板は回路パターンが上下3層の場合であるが、その他、回路パターンが上下4層、5層等のさらに多層のプリント配線板にも広く適用することができる。
【0034】
【発明の効果】
本発明は、下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマークとして、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いる多層プリント配線板の製造方法であるので、多層構造のプリント配線板をビルドアップ法で製造する場合に、アライメントマークの伸縮、変形を減少させ、その境界部を鮮明に保ち、その中心位置を誤認識を減少させた、すなわち、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度よく形成することのできる多層プリント配線板の製造方法となる。
【図面の簡単な説明】
【図1】本発明による多層プリント配線板の製造方法の一実施例におけるコア基板の概念図である。
【図2】(a)は、図1のA部分を拡大し、1層目回路パターンが形成された後の状態を示した説明図である。
(b)は、図1のA部分を拡大し、2層目回路パターンが形成された後の状態を示した説明図である。
【図3】(a)は、5組のアライメントマークをコア基板の長さ方向に対し垂直に一列に並べた概念図である。
(b)は、5組のアライメントマークを3組と2組の2列に分けて基板の長さ方向に垂直に並べた概念図である。
【図4】実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
【図5】実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
【図6】実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
【符号の説明】
1・・・ポリイミド
2・・・銅箔
3・・・1層目回路パターン作成用アライメントマーク
4・・・2層目回路パターン作成用アライメントマーク
5・・・3層目回路パターン作成用アライメントマーク
6、14・・・ビアホール
7、15・・・導通ビア
8、16・・・めっき層
9、17・・・エッチングレジスト
10、18・・・アライメントマーク周辺部の銅箔
11・・・1層目回路パターン
12・・・絶縁層フィルム
13・・・導体層フィルム
19・・・2層目回路パターン
20、21・・・アライメントマーク周辺部のポリイミド
22・・・積層フィルム
23・・・1列に配列されたアライメントマーク
24・・・2列に配列されたアライメントマーク
30・・・両面銅箔付ポリイミド基板
【発明の属する技術分野】
本発明は、半導体素子を搭載するビルドアップ法による多層プリント配線板の製造方法に関するものであり、特に、下層回路パターンと上層回路パターンの位置関係を精度よく製造することのできる製造方法に関する。
【0002】
【従来の技術】
多層構造のプリント配線板においては、層間のパターンの位置合わせがされていなければならない。このため、多層構造のプリント配線板をビルドアップ法で製造する場合には、すでにパターン形成されている内層のパターンに合わせて次の層を加工することになる。なぜなら、内層パターンの形成の際に寸法誤差が不可避的に生じているからである。従来は、このパターン合わせを次のように行っていた。
【0003】
すなわち、内層の一部に、次の層のパターン合わせのための基準となるアライメントパターンを設定しておき、そのパターンの加工、及びその次の層の層間材の形成がなされている基板の内層のアライメントパターンを読みとり、その位置を認識する。そして、その認識した位置に基づいて次の層のパターンの加工を行うのである。
しかし、このような方法では、層間材が形成されているのでアライメントパターンの境界部が不鮮明になったり、読みとり時にはすでに表面に粗化が施されていたりして、十分なパターン合わせ精度が得られない場合があった。
【0004】
また、別な方法として、金型によって形成した1組の同一のアライメントマーク(貫通孔)を、多層のパターンの作成に多数回使用して多層プリント配線板を作成する方法がある。この方法は、アライメントマーク検出用の照明光によってアライメントマーク周辺部は露光されるので、1層目のレジストパターン形成時にアライメントマーク周辺部の銅部分が露出してしまい、エッチングによってアライメントマーク周辺の銅が除去されることになる。
【0005】
2層目からも、アライメントマーク周辺の銅が除去されポリイミドが露出した、同一のアライメントマークでアライメントを行うことになるが、ポリイミドは若干の吸水性をもつため、後のウエット工程を通すことによりポリイミドに伸縮が生じたり、また、アライメントマーク部分がポリイミドであるため種々の工程内の搬送によるアライメントマーク部分(貫通孔)の変形を引き起こす。
加えて、ポリイミドは光透過性を持つため、アライメントマークを透過光で確認する時、そのエッジ検出が困難であり中心位置を誤認識し、露光時のオートスケール量と伸縮した実際の基板とに差異が生じ、内層の回路パターンとの位置ズレが生じてしまうといった問題が発生していた。
【0006】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、多層構造のプリント配線板をビルドアップ法で製造する場合に、アライメントマークの伸縮、変形を減少させ、その境界部を鮮明に保ち、その中心位置を誤認識を減少させた、すなわち、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度よく形成することのできる多層プリント配線板の製造方法を提供することを課題とするものである。
【0007】
【課題を解決するための手段】
本発明は、回路パターンが形成されたコア基板に、絶縁層と回路パターンが交互に積層して設けられた多層プリント配線板の製造方法において、下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマークとして、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いることを特徴とする多層プリント配線板の製造方法である。
【0008】
また、本発明は、上記発明による多層プリント配線板の製造方法において、前記コア基板と、絶縁層フィルム及び導体層フィルムが長尺フィルム状であることを特徴とする多層プリント配線板の製造方法である。
【0009】
【発明の実施の形態】
以下に、本発明による多層プリント配線板の製造方法を、その実施の形態に基づいて説明する。
図1は、本発明による多層プリント配線板の製造方法の一実施例におけるコア基板の概念図である。
【0010】
本発明に関わる多層プリント配線板の製造方法は、まず、1層目回路パターンを形成する絶縁層と導体層からなるコア基板にアライメントマークを形成する。
アライメントマークは1層目回路パターン作成用、2層目回路パターン作成用などと積層数に応じた相当数を形成する。図1は、1回の回路パターン形成時に、図1中、上下同一符号の2つ1組のアライメントマークを使用し、3層の回路パターンを作成するため、3組のアライメントマーク3、4、5を金型により打ち抜き加工したコア基板の概念図である。
積層数によってアライメントマークの数は増加する。尚、図1中、上下方向xを基板幅方向、横方向yを基板長さ方向とし、図2、図3でも同様の方向とする。
【0011】
次に、ポジ型レジストを基板全面に塗布し、図1に示す状態、すなわち、アライメントマーク周辺部に銅箔が設けられている状態の、1組の1層目回路パターン作製用アライメントマーク3を使用して1層目回路パターンを形成する。
図2は、図1のA部分を拡大したものである。図2(a)は、1層目回路パターンが形成された後の状態を示したものである。
図2(a)に示すように、露光時にはアライメントマークを確認するため、アライメントマーク検出用の照明光によってアライメントマーク部分が露光され、レジストパターンから銅が露出し、エッチングによって銅が除去され、アライメントマーク周辺部のポリイミドは露出している。1層目に使用したアライメントマーク3以外のアライメントマーク4、5周辺はエッチングされないようにマスク上で設計する。
【0012】
次に、このコア基板上に、接着剤を介して絶縁層フィルム、及び導体層フィルムを積層する(図示せず)。このとき、このコア基板上に設けたアライメントマーク3、4、5上には積層用フィルム(絶縁層フィルム、及び導体層フィルム)が被覆しないようにし、アライメントマークを露出した状態にしておく。
次に、図2(a)に示す、このコア基板上の2層目回路パターン作成用アライメントマーク4を基準として、ビアホールおよび2層目回路パターンを形成する。
【0013】
図2(b)は、図1のA部分を拡大したものであり、2層目回路パターンが形成された後の状態を示したものである。図2(b)に示すように、2層目回路パターン形成時にも1層目回路パターン形成時と同様、2層目回路パターン作製用アライメントマーク4以外のアライメントマーク5周辺部がエッチングされないように設計する。
以降、同様に、所望する層数のビルドアップを繰り返し多層プリント配線板を製造する。図1および図2に示す概念図は3層の回路パターンの場合である。
【0014】
回路パターン形成、およびビアホール形成の位置決めの基準として使用するアライメントマークの形状は特に限定されるものではなく、円形、ドーナツ形、四角形、井形等の中心部分または特定位置部分が確認できる形状が好ましい。特に円形、ドーナツ形が好ましい。
また、1回の位置決めに必要な複数のアライメントマークの数も特に限定されるものではなく、2以上の複数で構成することにより、平面上での位置座標のズレの確認だけではなく、工程中での基板の伸縮量を確認して補正をすることも可能になる。特にアライメントマークの数は4が好ましい。
【0015】
アライメントマークの形成方法は特に限定されるものでなく、フォトリソ法、穴あけ加工法等が考えられる。
フォトリソ法では、フォトレジストによるアライメントマーク形成や、アディティブ法、セミアディティブ法、またはサブトラクティブ法によるアライメントマーク形成方法が考えられる。この方式ではアライメントマーク形状を任意に設計することが可能である。また、工程によっては、回路パターンとアライメントマークを同時に形成することも可能であり、工程数を減らせる利点もある。
【0016】
孔あけ加工法では、ドリル加工、レーザ加工または金型による打ち抜き加工などが考えられる。この加工法では、形状はほぼ円形に限定される。アライメントマークとして貫通孔を形成した場合、同一のアライメントマークをコア基板の両面から確認可能であるため、両面にビルドアップ多層プリント配線板を形成する場合に、両面の位置合わせが容易になる。
【0017】
特にアライメントマークの形成の精度から判断すると、金型による打ち抜き加工が好適である。このとき、1回の位置決めに必要な複数のアライメントマークは、同一の金型を使用した抜き加工で同時に加工することが望ましい。また、同時加工で形成するアライメントマーク間の形状と位置精度は、あらかじめ金型の精度によって確認する事ができ、高い繰り返し加工精度で形成することが可能である。
【0018】
アライメントマークの位置は、コア基板の回路パターン形成部分の外側、例えば、コア基板の幅方向の両端部に形成し、可能であれば積層数の数に応じてコア基板の長さ方向に対し垂直に並べることが好ましい。アライメントマークの数が多くなるのであれば左右のどちらかにずらして作成することも可能である。
図3は、5組のアライメントマークを作成した基板の概念図であるが、図3(a)は、5組をコア基板の長さ方向に対し垂直に一列に並べた概念図、図3(b)は、3組と2組の2列に分けて基板の長さ方向に垂直に並べた概念図である。
【0019】
垂直方向に並べるアライメントマークの数に制限はないが、垂直方向にアライメントマークを並べることにより積層用フィルムの有効幅が狭くなるため、積層数によっては列数を増加させることも可能である。積層用フィルムの幅はコア基板の最内に位置するアライメントマークの間隔より狭くし、積層用フィルムがコア基板の両端部に設けた最内に位置するアライメントマークより内側になるような位置に積層し、コア基板のアライメントマーク部分は露出しているようにする。これは多層化工程を3層以上に繰り返す場合も同様にする。
【0020】
1層目から最上層までの回路形成で使用するアライメントマークは、それぞれどこに位置するアライメントマークを使用してもよく、積層数と使用アライメントマークの組数が一致していればよい。ただし、1層目は最外に位置するアライメントマークを使用し、2層目、3層目と徐々に内側のアライメントマークを使用し、最上層は最内に位置するアライメントマークを使用することが好ましい。
これは、できるだけ回路作成時に使用するアライメントマークの内側に、基板の伸縮を引き起こすポリイミドの露出部分が存在しないようにするためである。
【0021】
また、積層用フィルムに、予めコア基板のアライメントマークより大きい開口部を設け、その開口部をコア基板のアライメントマークの位置に一致するように積層して、コア基板のアライメントマークを積層したフィルムの開口部内に確認できるようにする方式もある。
これは多層化工程を3層以上に繰り返す場合も同様である。この方式では、コア基板と積層用フィルムの大きさをそろえることが出来るが、フィルム積層時にコア基板のアライメントマークが積層用フィルムの開口部に入るよう、積層時にある程度の位置合わせが必要となる。このとき、アライメントマークの位置は特に限定されるものではないが、コア基板の回路パターン部分の外側が望ましい。
【0022】
なお、本発明による多層配線板の製造方法は、枚葉のコア基板に限定されるものではなく、テープ状のフレキシブル基板を用いたロール・ツー・ロールの連続生産方法にも適用できるものである。
また、製造する多層配線板の精度が高い場合には、その精度に応じ上下アライメントマークの間隔を狭くし、コア基板の長さ方向のアライメントマークの加工ピッチを狭くすることで対応できる。
【0023】
上記のように、本発明は、積層する各上層の回路パターンを形成する際に、コア基板上に予め設けられた異なったそれぞれのアライメントマークを基準に露光、ビアホール加工の位置決めを行うことを特徴としている。
配線板の表裏に、逐次積み上げて形成される、各上層の回路パターンおよび上層と内層を電気的に接続するビア形成において、各々異なったそれぞれのアライメントマークを使用するものである。各々異なったそれぞれのアライメントマークは、そのアライメントマーク周辺部に銅箔が設けられており、ポリイミドが露出していないため、ポリイミドの伸縮、アライメントマークの変形等の問題がなく、高精度な露光の位置合わせが可能となる。
【0024】
【実施例】
以下に、実施例により本発明を具体的に説明する。
<実施例1>
図4〜図6は、実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
まず、図4(a)に示すように、幅105mmのテープ状の両面銅箔付ポリイミド基板30(銅箔2、ポリイミド1、銅箔2aで構成される)に、金型を使用した打ち抜き加工にて直径400μmの貫通孔である各層用のアライメントマーク3、4、5を形成した。アライメントマークはテープ状の基板の両端に幅95mmの間隔にて形成された2つを1組とし、テープ状の基板長さ方向に対し垂直に3組作成した。それをテープ状の基板の長さ方向に90mmピッチにて等間隔に形成した。
【0025】
次に、図4(b)に示すように、上記両面銅箔付ポリイミド基板30に脱脂処理を施した後、基板端部に形成した1層目回路パターン作製用アライメントマーク3を基準として位置合わせをし、レーザ加工を、基板の上面から銅箔2、ポリイミド1を貫通し、ポリイミド1と下面側の銅箔2aの境界面まで施し、ビアホール6を形成した。
次に、図4(c)に示すように、上記両面銅箔付ポリイミド基板に形成したビアホール6内部にデスミア処理を施した後、無電解銅めっき及び電解銅めっきを施してめっき層8を形成し、基板両面の銅箔層を電気接続する導通ビア7を形成した。
【0026】
次に、図4(d)に示すように、硫酸と過酸化水素水の混合液により化学研磨を行い、めっき層8の厚さを約10μm程度にした。次に、上記両面銅箔付ポリイミド基板の両面にポジ型の感光性樹脂を塗布、乾燥した後、基板端部に形成した最外に位置する、1層目回路パターン作製用アライメントマーク3を基準としてフォトマスクの位置合わせをし、両面をそれぞれ露光した後、一括現像にて感光性樹脂層の露光部分を除去して、エッチングレジスト9、9aを形成した。露光、現像時には上下2、3層目回路パターン作製用アライメントマーク4、5周辺にレジストが残存するように設計した。
【0027】
次に、図4(e)に示すように、エッチングレジスト9、9aを形成した、上記両面銅箔付ポリイミド基板の両面の銅箔層にエッチング液をスプレー噴霧してエッチングレジスト開口部分の銅箔をエッチング処理にて除去した後、エッチングレジストを剥離して回路パターン11、11aを形成した。
【0028】
次に、図5(a)に示すように、両面に回路パターン11、11aを形成した上記両面銅箔付ポリイミド基板の両面に、それぞれテープ状の片面銅箔付ポリイミド基板12、13を銅箔側が外側になるようにして接着剤を介してラミネートした。このとき積層する片面銅箔付ポリイミド基板は幅90mmであり、コア基板の幅方向の中央から±2mmの位置精度で貼り合わせて、コア基板端部に形成した各層用のアライメントマーク3、4、5を被覆しないようにした。
【0029】
次に、図5(b)に示すように、上記両面銅箔付ポリイミド基板に脱脂処理を施した後、基板端部に形成した2層目回路パターン作製用アライメントマーク4で位置合わせをし、レーザ加工を基板の上面から銅箔13、ポリイミド12を貫通させ、ポリイミド12と下面側の銅箔11の境界面まで施し、ビアホール14を形成した。同様にして、ビアホール14aを形成した。
【0030】
次に、図5(c)に示すように、硫酸と過酸化水素水の混合液により化学研磨を行い、銅箔13、13aを約10μm程度にした。次に、上記両面銅箔付ポリイミド基板に形成した孔の内部にデスミア処理を施した後、無電解銅めっき及び電解銅めっきを施してめっき層16、16aを形成し、基板両面の銅箔層を電気接続する導通ビア15、15aを形成した。
【0031】
次に、図6(a)に示すように、上記両面銅箔付ポリイミド基板の両面にポジ型の感光性樹脂を塗布、乾燥した後、基板端部に形成した2層目回路パターン作製用アライメントマーク4を用いフォトマスクの位置合わせをし、両面をそれぞれ露光した後、一括現像にて感光性樹脂層の露光部分を除去して、エッチングレジスト17、17aを形成した。露光、現像時には3層目回路パターン作製用アライメントマーク5周辺にレジストが残存するように設計した。
【0032】
次に、図6(b)に示すように、エッチングレジスト17、17aが形成された上記両面銅箔付ポリイミド基板の両面の銅箔13、13aにエッチング液をスプレー噴霧してエッチングレジスト開口部分の銅箔をエッチング処理にて除去した後、エッチングレジストを剥離して回路パターン19、19aを形成した。
次に、図6(c)に示すように、2層目回路パターン形成時と同様に、コア基板の端部に形成した3層目回路パターン作製用アライメントマーク5を基準として、両面に積層した片面銅箔付ポリイミド基板に回路パターン形成、ビア形成をそれぞれ行い、上下3層のプリント配線板を製造した。
【0033】
尚、実施例1の多層プリント配線板は回路パターンが上下3層の場合であるが、その他、回路パターンが上下4層、5層等のさらに多層のプリント配線板にも広く適用することができる。
【0034】
【発明の効果】
本発明は、下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマークとして、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いる多層プリント配線板の製造方法であるので、多層構造のプリント配線板をビルドアップ法で製造する場合に、アライメントマークの伸縮、変形を減少させ、その境界部を鮮明に保ち、その中心位置を誤認識を減少させた、すなわち、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度よく形成することのできる多層プリント配線板の製造方法となる。
【図面の簡単な説明】
【図1】本発明による多層プリント配線板の製造方法の一実施例におけるコア基板の概念図である。
【図2】(a)は、図1のA部分を拡大し、1層目回路パターンが形成された後の状態を示した説明図である。
(b)は、図1のA部分を拡大し、2層目回路パターンが形成された後の状態を示した説明図である。
【図3】(a)は、5組のアライメントマークをコア基板の長さ方向に対し垂直に一列に並べた概念図である。
(b)は、5組のアライメントマークを3組と2組の2列に分けて基板の長さ方向に垂直に並べた概念図である。
【図4】実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
【図5】実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
【図6】実施例1における多層プリント配線板の製造方法を、その巾方向の断面で示す説明図である。
【符号の説明】
1・・・ポリイミド
2・・・銅箔
3・・・1層目回路パターン作成用アライメントマーク
4・・・2層目回路パターン作成用アライメントマーク
5・・・3層目回路パターン作成用アライメントマーク
6、14・・・ビアホール
7、15・・・導通ビア
8、16・・・めっき層
9、17・・・エッチングレジスト
10、18・・・アライメントマーク周辺部の銅箔
11・・・1層目回路パターン
12・・・絶縁層フィルム
13・・・導体層フィルム
19・・・2層目回路パターン
20、21・・・アライメントマーク周辺部のポリイミド
22・・・積層フィルム
23・・・1列に配列されたアライメントマーク
24・・・2列に配列されたアライメントマーク
30・・・両面銅箔付ポリイミド基板
Claims (2)
- 回路パターンが形成されたコア基板に、絶縁層と回路パターンが交互に積層して設けられた多層プリント配線板の製造方法において、下層回路パターンと上層回路パターンの位置合わせに用いるアライメントマークとして、各層の回路パターンを形成する度に、予めコア基板に設けられた、その周辺部に銅箔を有する貫通孔の内の異なった貫通孔を用いることを特徴とする多層プリント配線板の製造方法。
- 前記コア基板と、絶縁層フィルム及び導体層フィルムが長尺フィルム状であることを特徴とする請求項1記載の多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002289591A JP2004128181A (ja) | 2002-10-02 | 2002-10-02 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002289591A JP2004128181A (ja) | 2002-10-02 | 2002-10-02 | 多層プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128181A true JP2004128181A (ja) | 2004-04-22 |
Family
ID=32281715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002289591A Pending JP2004128181A (ja) | 2002-10-02 | 2002-10-02 | 多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128181A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299842A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 |
JP2009239105A (ja) * | 2008-03-27 | 2009-10-15 | Toppan Printing Co Ltd | 多層回路基板の製造方法 |
JP2010021478A (ja) * | 2008-07-14 | 2010-01-28 | Murata Mfg Co Ltd | 薄膜積層体の加工方法 |
-
2002
- 2002-10-02 JP JP2002289591A patent/JP2004128181A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299842A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 |
JP2009239105A (ja) * | 2008-03-27 | 2009-10-15 | Toppan Printing Co Ltd | 多層回路基板の製造方法 |
JP2010021478A (ja) * | 2008-07-14 | 2010-01-28 | Murata Mfg Co Ltd | 薄膜積層体の加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4523051B2 (ja) | 配線回路基板の製造方法 | |
JP2010087168A (ja) | 多層プリント配線板の製造方法 | |
US20200337156A1 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
JP4952044B2 (ja) | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 | |
KR20110037332A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5407470B2 (ja) | 多層回路基板の製造方法 | |
EP1475831B1 (en) | Method of producing TAB tape carrier | |
JP5176643B2 (ja) | 多層回路基板の製造方法 | |
JP2004128181A (ja) | 多層プリント配線板の製造方法 | |
KR20020050720A (ko) | 다층 플렉시블 배선판의 제조 방법 | |
JP2008016774A (ja) | 回路基板の製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20010047629A (ko) | 인쇄회로기판 제조방법 | |
JP4817009B2 (ja) | プリント配線板の製造方法 | |
JP2005142253A (ja) | フレキシブル多層プリント配線板の製造方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP3048360B1 (ja) | 両面プリント配線板およびその製造方法 | |
KR100313612B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
JP2006100525A (ja) | 多層プリント配線板の製造方法 | |
JP2018182252A (ja) | プリント配線板の製造方法 | |
KR100332516B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
KR101480557B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2580666B2 (ja) | 多層印刷配線板の製造方法 | |
JP2005189462A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Effective date: 20080908 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20090224 Free format text: JAPANESE INTERMEDIATE CODE: A02 |