JP2010021478A - 薄膜積層体の加工方法 - Google Patents

薄膜積層体の加工方法 Download PDF

Info

Publication number
JP2010021478A
JP2010021478A JP2008182783A JP2008182783A JP2010021478A JP 2010021478 A JP2010021478 A JP 2010021478A JP 2008182783 A JP2008182783 A JP 2008182783A JP 2008182783 A JP2008182783 A JP 2008182783A JP 2010021478 A JP2010021478 A JP 2010021478A
Authority
JP
Japan
Prior art keywords
thin film
mask
alignment mark
processing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008182783A
Other languages
English (en)
Other versions
JP5163330B2 (ja
Inventor
Masanobu Nomura
雅信 野村
Yutaka Takeshima
裕 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008182783A priority Critical patent/JP5163330B2/ja
Publication of JP2010021478A publication Critical patent/JP2010021478A/ja
Application granted granted Critical
Publication of JP5163330B2 publication Critical patent/JP5163330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】アライメントマークの近傍領域の剥離を防ぐことができる薄膜積層体の加工方法を提供する。
【解決手段】(a)薄膜積層体の少なくとも最上層の薄膜6dに複数のアライメントマーク22a〜22hを形成した後、(b)保護マスクを設けた状態で薄膜を加工する薄膜加工工程を複数回行う。薄膜加工工程では、毎回異なる少なくとも1つのアライメントマークを選択して位置決めに用い、選択されずに残っているアライメントマークに保護マスクを設けて薄膜を加工する。2回目以降の前記薄膜加工工程において選択されずに残っているアライメントマーク22c〜22hに設ける保護マスク32c〜32hは、1回目の薄膜加工工程においてそのアライメントマーク22c〜22hに保護マスクを設けた第1回マスク領域と、その外周縁に接して全周に渡って取り囲む外周領域とに形成する。
【選択図】図6

Description

本発明は薄膜積層体の加工方法に関し、詳しくは、複数の薄膜が積層された薄膜積層体の薄膜を加工する薄膜積層体の加工方法に関する。
薄膜の多層構造の製造方法としては、大別すると、成膜と加工をしながら各層を形成していく積み上げ方式と、積層膜を全面に形成した後にフォトリソグラフィ等により積層膜を加工していく下方進行方式とがある。
例えば、積み上げ方式で多層構造素子を形成する場合、図11の要部平面図に示すように、一番始めの下地層上に複数のアライメントマークを形成し、後の層の形成工程では、前記のアライメントマークのどれかを使用することが提案されている。このような方法によれば、積層の際の位置合わせ(アライメント)が容易にかつ正確にできる(例えば、特許文献1参照)。
特開平7−202425号公報
製造する多層構造素子が、下層になるほど面積が広い構造であるときは、下方進行方式が製造上有利である。
下方進行方式で多層構造素子を製造する場合、最上層に複数のアライメントマークを形成し、後の下層の形成工程で、前記アライメントマークのどれかを使用することが考えられる。この場合、下層加工時にアライメントマークが十分に識別できるように、アライメントマークはマスクで保護して加工することが考えられる。
しかし、下方進行方式で多層膜を加工する際、アライメントマークに同じ大きさの保護マスクを同じ場所に設けて加工を進めると、例えば図10の断面図に示したように、各層8a,6b,8b,6c,8cの加工端部9が露出し、最上層の薄膜6dで形成したアライメントマークの近傍領域が剥離することがある。
本発明は、かかる実情に鑑み、アライメントマークの近傍領域の剥離を防ぐことができる薄膜積層体の加工方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した薄膜積層体の加工方法を提供する。
薄膜積層体の加工方法は、(a)複数層の薄膜が形成された薄膜積層体の少なくとも最上層の前記薄膜に複数のアライメントマークを形成する、アライメントマーク形成工程と、(b)前記アライメントマーク形成工程の後に複数回行う、保護マスクを設けた状態で前記薄膜を加工する薄膜加工工程とを備える。前記薄膜加工工程において、毎回異なる少なくとも1つの前記アライメントマークを選択して位置決めに用い、選択されずに残っている前記アライメントマークに前記保護マスクを設けて前記薄膜を加工する。2回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、少なくとも1回目の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けた第1回マスク領域と、該第1回マスク領域の外周縁に接しかつ該第1回マスク領域を全周に渡って取り囲む外周領域とに形成する。
上記方法によれば、2回目以降の薄膜加工工程においてアライメントマークに設ける保護マスクは、少なくとも1回目の薄膜加工工程において保護マスクを設けた第1回マスク領域と、その外周領域とを覆う。そのため、少なくとも1回目の薄膜加工工程により加工された、アライメントマークに隣接する薄膜の外周端部は、2回目以降の薄膜加工工程において、そのアライメントマークが選択されるまで、保護マスクで覆われ、プロセスダメージがなくなり、プロセスダメージに伴う外周端部からの膜剥がれを防止できる。これにより、アライメントマークの近傍領域が後工程でも残るようにして、後工程においても確実にかつ高精度に位置合わせをすることが可能になる。
好ましくは、3回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、その1回前の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けたマスク領域と、該マスク領域の外周縁に接しかつ該マスク領域を全周に渡って取り囲む外周領域とに形成する。
上記方法によれば、薄膜加工工程においてアライメントマークの保護マスクに沿って形成される薄膜の外周端部は、次の薄膜加工工程において、そのアライメントマークが選択されなければ、保護マスクによって覆われる。そのため、アライメントマークが選択されるまで、そのアライメントマークの近傍領域のいずれの層の薄膜の外周端部にもプロセスダメージがない状態になり、アライメントマークの近傍領域が後工程でも確実に残るため、後工程においても確実にかつ高精度に位置合わせをすることが可能になる。
好ましくは、前記薄膜は、交互に積層された誘電体の薄膜と導体の薄膜とを含む。
誘電体層と導体層が交互に積層されていると膜剥がれが起こりやすいため、特に本発明は好適である。
好ましくは、前記薄膜加工工程においてドライエッチングにより前記薄膜を加工する。
ドライエッチングで加工するとプロセスダメージに伴う外周端部からの膜剥がれが起こりやすいため、特に本発明は好適である。
本発明によれば、アライメントマークの近傍領域の剥離を防ぐことができる。
以下、本発明の実施の形態について、図1〜図10を参照しながら説明する。
<実施例> 実施例の薄膜積層体の加工方法について、図1〜図9を参照しながら説明する。実施例の薄膜積層体の加工方法は、例えば薄膜積層キャパシタの薄膜積層体を加工する際に適用される。
(1)図1の平面図と図2の断面図に模式的に示すように、基板2上に、スパッタ法又はMOD(Metal-organic decomposition)法などにより、複数の薄膜(SiO膜4、導体のPt膜6a〜6d、誘電体(Ba,Sr)TiOのBST膜8a〜8c)を積層し、薄膜積層体10を形成する。薄膜積層体10は、上から順に、Pt膜6d、BST膜8c、Pt膜6c、BST膜8b、Pt膜6b、BST膜8a、Pt膜6a、SiO膜4、Si基板2が配置されている。
(2)次に、薄膜積層体10の上面10a、すなわち最上層のPt膜6d上に、ポジ型感光性レジストを塗布・ベーク・露光・現像し、図3の平面図に示すように、製品用のレジストマスク20と、アライメントマーク用のレジストマスク21とを形成する。アライメントマーク用のレジストマスク21は、ウェハー(薄膜積層体10)の横方向の両側のアライメントマーク部に、それぞれ、図4の要部拡大平面図に示すように、後工程での位置合わせ用の8個のレジストパターン21a〜21hを形成する。各レジストパターン21a〜21hは、隙間を設けて配置された2×2個のレジスト要素21xからなる。
(3)次に、レジストマスク20,21を介して、イオンミリングにより、上から1層目のPt膜6dを加工した後、レジストマスク20,21をOプラズマアッシングで除去する。これによって、ウェハー(薄膜積層体10)の横方向の両側のアライメントマーク部に、1層目のPt膜6dによって、後述するアライメントマーク22a〜22hが形成される。
(4)次に、ウェハー(薄膜積層体10)の上面にポジ型感光性レジストを塗布・ベーク・露光・現像する。露光時には、図5に示すアライメントマーク22a〜22hのうち、1つのアライメントマーク22aのみ選択して、露光を実施する。具体的には、ウェハー上のアライメントマーク22aの2×2個の要素22xの間に、フォトマスク側の十字状のパターンを位置合わせし、露光する。尚、アライメントマーク22b〜22hの位置のフォトマスク側に相当する部分には、アライメントマーク22b〜22hより大きい面積の四角状のパターンが形成されている。
上記作業によって、形成されたウェハー上のレジストパターン(要部拡大平面図)を図5に示す。図5に示すように、アライメントマーク22a〜22hのうち、アライメントマーク22aの位置には、十字状のレジストパターン30aが形成される。一方、アライメントマーク22b〜22hの位置には、アライメントマーク22b〜22hより大きい四角状の保護レジストマスク30b〜30hが形成される。この7個のアライメントマーク22b〜22hは、後工程のアライメントに使用する。
(5)次に、レジストマスクを介して、反応性イオンエッチングにより上から2層目のBST膜8cを加工し後、レジストマスクをOプラズマアッシングで除去する。
(6)次に、ポジ型感光性レジストを塗布・ベーク・露光・現像し、レジストマスクを形成する。製品用のレジストマスクとともに、アライメントマーク部に、図6の要部拡大平面図に示すレジストマスク32b〜32hを形成する。
今回の露光では、アライメントマーク22bを選択して、今回の露光で位置合わせをするために用い、アライメントマーク22bの2×2個の要素22xの間に十字状のマスクパターン32bを形成する。一方、アライメントマーク22b以外のまだ選択されていない残り6個のアライメントマーク22c〜22hについては、保護マスクとしてアライメントマーク22c〜22hより大きい面積のレジストマスク32c〜32hを形成して覆う。レジストマスク32c〜32hで覆う6個のアライメントマーク22c〜22hは、後工程のアライメントに使用する。
レジストマスク32c〜32hは、1回前のレジストマスク30c〜30hのマスク面積よりも大きい面積で、1回前のレジストマスク30c〜30hでマスクした部分全体を覆うように形成する。
(7)次に、レジストマスクを介して、イオンミリングにより上から3層目のPt膜8bを加工した後、レジストマスクをOプラズマアッシングで除去する。
(8)次に、ポジ型感光性レジストを塗布・ベーク・露光・現像し、レジストマスクを形成する。製品用のレジストマスクに加え、アライメントマーク部に、図7の要部拡大平面図に示すレジストマスク34c〜34hを形成する。
すなわち、今回の露光では、アライメントマーク22cを選択して、今回の露光で位置合わせをするために用い、アライメントマーク22cの2×2個の要素22xの間に十字状のマスクパターン34cを形成する。一方、アライメントマーク22c以外のまだ選択されていない残り5個のアライメントマーク22d〜22hについては、保護マスクとしてアライメントマーク22d〜22hより大きい面積のレジストマスク34d〜34hを形成して覆う。マスクをした5個のアライメントマーク22d〜22hは、後工程のアライメントに使用する。
レジストマスク34d〜34hは、1回前のレジストマスク32d〜32hのマスク面積よりも大きい面積で、かつ、1回前のレジストマスク32d〜32hでマスクした部分全体を覆うように形成する。
(9)次に、レジストマスクを介して、反応性イオンエッチングにより上から4層目のBST膜を加工した後、レジストマスクをOプラズマアッシングで除去する。
(10)以下、同様の工程を繰り返し、積層された薄膜を上から順に加工する。
図8の要部拡大平面図に、7回目のレジストマスク加工時のアライメントマーク部のレジストパターンを示す。後工程で使用する残り2個のアライメントマーク22g,22hは、その1回前のレジストマスクのマスク面積よりも大きい面積のレジストマスク36g,36gで覆われている。
図9は、図8の線A−Bに沿って切断した断面図である。図9に示すように、アライメントマーク22gの近傍領域の各積層膜は段差構造となっている。これは、アライメントマークを覆うレジストマスクを、毎回、その1回前のレジストマスクよりも面積を大きくし、その1回前のレジストマスクでマスクした部分を完全に覆い、全周を取り囲むように形成しているからである。
選択されていないアライメントマークについては、そのアライメントマークの近傍領域においてレジストパターンに沿って形成された薄膜の外周端部を、次の加工時にはそれよりも大きいレジストマスクで覆うため、外周端部に加わるプロセスダメージがなくなり、プロセスダメージに伴う外周端部からの膜剥がれを防止できる。これにより、初回に設けたアライメントマークが後工程でも確実に残るため、後工程においても確実にかつ高精度に位置合わせをすることが可能になる。
<比較例> 比較例として、選択されていないアライメントマークに設けるレジストマスクの面積を同一に、かつ同じ位置に設けた場合のアライメントマークの近傍領域の断面構造を、図10の断面図に示す。比較例の方法では、加工端部9にプロセスダメージが加わり、プロセス中にアライメントマークの近傍領域が剥離することがあった。
<まとめ> 以上のように、選択されずに残っているアライメントマークに設けるレジストマスクの大きさを、毎回、その1回前のレジストマスクよりも面積を大きく、かつ、その1回前のレジストマスクが設けられた部分とその外周領域とに形成することで、選択される前のアライメントマークの近傍領域の薄膜の加工端部が保護マスクで覆われるための、アライメントマークの近傍領域の剥離を防ぐことができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、2回目以降のアライメントマークを覆うレジストパターンについて、少なくとも1回目のアライメントマークを覆うレジストパターンが形成された部分とその外周部分を覆うようにすれば、アライメントマークの近傍領域の剥離を防ぐことが可能となる。
薄膜積層体の加工方法を示す平面図である。(実施例) 薄膜積層体の加工方法を示す断面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大平面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大平面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大平面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大平面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大平面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大平面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大断面図である。(実施例) 薄膜積層体の加工方法を示す要部拡大断面図である。(比較例) 薄膜積層体の加工方法を示す要部拡大平面図である。(従来例)
符号の説明
2 基板
3 Ti膜(薄膜)
4 SiO膜(薄膜)
6a〜6d Pt膜(薄膜)
8a〜8c BST膜(薄膜)
10 薄膜積層体
21a〜21h レジストパターン
22a〜22h アライメントマーク
30a〜30h レジストパターン(保護マスク)
32b〜32h レジストパターン(保護マスク)
34c〜34h レジストパターン(保護マスク)
36g,36h レジストパターン(保護マスク)

Claims (4)

  1. 複数層の薄膜が形成された薄膜積層体の少なくとも最上層の前記薄膜に複数のアライメントマークを形成する、アライメントマーク形成工程と、
    前記アライメントマーク形成工程の後に複数回行う、保護マスクを設けた状態で前記薄膜を加工する薄膜加工工程と、
    を備え、
    前記薄膜加工工程において、毎回異なる少なくとも1つの前記アライメントマークを選択して位置決めに用い、選択されずに残っている前記アライメントマークに前記保護マスクを設けて前記薄膜を加工し、
    2回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、少なくとも1回目の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けた第1回マスク領域と、該第1回マスク領域の外周縁に接しかつ該第1回マスク領域を全周に渡って取り囲む外周領域とに形成することを特徴とする、薄膜積層体の加工方法。
  2. 3回目以降の前記薄膜加工工程において選択されずに残っている前記アライメントマークに設ける前記保護マスクは、いずれも、その1回前の前記薄膜加工工程において当該アライメントマークに前記保護マスクを設けたマスク領域と、該マスク領域の外周縁に接しかつ該マスク領域を全周に渡って取り囲む外周領域とに形成することを特徴とする、請求項1に記載の薄膜積層体の加工方法。
  3. 前記薄膜は、交互に積層された誘電体の薄膜と導体の薄膜とを含むことを特徴とする、請求項1又は2に記載の薄膜積層体の加工方法。
  4. 前記薄膜加工工程において、ドライエッチングにより前記薄膜を加工することを特徴とする、請求項1、2又は3に記載の薄膜積層体の加工方法。
JP2008182783A 2008-07-14 2008-07-14 薄膜積層体の加工方法 Expired - Fee Related JP5163330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008182783A JP5163330B2 (ja) 2008-07-14 2008-07-14 薄膜積層体の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008182783A JP5163330B2 (ja) 2008-07-14 2008-07-14 薄膜積層体の加工方法

Publications (2)

Publication Number Publication Date
JP2010021478A true JP2010021478A (ja) 2010-01-28
JP5163330B2 JP5163330B2 (ja) 2013-03-13

Family

ID=41706050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008182783A Expired - Fee Related JP5163330B2 (ja) 2008-07-14 2008-07-14 薄膜積層体の加工方法

Country Status (1)

Country Link
JP (1) JP5163330B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2355195A2 (en) 2010-02-02 2011-08-10 Nitto Denko Corporation Semiconductor light-emitting device, its encapsulation sheet and method for producing said device
WO2014002794A1 (ja) 2012-06-27 2014-01-03 株式会社村田製作所 薄膜積層素子の製造方法
JP2016146230A (ja) * 2016-03-14 2016-08-12 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、およびサスペンション用フレキシャー基板の製造方法、ならびに検査方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591112A (en) * 1978-12-28 1980-07-10 Fujitsu Ltd Multilayer thin film capacitor
JPS594198A (ja) * 1982-06-30 1984-01-10 富士通株式会社 プリント配線基板の製造方法
JP2001297963A (ja) * 2000-04-12 2001-10-26 Oki Electric Ind Co Ltd 位置合わせ方法
JP2002050757A (ja) * 2000-08-04 2002-02-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP2004128181A (ja) * 2002-10-02 2004-04-22 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2006140454A (ja) * 2004-10-08 2006-06-01 Rohm & Haas Electronic Materials Llc コンデンサ構造
WO2006080276A1 (ja) * 2005-01-28 2006-08-03 Ulvac, Inc. キャパシタンス素子製造方法、エッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591112A (en) * 1978-12-28 1980-07-10 Fujitsu Ltd Multilayer thin film capacitor
JPS594198A (ja) * 1982-06-30 1984-01-10 富士通株式会社 プリント配線基板の製造方法
JP2001297963A (ja) * 2000-04-12 2001-10-26 Oki Electric Ind Co Ltd 位置合わせ方法
JP2002050757A (ja) * 2000-08-04 2002-02-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP2004128181A (ja) * 2002-10-02 2004-04-22 Toppan Printing Co Ltd 多層プリント配線板の製造方法
JP2006140454A (ja) * 2004-10-08 2006-06-01 Rohm & Haas Electronic Materials Llc コンデンサ構造
WO2006080276A1 (ja) * 2005-01-28 2006-08-03 Ulvac, Inc. キャパシタンス素子製造方法、エッチング方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2355195A2 (en) 2010-02-02 2011-08-10 Nitto Denko Corporation Semiconductor light-emitting device, its encapsulation sheet and method for producing said device
WO2014002794A1 (ja) 2012-06-27 2014-01-03 株式会社村田製作所 薄膜積層素子の製造方法
KR20150013265A (ko) 2012-06-27 2015-02-04 가부시키가이샤 무라타 세이사쿠쇼 박막 적층 소자의 제조방법
CN104471675A (zh) * 2012-06-27 2015-03-25 株式会社村田制作所 薄膜层叠元件的制造方法
JPWO2014002794A1 (ja) * 2012-06-27 2016-05-30 株式会社村田製作所 薄膜積層素子の製造方法
KR101708823B1 (ko) * 2012-06-27 2017-02-21 가부시키가이샤 무라타 세이사쿠쇼 박막 적층 소자의 제조방법
JP2016146230A (ja) * 2016-03-14 2016-08-12 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、およびサスペンション用フレキシャー基板の製造方法、ならびに検査方法

Also Published As

Publication number Publication date
JP5163330B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
JP5074549B2 (ja) 回路基板およびその製造方法
JP2010267933A (ja) ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2010087301A (ja) 半導体装置の製造方法
JP2008500727A (ja) 分離相補型マスクパターン転写方法
JP2009163203A (ja) 半導体素子のパターン形成方法
KR20120067707A (ko) 대면적 나노스케일 패턴형성방법
JP2008053517A (ja) アレイ基板の製造方法及びアレイ基板
CN103246156A (zh) 形成自我对准的套准标记的方法
JP5163330B2 (ja) 薄膜積層体の加工方法
KR930000226B1 (ko) 패턴오염으로부터 보호되는 반도체장치 및 그의 제조방법
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
US5427980A (en) Method of making a contact of a semiconductor memory device
TWI765643B (zh) 記憶體元件及其製造方法
KR101708823B1 (ko) 박막 적층 소자의 제조방법
US9711358B2 (en) Method of forming non-continuous line pattern and non-continuous line pattern structure
US8057987B2 (en) Patterning method of semiconductor device
JP4648745B2 (ja) 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ
KR100604775B1 (ko) 반도체 웨이퍼의 모서리 처리 방법
JP2008098417A (ja) 加速度センサー製造用基板及びその製造方法
JPH1167637A (ja) 電子線露光方法
JP2006253356A (ja) 半導体装置及びその製造方法
US20060105550A1 (en) Method of depositing material on a substrate for a device
JP2004335685A (ja) 半導体装置
TW201505153A (zh) 三維晶圓堆疊結構與其製作方法
JP2017098366A (ja) 半導体製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees