JPWO2014002794A1 - 薄膜積層素子の製造方法 - Google Patents

薄膜積層素子の製造方法 Download PDF

Info

Publication number
JPWO2014002794A1
JPWO2014002794A1 JP2014522542A JP2014522542A JPWO2014002794A1 JP WO2014002794 A1 JPWO2014002794 A1 JP WO2014002794A1 JP 2014522542 A JP2014522542 A JP 2014522542A JP 2014522542 A JP2014522542 A JP 2014522542A JP WO2014002794 A1 JPWO2014002794 A1 JP WO2014002794A1
Authority
JP
Japan
Prior art keywords
thin film
photosensitive resist
alignment mark
manufacturing
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014522542A
Other languages
English (en)
Inventor
雅信 野村
雅信 野村
竹島　裕
裕 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2014002794A1 publication Critical patent/JPWO2014002794A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本発明の目的は、損傷の少ないアライメントマークをエッチングの際のフォトマスクの位置決めに使用が可能である薄膜積層素子の製造方法を提供することである。本発明の薄膜積層素子の製造方法は、フォトリソグラフィを用いたエッチングにより、薄膜積層体７に素子部１０およびアライメントマークを形成する第２の工程と、薄膜積層体７上に感光性レジストを塗布するステップと、アライメントパターンを有するフォトマスクを、アライメントパターンと前の工程で形成されたアライメントマークとの位置合わせにより、感光性レジスト上に配置するステップと、感光性レジストを露光し、現像するステップと、感光性レジストが塗布された薄膜積層体をエッチングすることにより、薄膜積層体に素子部およびアライメントマークを形成するステップとを有する第３の工程とを備える。

Description

本発明は、薄膜コンデンサ等として機能する薄膜積層素子の製造方法に関する。
従来の薄膜積層素子の製造方法には、例えば先行文献１（特開２０１０−２１４７８号）に開示された下方進行方式がある。
先行文献１に開示された下方進行方式では、まず、図２２（Ａ）に示すように、コンデンサ用電極等として機能する複数の薄膜１０３、１０４、１０５、１０６を有する薄膜積層体１０７を形成する。その後、フォトリソグラフィを用いたエッチングを複数回繰り返すことにより、薄膜積層体１０７の所定の薄膜１０３、１０４、１０５、１０６を表面から順に加工していく。
先行文献１に開示された下方進行方式では、薄膜積層体１０７を高い位置精度でエッチングするために、図２２（Ｂ）に示すように、フォトリソグラフィを用いたエッチングにより、薄膜積層体１０７の最上層に予め複数のアライメントマーク１３１を形成する。この複数のアライメントマーク１３１は、複数回繰り返すエッチング工程のいずれかにおいて、フォトマスクの位置決めに使用される。
各エッチング工程において、そのエッチング工程で使用しない未使用のアライメントマーク１３１は、エッチングによる損傷を受けることがないように、感光性レジストで覆う必要がある。したがって、複数回繰り返すエッチング工程のうち、後の方で使用されるアライメントマーク１３１上には、何回も感光性レジストが塗布され、剥離されることになる。
特開２０１０−２１４７８号
しかしながら、上述した従来の製造方法においては、何回も同一のアライメントマーク１３１上に感光性レジストが塗布され、剥離されることになるため、アライメントマーク１３１が損傷を受けやすいという課題があった。損傷を受けたアライメントマーク１３１を用いると、位置の認識ずれが大きくなり、薄膜積層体１０７の加工精度が低下してしまうという課題があった。
そこで、本発明の目的は、損傷の少ないアライメントマークをエッチングの際のフォトマスクの位置決めに使用することができる薄膜積層素子の製造方法を提供することである。
上記の目的を達成するために、本発明の薄膜積層素子の製造方法は、薄膜を複数層有する薄膜積層体を形成するステップを有する第１の工程と、前記薄膜積層体上に感光性レジストを塗布するステップと、フォトマスクを用いて前記レジストを露光し、現像するステップと、前記現像された感光性レジストが塗布された前記薄膜積層体をエッチングすることにより、前記薄膜積層体に素子部およびアライメントマークを形成するステップと、前記エッチングされた薄膜積層体上から前記感光性レジストを除去するステップとを有する第２の工程と、前記薄膜積層体上に感光性レジストを塗布するステップと、アライメントパターンを有するフォトマスクを、前記アライメントパターンと、前の工程で形成されたアライメントマークとの位置を合わせることにより、前記感光性レジスト上の所定の位置に配置するステップと、前記フォトマスクを用いて前記感光性レジストを露光し、現像するステップと、前記現像された感光性レジストが塗布された前記薄膜積層体をエッチングすることにより、前記薄膜積層体に素子部およびアライメントマークを形成するステップと、前記エッチングされた薄膜積層体上から前記感光性レジストを除去するステップとを有する第３の工程と、を備えることを特徴とする。
本発明の薄膜積層素子の製造方法によれば、アライメントマークの損傷を小さくでき、位置の認識ずれを小さくできるため、薄膜積層体の加工精度を高めることができる。
また、アライメントマークを逐次形成しながら薄膜積層体を形成していくため、アライメントマークの位置ずれの許容度を小さく設定することができる。このため、キャパシタ等の導体の重なり面積が素子の機能に影響を与える素子においては、従来、位置ずれが発生しても機能が許容値を下回ることがないように、予め導体を大きく設計しておかなければならず、素子のサイズが大きくなってしまうことがあったが、本発明の製造方法によれば、サイズを大きくすることなく、所望の機能を得ることができる。また、同じ機能の素子を、従来よりも小さなサイズで構成することができる。
図１は、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示す断面図である。 図２は、図１の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示す断面図である。 図３は、図２の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示す断面図である。 図４は、図３の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図４（Ａ）はＡ−Ａ線での断面図、図４（Ｂ）は一部を省略した平面図である。 図５は、図４の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図５（Ａ）はＡ−Ａ線での断面図、図５（Ｂ）は一部を省略した平面図である。 図６は、図５の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図６（Ａ）はＡ−Ａ線での断面図、図６（Ｂ）は一部を省略した平面図である。 図７は、図６の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図７（Ａ）はＡ−Ａ線での断面図、図７（Ｂ）は一部を省略した平面図である。 図８は、図７の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図８（Ａ）はＡ−Ａ線での断面図、図８（Ｂ）は一部を省略した平面図である。 図９は、図８の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図９（Ａ）はＡ−Ａ線での断面図、図９（Ｂ）は一部を省略した平面図である。 図１０は、図９の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１０（Ａ）はＡ−Ａ線での断面図、図１０（Ｂ）は一部を省略した平面図である。 図１１は、図１０の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１１（Ａ）はＡ−Ａ線での断面図、図１１（Ｂ）は一部を省略した平面図である。 図１２は、図１１の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１２（Ａ）はＡ−Ａ線での断面図、図１２（Ｂ）は一部を省略した平面図である。 図１３は、図１２の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１３（Ａ）はＡ−Ａ線での断面図、図１３（Ｂ）は一部を省略した平面図である。 図１４は、図１３の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１４（Ａ）はＡ−Ａ線での断面図、図１４（Ｂ）は一部を省略した平面図である。 図１５は、図１４の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１５（Ａ）はＡ−Ａ線での断面図、図１５（Ｂ）は一部を省略した平面図である。 図１６は、図１５の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１６（Ａ）はＡ−Ａ線での断面図、図１６（Ｂ）は一部を省略した平面図である。 図１７は、図１６の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１７（Ａ）はＡ−Ａ線での断面図、図１７（Ｂ）は一部を省略した平面図である。 図１８は、図１７の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１８（Ａ）はＡ−Ａ線での断面図、図１８（Ｂ）は一部を省略した平面図である。 図１９は、図１８の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図１９（Ａ）はＡ−Ａ線での断面図、図１９（Ｂ）は一部を省略した平面図である。 図２０は、図１９の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図２０（Ａ）はＡ−Ａ線での断面図、図２０（Ｂ）は一部を省略した平面図である。 図２１は、図２０の続きであり、本発明の実施形態にかかる薄膜積層素子１００の製造方法において適用する工程を示し、図２１（Ａ）はＡ−Ａ線での断面図、図２１（Ｂ）は一部を省略した平面図である。なお、図２１は、本発明の実施形態にかかる薄膜積層素子１００の完成図でもある。 図２２は、従来の薄膜積層素子の製造方法を示し、図２２（Ａ）は薄膜積層体１０７の断面図、図２２（Ｂ）は薄膜積層体１０７の最上層に形成されたアライメントマーク１３１の平面図である。
以下、本発明を実施するための形態について、図面を参照しながら説明する。
図２１に、本実施形態にかかる薄膜積層素子の製造方法を適用する薄膜積層素子の一例として、薄膜コンデンサとして機能する薄膜積層素子１００を示す。
薄膜積層素子１００は、ＳｉＯ2からなるＳｉ熱酸化膜２を表面に有する、Ｓｉからなる基板１を備えている。
熱酸化膜２上には、密着層として機能する（Ｂａ,Ｓｒ）ＴｉＯ3（以下ＢＳＴと記載）からなる誘電体薄膜３が形成されている。誘電体薄膜３上には、コンデンサ用電極として機能するＰｔからなる導体薄膜４が形成されている。導体薄膜４上には、コンデンサ用誘電体として機能するＢＳＴからなる誘電体薄膜５が形成されている。誘電体薄膜５上には、さらに必要に応じて、導体薄膜４、誘電体薄膜５が繰り返して形成されている。そして、最上層の導体薄膜４上には、保護層として機能するＢＳＴからなる誘電体薄膜６が形成されている。これらの誘電体薄膜３、複数の導体薄膜４、複数の誘電体薄膜５、誘電体薄膜６により、薄膜積層体７が構成されている。
薄膜積層体７には、薄膜コンデンサとして機能する素子部１０が形成されている。
素子部１０の周囲には、耐湿性を高めるためのＳｉＯ2からなる無機保護膜１２および外力を緩和するための有機保護膜１３が形成されている。
外部電極１４が、コンデンサ用電極として機能する導体薄膜４の所定箇所に接続されるように、有機保護膜１３上に形成されている。外部電極１４は、Ｔｉ薄膜、Ｎｉ薄膜、Ａｕ薄膜の順に積層されてなる（図示せず）。
次に、本発明の実施形態にかかる薄膜積層素子１００の製造方法について説明する。
（第１の工程）
第１の工程では、熱酸化膜２を表面に有する基板１上に薄膜積層体７を形成する。
まず、図１に示すように、ＳｉＯ2からなるＳｉ熱酸化膜２を表面に有するＳｉからなる基板１を準備する。熱酸化膜２の膜厚は例えば７００ｎｍとし、基板１の厚みは例えば０．５ｍｍとする。
次に、図２に示すように、熱酸化膜２上に、ＢＳＴからなる誘電体薄膜３を有機金属分解（ＭＯＤ：Metal Organic Deposition）法で形成する。誘電体薄膜３の膜厚は例えば１００ｎｍとする。この誘電体薄膜３上にＰｔからなる導体薄膜４をスパッタ法で形成する。導体薄膜４の膜厚は例えば２００ｎｍとする。さらに、この導体薄膜４上に、上記と同様の方法により、ＢＳＴからなる誘電体薄膜５とＰｔからなる導体薄膜４との形成を、交互に４回繰り返す。最後に、ＢＳＴからなる誘電体薄膜６を形成する。
以上のステップにより、誘電体薄膜３、複数の導体薄膜４、複数の誘電体薄膜５、誘電体薄膜６からなる薄膜積層体７が、熱酸化膜２を表面に有する基板１上に形成される。
（第２の工程）
第２の工程では、薄膜積層体７の表面に、当該第２の工程の次に実施される第３の工程で使用するアライメントマーク３１ａを形成する。
まず、図３に示すように、スピンコーティング法により、誘電体薄膜６上に、ポジ型の感光性レジスト８を塗布、ベークする。
次に、図４（Ａ）、（Ｂ）に示すように、感光性レジスト８上に、素子部用パターン１１ａおよびアライメントパターン２１ａを設けたフォトマスク９ａを配置する。アライメントパターン２１ａは、所定の隙間を設けて配置された４個の正方形の要素からなる。
次に、フォトマスク９ａ上から感光性レジスト８を露光し、その後フォトマスク９ａを取り除くことにより、図５（Ａ）、（Ｂ）に示すように、感光性レジスト８に未感光部８ａと感光部８ｂを形成する。
次に、図６（Ａ）、（Ｂ）に示すように、現像により感光性レジスト８の未感光部８ｂを除去し、薄膜積層体７上にパターンを有する感光性レジスト８を形成する。
次に、図７（Ａ）、（Ｂ）に示すように、感光性レジスト８が塗布された誘電体薄膜６および導体薄膜４を一体で、ＲＩＥ（反応性イオンエッチング）により加工し、薄膜積層体７の表面の一部に素子部１０およびアライメントマーク３１ａを形成する。
次に、図８（Ａ）、（Ｂ）に示すように、Ｏ2プラズマアッシングにより、薄膜積層体７上から感光性レジスト８を除去する。
以上のステップにより、薄膜積層体７の表面の一部に、素子部１０と、次の工程で使用するアライメントマーク３１ａが完成する。
（第３の工程）
第３の工程では、前記第２の工程で形成したアライメントマーク３１ａをフォトマスクの位置決めに用いたエッチングにより、薄膜積層体７を表面から加工し、素子部１０をさらに形成するとともに、新しいアライメントマークを形成する。
まず、図９（Ａ）、（Ｂ）に示すように、スピンコーティング法により、ポジ型の感光性レジスト８を薄膜積層体７の表面に塗布、ベークする。
次に、図１０（Ａ）、（Ｂ）に示すように、感光性レジスト８上に、素子部用パターン１１ｂおよびアライメントパターン２１ｂと、十字型のアライメントパターン４１ａを有するフォトマスク９ｂを配置する。
具体的には、十字型のアライメントパターン４１ａと、前の工程で薄膜積層体７の表面上に形成されたアライメントマーク３１ａとの位置を合わせることにより、感光性レジスト８上の所定の位置にフォトマスク９ｂを配置する。
次に、フォトマスク９ｂ上から感光性レジスト８を露光し、フォトマスク９ｂを取り除くことにより、図１１（Ａ）、（Ｂ）に示すように、感光性レジスト８に未感光部８ａと感光部８ｂを形成する。
次に、図１２（Ａ）、（Ｂ）に示すように、現像により感光性レジスト８の感光部８ｂを除去し、薄膜積層体７上にパターンを有する感光性レジスト８を形成する。
次に、図１３（Ａ）、（Ｂ）に示すように、感光性レジストが塗布された誘電体薄膜６および導体薄膜４を一体でＲＩＥにより加工し、薄膜積層体７に素子部１０をさらに形成するとともに、新しいアライメントマーク３１ｂを形成する。
次に、図１４（Ａ）、（Ｂ）に示すように、Ｏ2プラズマアッシングにより、薄膜積層体７上から感光性レジスト８を除去する。
（第２回目以降の第３の工程）
第２回目以降の第３の工程では、前記第３の工程を複数回繰り返すことにより、薄膜積層体７を表面から順に加工し、素子部１０をさらに形成する。複数回繰り返す第３の工程のそれぞれにおけるフォトマスクの位置決めには、その第３の工程の１つ前の工程で形成されたアライメントマークを用いる。
まず、新しいアライメントマーク３１ｂをフォトマスク（図示せず）の位置合わせに用いて前記第３の工程を繰り返すことにより、図１５（Ａ）、（Ｂ）に示すように、薄膜積層体７に素子部１０をさらに形成するとともに、次の工程で使用するアライメントマーク３１ｃを形成する。
次に、新しいアライメントマーク３１ｃをフォトマスク（図示せず）の位置合わせに用いて前記第３の工程を繰り返すことにより、図１６（Ａ）、（Ｂ）に示すように、薄膜積層体７に素子部１０をさらに形成するとともに、次の工程で使用するアライメントマーク３１ｄを形成する。
次に、新しいアライメントマーク３１ｄをフォトマスク（図示せず）の位置合わせに用いて前記第３の工程を繰り返すことにより、図１７（Ａ）、（Ｂ）に示すように、薄膜積層体７に素子部１０をさらに形成するとともに、次の工程で使用するアライメントマーク３１ｅを形成する。
以上のように、薄膜積層体７を加工する際に、前の工程で形成されたアライメントマークをエッチングの際のフォトマスクの位置合わせに用いる。したがって、位置合わせ前に、アライメントマークの表面上に感光性レジスト８を１回のみ塗布し、剥離することになり、アライメントマークの損傷が小さくできる。損傷の小さいアライメントマークを位置合わせに用いると、アライメントマークの位置の認識ずれが小さくできるため、素子部１０の加工精度が低下しにくくなる。
（第４の工程）
第４の工程では、素子部１０の周囲を覆うＳｉＯ2からなる無機保護膜１２および、有機保護膜１３と、コンデンサ用電極として機能する導体薄膜４の一部と接続された外部電極１４を形成し、薄膜積層素子１００を完成させる。
まず、素子部１０を含む薄膜積層体７の全体に、約８５０℃の熱処理を行う。
次に、図１８（Ａ）、（Ｂ）に示すように、ＳｉＯ2からなる無機保護膜１２を化学蒸着（ＣＶＤ： Chemical Vapor Deposition）法で形成する。その後、ポジ型の感光性レジストとして機能する有機保護膜１３をスピンコーティング法により塗布する。無機保護膜１２の膜厚は例えば７００ｎｍとし、有機保護膜１３の膜厚は例えば５０００ｎｍとする。
次に、図１９（Ａ）、（Ｂ）に示すように、前記第２の工程と同様に、フォトマスク９ｆの十字型のアライメントパターン４１ｅと、前の工程で形成されたアライメントマーク３１ｅとを位置合わせすることにより、有機保護膜１３上の所定の位置に、アライメントパターン２１ｆを設けたフォトマスク９ｆを配置する。
次に、アライメントパターン２１ｆを設けたフォトマスク９ｆを用いて、ポジ型の有機保護膜１３を露光、現像することにより、有機保護膜１３にパターンを形成する。
次に、図２０（Ａ）、（Ｂ）に示すように、パターンが形成された有機保護膜１３をマスクとして、ＣＨＦ3ガスを用いて無機保護膜１２および誘電体薄膜５を一体でドライエッチングし、コンデンサ用電極として機能する導体薄膜４の一部を露出させる。同時に、無機保護膜１２をドライエッチングすることにより、新たなアライメントマーク３１ｆを形成する。
最後に、図２１（Ａ）、（Ｂ）に示すように、アライメントマーク３１ｆを用いて、素子部１０のコンデンサ用電極として機能する導体薄膜４の一部に接続した外部電極１４をスパッタ法により形成し、薄膜積層素子１００を完成させる。
具体的には、まずスパッタ法により、Ｔｉ薄膜、Ｎｉ薄膜、Ａｕ薄膜を順番に成膜する。Ｔｉ薄膜の膜厚は例えば５０ｎｍとし、Ｎｉ薄膜の膜厚は例えば１０００ｎｍとし、Ａｕ薄膜の膜厚は例えば２００ｎｍとする。
次に、ポジ型の感光性レジスト（図示せず）をスピンコーティング法により塗布する。
次に、フォトマスク（図示せず）のアライメントパターンをアライメントマーク３１ｆに位置合わせをし、このフォトマスクを用いて感光性レジストに外部電極１４に対応するパターンを形成する。次に、感光性レジストでマスキングされたＴｉ薄膜、Ｎｉ薄膜、Ａｕ薄膜からなる層をＲＩＥにより加工し、コンデンサ用電極として機能する導体薄膜４の一部と接続された外部電極１４を形成する。
最後に、Ｏ2プラズマアッシングにより、感光性レジスト８を取り除くことにより、パターンを有する外部電極１４を完成させる。
なお、本発明の実施形態にかかる薄膜積層素子の製造方法は、上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。例えば、前記実施形態の製造方法では、第３の工程を複数回繰り返したが、１回のみでも良い。また、感光性レジストにポジ型を用いたが、ネガ型を用いても良い。また、１回のエッチング工程ごとに導体薄膜と誘電体薄膜を１層ずつ一体でエッチングしたが、エッチングの層数は何層でも良い。また、薄膜積層体に形成されたアライメントマークの形状および、フォトマスクのアライメントパターンの形状は、エッチングの際の位置合わせが正確にできればどのような形状でも良い。
１ 基板
２ 熱酸化膜
３、５、６ 誘電体薄膜
４ 導体薄膜
７ 薄膜積層体
８ 感光性レジスト
８ａ 未感光部
８ｂ 感光部
９ａ、９ｂ、９ｆ フォトマスク
１０ 素子部
１１ａ、１１ｂ、１１ｆ 素子部用パターン
１２ 無機保護膜
１３ 有機保護膜
１４ 外部電極
２１ａ、２１ｂ、２１ｆ、４１ａ、４１ｅ アライメントパターン
３１ａ〜３１ｆ アライメントマーク
１００ 薄膜積層素子

Claims (4)

  1. 薄膜を複数層有する薄膜積層体を形成するステップを有する第１の工程と、
    前記薄膜積層体上に感光性レジストを塗布するステップと、
    フォトマスクを用いて前記レジストを露光し、現像するステップと、
    前記現像された感光性レジストが塗布された前記薄膜積層体をエッチングすることにより、前記薄膜積層体に素子部およびアライメントマークを形成するステップと、
    前記エッチングされた薄膜積層体上から前記感光性レジストを除去するステップとを有する第２の工程と、
    前記薄膜積層体上に感光性レジストを塗布するステップと、
    アライメントパターンを有するフォトマスクを、前記アライメントパターンと、前の工程で形成されたアライメントマークとの位置を合わせることにより、前記感光性レジスト上の所定の位置に配置するステップと、
    前記フォトマスクを用いて前記感光性レジストを露光し、現像するステップと、
    前記現像された感光性レジストが塗布された前記薄膜積層体をエッチングすることにより、前記薄膜積層体に素子部およびアライメントマークを形成するステップと、
    前記エッチングされた薄膜積層体上から前記感光性レジストを除去するステップとを有する第３の工程と、
    を備えることを特徴とする薄膜積層素子の製造方法。
  2. 前記第３の工程を２回以上繰り返すことを特徴とする請求項１に記載された薄膜積層素子の製造方法。
  3. 前記第３の工程において形成される前記アライメントマークは、当該第３の工程よりも１つ前の工程で形成されたアライメントマークよりも、前記薄膜積層体の下層に設けられることを特徴とする請求項１または２に記載された薄膜積層素子の製造方法。
  4. 前記薄膜積層体は交互に積層された導体薄膜と誘電体薄膜を含んでおり、
    前記第２の工程または前記第３の工程において、前記導体薄膜と前記誘電体薄膜を一体でエッチングすることを特徴とする請求項１ないし３のいずれか１項に記載された薄膜積層素子の製造方法。
JP2014522542A 2012-06-27 2013-06-14 薄膜積層素子の製造方法 Pending JPWO2014002794A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012144453 2012-06-27
JP2012144453 2012-06-27
PCT/JP2013/066463 WO2014002794A1 (ja) 2012-06-27 2013-06-14 薄膜積層素子の製造方法

Publications (1)

Publication Number Publication Date
JPWO2014002794A1 true JPWO2014002794A1 (ja) 2016-05-30

Family

ID=49782956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522542A Pending JPWO2014002794A1 (ja) 2012-06-27 2013-06-14 薄膜積層素子の製造方法

Country Status (5)

Country Link
EP (1) EP2869332B1 (ja)
JP (1) JPWO2014002794A1 (ja)
KR (1) KR101708823B1 (ja)
CN (1) CN104471675B (ja)
WO (1) WO2014002794A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7096200B2 (ja) * 2019-05-20 2022-07-05 ユニ・チャーム株式会社 ペット用おむつ、ペット用おむつの収容体及びペット用おむつの製造方法
KR102652099B1 (ko) * 2019-06-27 2024-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조를 형성할 때의 마킹 패턴

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594198A (ja) * 1982-06-30 1984-01-10 富士通株式会社 プリント配線基板の製造方法
JPH07202425A (ja) * 1993-12-28 1995-08-04 Toray Ind Inc 多層配線基板の製造方法
JP2001210571A (ja) * 2000-01-25 2001-08-03 Daido Steel Co Ltd アライメントマークの形成方法
JP2002033458A (ja) * 2000-07-19 2002-01-31 Nikon Corp 半導体装置及びその製造方法
JP2010021478A (ja) * 2008-07-14 2010-01-28 Murata Mfg Co Ltd 薄膜積層体の加工方法
JP2011158900A (ja) * 2010-01-07 2011-08-18 Hoya Corp フォトマスクの製造方法、フォトマスク、及び表示装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480985A (zh) * 2002-09-04 2004-03-10 旺宏电子股份有限公司 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模
JP3972929B2 (ja) * 2004-09-27 2007-09-05 セイコーエプソン株式会社 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法
JP4029884B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2011238652A (ja) * 2010-05-06 2011-11-24 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594198A (ja) * 1982-06-30 1984-01-10 富士通株式会社 プリント配線基板の製造方法
JPH07202425A (ja) * 1993-12-28 1995-08-04 Toray Ind Inc 多層配線基板の製造方法
JP2001210571A (ja) * 2000-01-25 2001-08-03 Daido Steel Co Ltd アライメントマークの形成方法
JP2002033458A (ja) * 2000-07-19 2002-01-31 Nikon Corp 半導体装置及びその製造方法
JP2010021478A (ja) * 2008-07-14 2010-01-28 Murata Mfg Co Ltd 薄膜積層体の加工方法
JP2011158900A (ja) * 2010-01-07 2011-08-18 Hoya Corp フォトマスクの製造方法、フォトマスク、及び表示装置の製造方法

Also Published As

Publication number Publication date
EP2869332B1 (en) 2017-03-15
EP2869332A1 (en) 2015-05-06
KR101708823B1 (ko) 2017-02-21
CN104471675B (zh) 2017-06-30
WO2014002794A1 (ja) 2014-01-03
CN104471675A (zh) 2015-03-25
KR20150013265A (ko) 2015-02-04
EP2869332A4 (en) 2016-02-24

Similar Documents

Publication Publication Date Title
KR101225601B1 (ko) 대면적 나노스케일 패턴형성방법
US9862595B2 (en) Method for manufacturing thin-film support beam
JP2015070058A (ja) 積層薄膜キャパシタの製造方法
JP2010021293A (ja) 半導体装置および半導体装置の製造方法
JP2009163203A (ja) 半導体素子のパターン形成方法
TWI674685B (zh) 半導體結構及方法
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
US20130146333A1 (en) Touch panel, method for forming the same, and display system
US9543160B2 (en) Reducing defects in patterning processes
WO2014002794A1 (ja) 薄膜積層素子の製造方法
JP5163330B2 (ja) 薄膜積層体の加工方法
JP5929540B2 (ja) 電子部品
CN105280557A (zh) 半导体装置的制造方法和半导体装置
KR100928098B1 (ko) 산화막을 이용한 메탈라인 형성방법
WO2019229256A1 (en) Transistor arrays
WO2015000272A1 (zh) 裸眼3d功能面板的信号基板及其制造方法以及显示设备
JP2667517B2 (ja) 層間絶縁膜における開孔部の形成方法
CN109920761B (zh) 半导体元件的制作方法
KR20110071416A (ko) 반도체 소자의 ｍｉｍ 커패시터 형성방법
KR100317608B1 (ko) 다층 금속층 형성방법
JPS62245654A (ja) 半導体装置およびその製造方法
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH07202425A (ja) 多層配線基板の製造方法
KR20030048870A (ko) 반도체 장치 제조 방법
JP2007184483A (ja) 集積化インダクタの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310