CN1480985A - 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模 - Google Patents

确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模 Download PDF

Info

Publication number
CN1480985A
CN1480985A CNA021319979A CN02131997A CN1480985A CN 1480985 A CN1480985 A CN 1480985A CN A021319979 A CNA021319979 A CN A021319979A CN 02131997 A CN02131997 A CN 02131997A CN 1480985 A CN1480985 A CN 1480985A
Authority
CN
China
Prior art keywords
auxiliary pattern
wafer
alignment
peripheral
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA021319979A
Other languages
English (en)
Inventor
何窃
何溓泽
林鼎章
丁茂益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNA021319979A priority Critical patent/CN1480985A/zh
Publication of CN1480985A publication Critical patent/CN1480985A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开一种在晶片对准标记外围确定辅助图形的方法。首先,提供具有对准区的晶片,对准区中设置有一对准标记。然后,藉由一光刻胶掩模来进行曝光,以在对准区上的对准标记外围确定一第一辅助图形。此光刻胶掩模具有一第一辅助图形区,第一辅助图形区具有一第一图形来遮蔽该对准标记,及一第二图形来确定第一辅助图形。而且,此光刻胶掩模还包括一第二辅助图形区,具有一第三图形,用以在第一辅助图形的外围确定一第二辅助图形。

Description

确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模
技术领域
本发明涉及确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模,以防止化学机械研磨之后产生氮化硅残留物而发生微粒污染。
背景技术
目前半导体工艺中,有关光源与各层的对准日益重要,而且对重叠准确度的要求更加严格。而现有较先进的光源的对准方式,因机型不同而有所差异,其中已被工业大量使用的如ASML机型,其对准原理为在晶片左右两侧形成对准标记(alignment mark),并利用光学方法而精准的找到此对准标记。在半导体前段工艺中通常不会伤害到此对准标记,而能够使每次曝光对准能够很轻易地完成。并且在以往的后段工艺中由于没有实施平坦化而使得对准标记能够不遭破坏。
然而,在化学机械式研磨(chemical mechanical polishing,CMP)的技术引进于浅沟道隔离(shallow trench isolation,STI)工艺,对准标记周围的由氮化硅层(用作确定沟道图形的掩模层)所构成的大面积空白区域(无图像区域),由于研磨厚度不足,而在后续工艺中造成微粒污染。
为了解决上述问题,通常是在晶片对准区对准标标记外围形成辅助图形(dummy pattern),用以减少对准区中无图像区域,防止在进行浅沟道隔离的化学机械研磨之后产生氮化硅残留。传统上,形成辅助图形的方法是采用掩模板来遮蔽部分的组件图形光刻胶掩模,将组件图形以拼凑的方式转移至对准区。然而,此方式中,由于掩模板与光刻胶掩模之间具有一间距,所以在确定图形时,光刻胶掩模上的图形无法精准地转移至晶片上,且无法在对准区的对准标记外围完全地形成辅助图形而仍留有无图像区域。因此,无法有效防止微粒污染。另外,有人通过研磨(over polish)的方式来去除残留的氮化硅层。不幸的是,对准标记会受损,例如角圆化,而失去对准作用。
发明内容
为此,本发明的目的在于提供一种在晶片对准标记外围确定辅助图形的光刻胶掩模,以在晶片的对准区中形成辅助图形。
本发明的另一目的在于提供一种在晶片的对准标记外围确定辅助图形的方法,以防止在进行浅沟道隔离结构的化学机械研磨工艺之后产生微粒污染。
根据上述目的,本发明提供一种在晶片对准标记外围确定辅助图形的光刻胶掩模,包括:一第一辅助图形区,此第一辅助图形区具有一第一图形,用以遮蔽对准标记,及一第二图形,用以在对准标记外围确定一第一辅助图形;以及一第二辅助图形区,此第二辅助图形区具有一第三图形,用以在第一辅助图形外围确定一第二辅助图形。而且,第二图形及第三图形系由多个岛状结构、多个条状结构、多个岛状结构与多个条状结构、多个洞口、多个条状开口、以及多个洞口与多个条状开口中任一种所构成。
根据上述的另一目的,本发明提供一种在晶片对准标记外围确定辅助图形的方法,包括下列步骤:提供一晶片,晶片具有一对准区,且对准区中设置有对准标记;由一光刻胶掩模来实施一光刻程序,以在对准区中对准标记外围确定一第一辅助图形及在第一辅助图形外围确定一第二辅助图形;其中,此光刻胶掩模具有一第一辅助图形区及一第二图形辅助区,第一辅助图形区具有一第一图形及一第二图形,第二辅助图形区具有一第三图形。而且,第二图形及第三图形系由多个岛状结构、多个条状结构、多个岛状结构与多个条状结构、多个洞口、多个条状开口、以及多个洞口与多个条状开口中任一种所构成。
附图说明
通过以下参见附图对优选实施例的详细描述,将能更好理解本发明的上述目的、特征和优点。
图1示出根据本发明在晶片对准标记外围确定辅助图形的光刻胶掩模平面图;
图2a示出图1中第一辅助图形区的平面放大图;
图2b示出图1中第一辅助图形区的另一型态平面放大图;
图2c示出图1中第一辅助图形区的另一型态平面放大图;
图2d示出图1中第一辅助图形区的另一型态平面放大图;
图3a示出图1中第二辅助图形区平面放大图;
图3b示出图1中第二辅助图形区的另一型态平面放大图;
图3c示出图1中第二辅助图形区的另一型态平面放大图;
图3d示出图1中第二辅助图形区的另一型态平面放大图;
图4示出根据本发明的具有对准标记的晶片经过浅沟道隔离工艺后的平面仰视图;
图5示出图4中对准区平面放大图;
图6示出图4中对准区另一型态的平面放大图;
图7a到7f示出根据本发明实施例的在晶片对准标记外围确定辅助图形的方法剖面示意图。
[符号说明]
10~光刻胶掩模;            12、22~第一辅助图形区;
12a~第一图形;             12b~第二图形;
14~第二辅助图形区;        14a~第三图形;
100~半导体基底;           102~对准区;
102a~对准标记;            102b~第一辅助图形;
103c~第二辅助图形;        104~组件区;
110~底氧化层;             112~氮化硅层;
114、122~光刻胶层;        116、118~开口;
117~产品图形;             120~氧化层;
116a、118a~浅沟道隔离氧化层。
具体实施方式
首先,请参照图1,它示出根据本发明的晶片对准标记外围确定辅助图形的光刻胶掩模平面图,光刻胶掩模10上具有第一辅助图形区12、第二辅助图形区14及一组件图形区16。在本实施例中,需注意的是光刻胶掩模10亦可不具有组件图形区16。亦即,光刻胶掩模10只作为确定辅助图形用。
接下来,请参照图2a,它示出图1中第一辅助图形区12的平面放大图。第一辅助图形区12中具有一第一图形12a及一第二图形12b。第一图形12a是用以遮蔽晶片的对准标记(未画),与对准标记尺寸大体相同。第二图形12b是用以在对准标记的外围确定一第一辅助图形(未画),其由多个岛状结构所构成,且这些岛状结构之间间距宽度依照第一图形12a宽度决定,使岛状结构可对齐第一图形12a。在本实施例中,第二图形12b亦可由多个洞口所构成,且这些洞口之间间距宽度同样依照第一图形12a宽度决定,如图2b所示。
接着,请参照图2c,它示出图1中第一辅助图形区12的另一型态平面放大图。第二图形12b由多个条状结构所构成,且这些条状结构之间间距宽度依照第一图形12a宽度决定,使条状结构可对齐第一图形12a。在本实施例中,第二图形12b亦可由多个条状开口所构成,且这些条状开口之间间距宽度同样依照第一图形12a宽度决定,如图2b所示。而且,第二图形12b亦可由多个岛状结构及多个条状结构(未画)或是多个洞口及多个条状开口(未画)所构成。
接下来,请参照图3a,它示出图1中第二辅助图形区14的平面放大图。第二辅助图形区14中具有一第三图形14a,用以在第一辅助图形之外围确定第二辅助图形(未画),且由多个岛状结构所构成。在本实施例中,第三图形14a亦可由多个洞口(如图3b所示)、多个条状结构(如图3c所示)、以及多个条状开口(如图3d所示)中任一种所构成。同样地,第三图形14a亦可由多个岛状结构及多个条状结构(未画)或是多个洞口及多个条状开口(未画)所构成。
接下来,请参照图4,它示出根据本发明的具有对准标记的晶片经过浅沟道隔离工艺后的平面仰视图。此晶片包括一半导体基底100,此基底100具有一对准区(alignment area)102及一组件区(product area)104。在对准区102上设置有一对准标记(alignment mark,AM)102a及位于对准标记102a外围的具有重复性结构的辅助图形(dummy pattern)(未画),其中此辅助图形可藉由图1的光刻胶掩模来形成。
接下来,请参照图5,它示出图4中对准区102的平面放大图。在本实施例中,对准区102中第一辅助图形102b由图1的光刻胶掩模的第一辅助图形区12所形成,其可为多个洞口或多个岛状结构。需注意的是,当第一辅助图形102b无法完全占满对准区102时,可由图1的光刻胶掩模的第二辅助图形区14在第一辅助图形102b外围重复性地形成第二辅助图形102c至完全占满对准区102。
接下来,请参照图6,它示出图4中对准区102的另一型态的平面放大图,在本实施例中,对准区102中的第一及第二辅助图形102b及102c可由多个条状结构或多个条状开口所构成。同样地,当第一辅助图形102b无法完全占满对准区102时,可由图1的光刻胶掩模的第二辅助图形区14在第一辅助图形102b外围重复性地形成第二辅助图形102c至完全占满对准区102。
需注意的是,上述第一及第二辅助图形102b及102c亦可由多个岛状结构与多个条状结构或是多个洞口与多个条状开口所构成。
接下来,结合图7a到7f说明本发明实施例的在晶片的对准标记外围确定辅助图形方法。图7a到7f示出沿图4的I-I线的剖面示意图。
首先,请参照图7a,提供一晶片100,晶片100上具有一对准区102及一组件区104,且在对准区102上设置有一对准标记102a。而且,在晶片100上依序形成一底氧化层110、氮化硅层112及一光刻胶层114,准备进行浅沟道隔离工艺,用以形成作为组件隔离用的浅沟道。
接下来,请参照图7b,由图1的光刻胶掩模10的第一辅助图形区12来实施一光刻程序,以在对准区102的对准标记102a外围确定一第一辅助图形102b,且在组件区104确定一产品图形117。此第一辅助图形102b由多个洞口116或多个条状开口116所构成。如先前所述,第一辅助图形102b亦可由多个洞口与多个条状开口、多个岛状结构、多个条状结构、多个岛状结构与多个条状结构中任一种所构成。第一辅助图形102b包围对准标记102a,且对准标记102a上的光刻胶层114并没有被去除。而组件图形117中的多个开口118系用以隔离组件。
如先前所述,如果对准区(alignment area)102无法被第一辅助图形102b占满而使对准区102还是有许多的空白(不具有图形)的部分时,可以在进行曝光程序时,利用上述光刻胶掩模10的第二辅助图形区14,在对准区102内曝光显影以重复性形成第二辅助图形(未绘示)。亦即,尽可能的填补对准区102中没有图形的部分。第二辅助图形可以是由多个洞口、多个条状开口、多个洞口与多个条状开口、多个岛状结构、多个条状结构、多个岛状结构与多个条状结构中任一种所构成。第一辅助图形102b与第二辅助图形系用以填补习知技术中对准区102空白的部分,可以避免在后续的化学机械研磨时,邻近效应(proximity effect)的发生。
接下来,请参照图7c,在剥离光刻胶层114之后,在基底100上依序形成一氧化层120及一光刻胶层122。接下来,请参照图7d,实施明暗相反(reverse tone)光刻程序,以去除残留于氮化硅层112上方的氧化层120而露出氮化硅层112。其中,位于开口116,118内的氧化层120构成浅沟道隔离氧化层116a,118a。
接下来,请参照图7e,在剥离光刻胶层122之后,对浅沟道隔离氧化层116a,118a实施化学机械研磨并以氮化硅层112作为终止层。最后,请参照图7f,以磷酸作为蚀刻剂来去除氮化硅层112。在本实施例中,由于在对准区102的对准标记102a外围形成第一辅助图形102b,甚至是重复性地形成第二辅助图形,对准区102中不再具有大面积的无图像区域。因此,不会在对准区102中产生因邻近效应而残留的氧化层120,进而防止在后续化学机械研磨工艺及去除氮化硅层112时产生氮化硅残留。亦即,根据本发明的方法可有效防止微粒污染而提高产品合格率。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,本行业技术人员在不脱离本发明精神和范围的前提下,可进行某些变更和改进,因此本发明的保护范围由后附的权利要求书界定。

Claims (21)

1.确定晶片对准标记外围确定辅助图形用光刻胶掩模,包括:
一第一辅助图形区,该第一辅助图形区具有一第一图形,用以遮蔽该对准标记,及一第二图形,用以在该对准标记的外围确定一第一辅助图形。
2.如权利要求1所述的确定对准标记外围辅助图形用光刻胶掩模,还包括一第二辅助图形区,该第二辅助图形区具有一第三图形,用以在该第一辅助图形外围确定一第二辅助图形。
3.如权利要求2所述的确定对准标记外围辅助图形用光刻胶掩模,其中,该第三图形由多个岛状结构、多个条状结构及多个岛状结构与多个条状结构中任一种所构成。
4.如权利要求2所述的确定对准标记外围辅助图形用光刻胶掩模,其中,该第三图形由多个洞口、多个条状开口及多个洞口与多个条状开口中任一种所构成。
5.如权利要求2所述的确定对准标记外围辅助图形用光刻胶掩模,还包括一组件图形区,用以在该晶片上确定一产品图形。
6.如权利要求1所述的确定对准标记外围辅助图形用光刻胶掩模,其中,该第二图形由多个岛状结构、多个条状结构及多个岛状结构与多个条状结构中任一种所构成。
7.如权利要求1所述的确定对准标记外围辅助图形的光刻胶掩模,其中,该第二图形由多个洞口、多个条状开口及多个洞口与多个条状开口中任一种所构成。
8.确定晶片对准标记外围确定辅助图形的方法,包括下列步骤:
提供一晶片,该晶片具有一对准区,且该对准区中设置有该对准标记;以及
由一光刻胶掩模来实施一曝光程序,以在该对准区中的该对准标记外围确定一第一辅助图形,其中该光刻胶掩模具有一第一辅助图形区,它具有一第一图形及一第二图形。
9.如权利要求8所述的确定晶片对准标记外围辅助图形的方法,还包括在确定该第一辅助图形之后实施一明暗相反的曝光步骤。
10.如权利要求8所述的确定晶片对准标记外围辅助图形的方法,其中,该第一图形用以遮蔽该对准标记。
11.如权利要求8所述的确定晶片对准标记外围辅助图形的方法,其中,该第二图形用以确定该第一辅助图形。
12.如权利要求8所述的确定晶片对准标记外围辅助图形的方法,其中,该第二图形由多个岛状结构、多个条状结构及多个岛状结构与多个条状结构中任一种所构成。
13.如权利要求8所述的确定晶片对准标记外围辅助图形的光刻胶掩模,其中,该第二图形由多个洞口、多个条状开口及多个洞口与多个条状开口中任一种所构成。
14.如权利要求8所述的确定晶片对准标记外围辅助图形的方法,其中,该光刻胶掩模还包括一第二辅助图形区,其具有一第三图形。
15.如权利要求14所述的确定晶片对准标记外围辅助图形的方法,还包括由该光刻胶掩模在该第一辅助图形外围确定一第二辅助图形的步骤。
16.如权利要求14所述的确定晶片对准标记外围辅助图形的方法,其中,该第三图形由多个岛状结构、多个条状结构及多个岛状结构与多个条状结构中任一种所构成。
17.如权利要求14所述的确定对准标记外围辅助图形的光刻胶掩模,其中,该第三图形由多个洞口、多个条状开口及多个洞口与多个条状开口的任一种所构成。
18.如权利要求14所述的确定晶片对准标记外围辅助图形的方法,其中,该光刻胶掩模还包括一组件图形区,用以在该晶片上确定一产品图形。
19.一种具有对准标记的晶片,包括:
一半导体基底,该半导体基底具有一对准区;
一对准标记,设置于该对准区中;以及
一辅助图形,设置于该对准区中该对准标记的外围,其具有重复性结构。
20.如权利要求19所述的具有对准标记的晶片,其中,该辅助图形由多个岛状结构、多个条状结构及多个岛状结构与多个条状结构中任一种所构成。
21.如权利要求19项所述的具有对准标记的晶片,其中该辅助图形由多个洞口、多个条状开口及多个洞口与多个条状开口中任一种所构成。
CNA021319979A 2002-09-04 2002-09-04 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模 Pending CN1480985A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA021319979A CN1480985A (zh) 2002-09-04 2002-09-04 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA021319979A CN1480985A (zh) 2002-09-04 2002-09-04 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模

Publications (1)

Publication Number Publication Date
CN1480985A true CN1480985A (zh) 2004-03-10

Family

ID=34145077

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA021319979A Pending CN1480985A (zh) 2002-09-04 2002-09-04 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模

Country Status (1)

Country Link
CN (1) CN1480985A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449686C (zh) * 2007-08-31 2009-01-07 江苏宏微科技有限公司 功率半导体分立器件第一层光刻对位标记的制作方法
CN1928711B (zh) * 2005-09-06 2010-05-12 佳能株式会社 模具、压印方法和用于生产芯片的工艺
CN101238416B (zh) * 2005-08-05 2010-08-18 株式会社V技术 曝光装置及被曝光体
CN101593744B (zh) * 2008-05-29 2011-07-06 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN102446749A (zh) * 2011-08-29 2012-05-09 上海华力微电子有限公司 用于扫描电子显微镜观测中精确图形定位的方法
CN101924013B (zh) * 2009-06-17 2012-10-03 上海华虹Nec电子有限公司 一种增强外延后光刻套准精度的方法
CN103091972A (zh) * 2011-11-03 2013-05-08 无锡华润上华科技有限公司 一种光刻掩模
CN104471675A (zh) * 2012-06-27 2015-03-25 株式会社村田制作所 薄膜层叠元件的制造方法
CN107111237A (zh) * 2014-10-02 2017-08-29 Asml荷兰有限公司 辅助特征的基于规则的部署
CN108470691A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 用于接触孔对准的多晶硅迭层测量图形的制造方法
US10310386B2 (en) 2014-07-14 2019-06-04 Asml Netherlands B.V. Optimization of assist features and source

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238416B (zh) * 2005-08-05 2010-08-18 株式会社V技术 曝光装置及被曝光体
CN1928711B (zh) * 2005-09-06 2010-05-12 佳能株式会社 模具、压印方法和用于生产芯片的工艺
CN100449686C (zh) * 2007-08-31 2009-01-07 江苏宏微科技有限公司 功率半导体分立器件第一层光刻对位标记的制作方法
CN101593744B (zh) * 2008-05-29 2011-07-06 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN101924013B (zh) * 2009-06-17 2012-10-03 上海华虹Nec电子有限公司 一种增强外延后光刻套准精度的方法
CN102446749A (zh) * 2011-08-29 2012-05-09 上海华力微电子有限公司 用于扫描电子显微镜观测中精确图形定位的方法
CN103091972B (zh) * 2011-11-03 2016-08-31 无锡华润上华科技有限公司 一种光刻掩模
CN103091972A (zh) * 2011-11-03 2013-05-08 无锡华润上华科技有限公司 一种光刻掩模
CN104471675A (zh) * 2012-06-27 2015-03-25 株式会社村田制作所 薄膜层叠元件的制造方法
US10310386B2 (en) 2014-07-14 2019-06-04 Asml Netherlands B.V. Optimization of assist features and source
US10955755B2 (en) 2014-07-14 2021-03-23 Asml Netherlands B.V. Optimization of assist features and source
CN107111237A (zh) * 2014-10-02 2017-08-29 Asml荷兰有限公司 辅助特征的基于规则的部署
US10331039B2 (en) 2014-10-02 2019-06-25 Asml Netherlands B.V. Rule-based deployment of assist features
CN107111237B (zh) * 2014-10-02 2020-02-28 Asml荷兰有限公司 辅助特征的基于规则的部署
US11022894B2 (en) 2014-10-02 2021-06-01 Asml Netherlands B.V. Rule-based deployment of assist features
CN108470691A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 用于接触孔对准的多晶硅迭层测量图形的制造方法
CN108470691B (zh) * 2018-03-29 2020-06-16 上海华力集成电路制造有限公司 用于接触孔对准的多晶硅迭层测量图形的制造方法

Similar Documents

Publication Publication Date Title
US6261918B1 (en) Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture
CN1480985A (zh) 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模
CN1721988A (zh) 灰色调掩模和灰色调掩模的制造方法
CN1655039A (zh) 薄膜晶体管、使用其的液晶显示器、以及其制造方法
CN1505833A (zh) 使用虚拟元件来抛光集成电路器件的方法
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
US7629223B2 (en) Method for manufacturing semiconductor device
CN1674233A (zh) 半导体晶片、其制造方法以及制造半导体器件的方法
CN1855447A (zh) 闪存器件的制造方法
US7611961B2 (en) Method for fabricating semiconductor wafer with enhanced alignment performance
US20030087167A1 (en) Method for fabricating a mask for semiconductor structures
US8603905B2 (en) Dual alignment strategy for optimizing contact layer alignment
US7916295B2 (en) Alignment mark and method of getting position reference for wafer
CN1581437A (zh) 光掩膜、制造图形的方法以及制造半导体器件的方法
CN1905153A (zh) 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法
EP3640976A1 (en) Mask and method for preparing array substrate
KR102555785B1 (ko) 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지
CN104281010A (zh) 形成方法和基板
CN114256209A (zh) 一种大尺寸芯片设计版图结构
US6436589B1 (en) Reticle having an interleave kerf
KR20070069841A (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
CN1217379C (zh) 去除遮蔽对准标记物质的方法
CN107799404B (zh) 制造半导体器件的方法
US20070105300A1 (en) Semiconductor substrate and method for manufacturing semiconductor device
KR20040059404A (ko) 반도체 소자의 키 정렬 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Correction of invention patent gazette

Correction item: Inventor

Correct: He Lianze

False: He Lianze

Number: 10

Volume: 20

CI02 Correction of invention patent application

Correction item: Inventor

Correct: He Lianze

False: He Lianze

Number: 10

Page: The title page

Volume: 20

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: HE ZE TO: HE LIANZE

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: HE ZE TO: HE LIANZE

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication