CN108470691B - 用于接触孔对准的多晶硅迭层测量图形的制造方法 - Google Patents

用于接触孔对准的多晶硅迭层测量图形的制造方法 Download PDF

Info

Publication number
CN108470691B
CN108470691B CN201810270884.0A CN201810270884A CN108470691B CN 108470691 B CN108470691 B CN 108470691B CN 201810270884 A CN201810270884 A CN 201810270884A CN 108470691 B CN108470691 B CN 108470691B
Authority
CN
China
Prior art keywords
polysilicon
layer
gate
forming
measurement pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810270884.0A
Other languages
English (en)
Other versions
CN108470691A (zh
Inventor
许邦泓
杨尚勇
黄永发
蔡孟霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810270884.0A priority Critical patent/CN108470691B/zh
Publication of CN108470691A publication Critical patent/CN108470691A/zh
Application granted granted Critical
Publication of CN108470691B publication Critical patent/CN108470691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种用于接触孔对准的多晶硅迭层测量图形的制造方法，包括步骤：步骤一、在半导体衬底上形成第一栅介质层和多晶硅层；步骤二、形成硬质掩模层；步骤三、光刻定义出多晶硅栅和多晶硅迭层测量图形的形成区域；多晶硅迭层测量图形的形成区域中仅在各多晶硅线条表面覆盖光刻胶；步骤四、依次对硬质掩模层和多晶硅层进行刻蚀形成多晶硅栅和多晶硅迭层测量图形；步骤五、采用光刻胶回刻工艺去除多晶硅栅和各多晶硅线条表面的硬质掩模层。本发明能防止在多晶硅迭层测量图形表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果，也从而能根据接触孔的套准测量进行尺寸补偿，从而能防止产品报废，最后能提高产品良率。

Description

用于接触孔对准的多晶硅迭层测量图形的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种用于接触孔对准的多晶硅迭层测量图形的制造方法。
背景技术
随着半导体技术的发展，工艺节点进入到28nm以后一般都采用HKMG来制造高性能的器件，HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG，在28nm的HKMG工艺中，通常需要采用到伪栅工艺，伪栅由栅介质层如栅氧化层和多晶硅栅叠加而成，通过伪栅的定义形成侧墙，源漏区等工艺结构之后，需要形成接触孔刻蚀停止层(CESL)，第一层间膜，然后进行平坦化，使多晶硅栅的表面露出，之后去除伪栅即多晶硅栅和栅氧化层，然后再在伪栅去除区域形成HKMG，之后形成第二层间膜，形成接触孔(contact)。
在半导体制造中，由于具有多层图形结构，故需要实现多层图形结构之间的精确套准(overlay)，用于套准的标记(mark)即overlay mark通常也称为迭层测量图形。在接触孔的位置定义过程中需要实现检测设置在前层图形上的overlay mark，然后进行对准，这样才能实现接触孔的图形和前层图形之间的良好的套准。
在现有方法中，用于接触孔接触孔对准的迭层测量图形通常采用多晶硅迭层测量图形实现，通过多晶硅材料来制作迭层测量图形。通常，多晶硅迭层测量图形和多晶硅栅同时形成，即和多晶硅栅的光刻和刻蚀工艺相同。如图1所示，是现有用于接触孔对准的多晶硅迭层测量图形的制造方法中使用的版图；图1中多晶硅迭层测量图形101包括了多个多晶硅线条排列结构102，多晶硅线条排列结构102中包括了多条多晶硅线条103，多晶硅线条排列结构102中的多晶硅线条103之间为间距结构，但是多晶硅线条排列结构102之间都采用多晶硅104，在进行多晶硅迭层测量图形101的定义时，现有技术中仅需打开各多晶硅线条排列结构102中的间距结构即可，多晶硅线条排列结构102之间的区域都被光刻胶覆盖，所以，由于多晶硅线条排列结构102之间的区域为大片区域且占据多晶硅迭层测量图形101的大部分面积，故现有方法中多晶硅迭层测量图形101对应的光刻为有光阻区(dark tone)。
28纳米以下的工艺节点的HKKMG工艺中的HPC制程中HPC为high performancecompact的缩写，是指在28纳米和32nm的工艺节点中所采用的用于制造高性能应用器件的工艺；在28纳米HPC制程开发过程中往往在接触孔套准即contact overlay测量设备上无法实现无法测量，这样就在Overlay超范围后无法进行补偿.进而导致芯片产品的大量报废。
而且，对现有方法形成的多晶硅迭层测量图形进行观测发现，如图2所示，是采用现有方法形成的多晶硅迭层测量图形的照片，在多晶硅迭层测量图形101a的区域包括有大面积的氮化硅残留，氮化硅残留如虚线圈105所示。氮化硅是在多晶硅栅刻蚀工艺中形成于多晶硅层表面的硬质掩模层，通常，硬质掩模层需要在多晶硅栅刻蚀完成之后去除；同样，多晶硅迭层测量图形101a的区域中的硬质掩模层也应当被去除，但是由图2所示可知，氮化硅确产生了大量残留，故最后是使得contact overlay测量失败。
发明内容
本发明所要解决的技术问题是提供一种用于接触孔对准的多晶硅迭层测量图形的制造方法，能防止在多晶硅迭层测量图形表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果。
为解决上述技术问题，本发明提供的用于接触孔对准的多晶硅迭层测量图形的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一栅介质层和多晶硅层。
步骤二、在所述多晶硅层的表面形成硬质掩模层；所述硬质掩模层中包括第一氮化层。
步骤三、进行光刻形成第一光刻胶的图形定义出多晶硅栅的形成区域以及多晶硅迭层测量图形的形成区域；所述多晶硅栅的形成区域被第一光刻胶覆盖。
所述多晶硅迭层测量图形中包括多个多晶硅线条排列结构，各所述多晶硅线条排列结构由多条多晶硅线条排列而成，所述多晶硅迭层测量图形的形成区域中仅在各所述多晶硅线条表面覆盖第一光刻胶，各所述多晶硅线条外的第一光刻胶都被去除，用以降低所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积。
步骤四、在步骤三形成的第一光刻胶定义下依次对所述硬质掩模层和所述多晶硅层进行刻蚀分别形成所述多晶硅栅和所述多晶硅迭层测量图形。
步骤五、采用光刻胶回刻工艺去除各所述多晶硅栅和所述多晶硅迭层测量图形的各所述多晶硅线条表面的所述硬质掩模层，通过步骤三中对所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积的控制使所述多晶硅迭层测量图形区域中的所述硬质掩模层都被去除，防止所述硬质掩模层残留影响所述多晶硅迭层测量图形的测量。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述第一栅介质层为栅氧化层。
进一步的改进是，所述多晶硅栅为伪栅，在步骤四刻蚀形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面形成侧墙的步骤以及在所述多晶硅栅两侧的所述半导体衬底中形成源漏区的步骤。
进一步的改进是，在步骤五之后还包括如下步骤：
步骤六、形成接触孔刻蚀停止层。
步骤七、形成第一层间膜。
步骤八、进行化学机械研磨工艺将所述第一层间膜和所述接触孔刻蚀停止层研磨到和所述多晶硅栅的表面相平。
步骤九、去除所述多晶硅栅和所述第一栅介质层。
步骤十、在所述多晶硅栅和所述第一栅介质层的去除区域形成金属栅极结构。
步骤十一、形成第二层间膜。
步骤十二、进行接触孔的光刻并形成第二光刻胶图形，所述接触孔的光刻过程中采用多晶硅迭层测量图形进行对准。
步骤十三、对所述第二层间膜和所述第一层间膜进行刻蚀形成接触孔，其中所述源漏区上方的接触孔穿过所述第二层间膜和所述第一层间膜，所述金属栅极结构上方的接触孔穿过所述第二层间膜。
进一步的改进是，步骤二中所述硬质掩模层中还包括第二氧化层，所述第一氮化层叠加在所述第二氧化层之上。
进一步的改进是，所述侧墙的材料采用氮化层。
进一步的改进是，所述源漏区自对准形成于所述多晶硅栅的两侧。
进一步的改进是，在所述源漏区中还包括嵌入式外延层。
进一步的改进是，PMOS器件对应的嵌入式外延层为嵌入式锗硅外延层。
进一步的改进是，步骤三中将所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积降低到30微米×30微米以下。
进一步的改进是，步骤十中所述金属栅极结构为HKMG，形成HKMG的分步骤包括：
形成包括高介电常数材料层的第二栅介质层。
形成金属栅。
进一步的改进是，在所述第二栅介质层和所述半导体衬底之间具有界面层。
在所述第二栅介质层和所述金属栅之间还具有功函数层。
进一步的改进是，形成金属栅的步骤包括金属层的沉积以及对进行层进行化学机械研磨平坦化。
进一步的改进是，步骤五中的所述光刻胶回刻工艺包括如下分步骤：
步骤51、进行第三光刻胶的涂布。
步骤52、对所述第三光刻胶进行回刻，回刻后的所述第三光刻胶位于各所述多晶硅栅之间以及各所述多晶硅线条之间。
步骤53、以所述第三光刻胶为掩膜去除所述硬质掩模层。
步骤54、去除所述第三光刻胶。
本发明对多晶硅迭层测量图形的版图进行了特别的设计，仅将多晶硅迭层测量图形中需要采用到的多晶硅线体采用光刻胶覆盖，其它区域都不覆盖光刻胶，这样在进行多晶硅刻蚀之后，各多晶硅线条排列结构之间的区域中的多晶硅都会被去除，这样能降低多晶硅迭层测量图形中的具有连续多晶硅结构的面积；另外，进行实验发现，将连续多晶硅结构的面积减小特别是将连续多晶硅结构的面积减小到30微米×30微米以下时，能够实现多晶硅表面的硬质掩模层特别是硬质掩模层中的氮化层的完全去除，故本发明能防止在多晶硅迭层测量图形表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果，也从而能根据接触孔的套准测量进行尺寸补偿，从而能防止产品报废，最后能提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有用于接触孔对准的多晶硅迭层测量图形的制造方法中使用的版图；
图2是采用现有方法形成的多晶硅迭层测量图形的照片；
图3是本发明实施例用于接触孔对准的多晶硅迭层测量图形的制造方法的流程图；
图4是本发明实施例用于接触孔对准的多晶硅迭层测量图形的制造方法中使用的版图。
具体实施方式
如图3所示，是本发明实施例用于接触孔对准的多晶硅迭层测量图形1的制造方法的流程图；如图4所示，是本发明实施例用于接触孔对准的多晶硅迭层测量图形1的制造方法中使用的版图，本发明实施例用于接触孔对准的多晶硅迭层测量图形1的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一栅介质层和多晶硅层。
所述半导体衬底为硅衬底。
所述第一栅介质层为栅氧化层。
步骤二、在所述多晶硅层的表面形成硬质掩模层；所述硬质掩模层中包括第一氮化层。
所述硬质掩模层中还包括第二氧化层，所述第一氮化层叠加在所述第二氧化层之上。
步骤三、进行光刻形成第一光刻胶的图形定义出多晶硅栅的形成区域以及多晶硅迭层测量图形1的形成区域；所述多晶硅栅的形成区域被第一光刻胶覆盖。
参考图4所示，所述多晶硅迭层测量图形1中包括多个多晶硅线条排列结构2，各所述多晶硅线条排列结构2由多条多晶硅线条3排列而成，所述多晶硅迭层测量图形1的形成区域中仅在各所述多晶硅线条3表面覆盖第一光刻胶，各所述多晶硅线条3外的第一光刻胶都被去除，也即各所述多晶硅线条排列结构2中多晶硅线条3的间隔区域以及各所述多晶硅线条排列结构2之间的区域4的第一光刻胶都被去除，这样能降低所述多晶硅迭层测量图形1中的具有连续多晶硅结构的面积。较佳为，将所述多晶硅迭层测量图形1中的具有连续多晶硅结构的面积降低到30微米×30微米以下。
步骤四、在步骤三形成的第一光刻胶定义下依次对所述硬质掩模层和所述多晶硅层进行刻蚀分别形成所述多晶硅栅和所述多晶硅迭层测量图形1。
所述多晶硅栅为伪栅，在步骤四刻蚀形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面形成侧墙的步骤以及在所述多晶硅栅两侧的所述半导体衬底中形成源漏区的步骤。
所述侧墙的材料采用氮化层。
所述源漏区自对准形成于所述多晶硅栅的两侧。
在所述源漏区中还包括嵌入式外延层。PMOS器件对应的嵌入式外延层为嵌入式锗硅外延层。
步骤五、采用光刻胶回刻工艺去除各所述多晶硅栅和所述多晶硅迭层测量图形1的各所述多晶硅线条3表面的所述硬质掩模层，通过步骤三中对所述多晶硅迭层测量图形1中的具有连续多晶硅结构的面积的控制使所述多晶硅迭层测量图形1区域中的所述硬质掩模层都被去除，防止所述硬质掩模层残留影响所述多晶硅迭层测量图形1的测量。
步骤五中的所述光刻胶回刻工艺包括如下分步骤：
步骤51、进行第三光刻胶的涂布。
步骤52、对所述第三光刻胶进行回刻，回刻后的所述第三光刻胶位于各所述多晶硅栅之间以及各所述多晶硅线条3之间。
步骤53、以所述第三光刻胶为掩膜去除所述硬质掩模层。
步骤54、去除所述第三光刻胶。
在步骤五之后还包括如下步骤：
步骤六、形成接触孔刻蚀停止层。通常，接触孔刻蚀停止层采用氮化硅。
步骤七、形成第一层间膜。
步骤八、进行化学机械研磨工艺将所述第一层间膜和所述接触孔刻蚀停止层研磨到和所述多晶硅栅的表面相平。
步骤九、去除所述多晶硅栅和所述第一栅介质层。
步骤十、在所述多晶硅栅和所述第一栅介质层的去除区域形成金属栅极结构。
所述金属栅极结构为HKMG，形成HKMG的分步骤包括：
形成包括高介电常数材料层的第二栅介质层。
形成金属栅。
在所述第二栅介质层和所述半导体衬底之间具有界面层。
在所述第二栅介质层和所述金属栅之间还具有功函数层。
形成金属栅的步骤包括金属层的沉积以及对进行层进行化学机械研磨平坦化。
步骤十一、形成第二层间膜。
步骤十二、进行接触孔的光刻并形成第二光刻胶图形，所述接触孔的光刻过程中采用多晶硅迭层测量图形1进行对准。
步骤十三、对所述第二层间膜和所述第一层间膜进行刻蚀形成接触孔，其中所述源漏区上方的接触孔穿过所述第二层间膜和所述第一层间膜，所述金属栅极结构上方的接触孔穿过所述第二层间膜。
本发明实施例对多晶硅迭层测量图形1的版图进行了特别的设计，仅将多晶硅迭层测量图形1中需要采用到的多晶硅线体采用光刻胶覆盖，其它区域都不覆盖光刻胶，这样在进行多晶硅刻蚀之后，各多晶硅线条排列结构2之间的区域中的多晶硅都会被去除，这样能降低多晶硅迭层测量图形1中的具有连续多晶硅结构的面积；另外，进行实验发现，将连续多晶硅结构的面积减小特别是将连续多晶硅结构的面积减小到30微米×30微米以下时，能够实现多晶硅表面的硬质掩模层特别是硬质掩模层中的氮化层的完全去除，故本发明实施例能防止在多晶硅迭层测量图形1表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果，也从而能根据接触孔的套准测量进行尺寸补偿，从而能防止产品报废，最后能提高产品良率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成第一栅介质层和多晶硅层；
步骤二、在所述多晶硅层的表面形成硬质掩模层；所述硬质掩模层中包括第一氮化层；
步骤三、进行光刻形成第一光刻胶的图形定义出多晶硅栅的形成区域以及多晶硅迭层测量图形的形成区域；所述多晶硅栅的形成区域被第一光刻胶覆盖；
所述多晶硅迭层测量图形中包括多个多晶硅线条排列结构，各所述多晶硅线条排列结构由多条多晶硅线条排列而成，所述多晶硅迭层测量图形的形成区域中仅在各所述多晶硅线条表面覆盖第一光刻胶，各所述多晶硅线条外的第一光刻胶都被去除，用以降低所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积；
步骤四、在步骤三形成的第一光刻胶定义下依次对所述硬质掩模层和所述多晶硅层进行刻蚀分别形成所述多晶硅栅和所述多晶硅迭层测量图形；
步骤五、采用光刻胶回刻工艺去除各所述多晶硅栅和所述多晶硅迭层测量图形的各所述多晶硅线条表面的所述硬质掩模层，通过步骤三中对所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积的控制使所述多晶硅迭层测量图形区域中的所述硬质掩模层都被去除，防止所述硬质掩模层残留影响所述多晶硅迭层测量图形的测量。
2.如权利要求1所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述第一栅介质层为栅氧化层。
4.如权利要求2所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述多晶硅栅为伪栅，在步骤四刻蚀形成所述多晶硅栅之后还包括在所述多晶硅栅的侧面形成侧墙的步骤以及在所述多晶硅栅两侧的所述半导体衬底中形成源漏区的步骤。
5.如权利要求4所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：在步骤五之后还包括如下步骤：
步骤六、形成接触孔刻蚀停止层；
步骤七、形成第一层间膜；
步骤八、进行化学机械研磨工艺将所述第一层间膜和所述接触孔刻蚀停止层研磨到和所述多晶硅栅的表面相平；
步骤九、去除所述多晶硅栅和所述第一栅介质层；
步骤十、在所述多晶硅栅和所述第一栅介质层的去除区域形成金属栅极结构；
步骤十一、形成第二层间膜；
步骤十二、进行接触孔的光刻并形成第二光刻胶图形，所述接触孔的光刻过程中采用多晶硅迭层测量图形进行对准；
步骤十三、对所述第二层间膜和所述第一层间膜进行刻蚀形成接触孔，其中所述源漏区上方的接触孔穿过所述第二层间膜和所述第一层间膜，所述金属栅极结构上方的接触孔穿过所述第二层间膜。
6.如权利要求1所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：步骤二中所述硬质掩模层中还包括第二氧化层，所述第一氮化层叠加在所述第二氧化层之上。
7.如权利要求4所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述侧墙的材料采用氮化层。
8.如权利要求4所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：所述源漏区自对准形成于所述多晶硅栅的两侧。
9.如权利要求4所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：在所述源漏区中还包括嵌入式外延层。
10.如权利要求9所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：PMOS器件对应的嵌入式外延层为嵌入式锗硅外延层。
11.如权利要求1所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：步骤三中将所述多晶硅迭层测量图形中的具有连续多晶硅结构的面积降低到30微米×30微米以下。
12.如权利要求5所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：步骤十中所述金属栅极结构为HKMG，形成HKMG的分步骤包括：
形成包括高介电常数材料层的第二栅介质层；
形成金属栅。
13.如权利要求12所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：
在所述第二栅介质层和所述半导体衬底之间具有界面层；
在所述第二栅介质层和所述金属栅之间还具有功函数层。
14.如权利要求12所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：形成金属栅的步骤包括金属层的沉积以及对金属层进行化学机械研磨平坦化。
15.如权利要求12所述的用于接触孔对准的多晶硅迭层测量图形的制造方法，其特征在于：步骤五中的所述光刻胶回刻工艺包括如下分步骤：
步骤51、进行第三光刻胶的涂布；
步骤52、对所述第三光刻胶进行回刻，回刻后的所述第三光刻胶位于各所述多晶硅栅之间以及各所述多晶硅线条之间；
步骤53、以所述第三光刻胶为掩膜去除所述硬质掩模层；
步骤54、去除所述第三光刻胶。
CN201810270884.0A 2018-03-29 2018-03-29 用于接触孔对准的多晶硅迭层测量图形的制造方法 Active CN108470691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810270884.0A CN108470691B (zh) 2018-03-29 2018-03-29 用于接触孔对准的多晶硅迭层测量图形的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810270884.0A CN108470691B (zh) 2018-03-29 2018-03-29 用于接触孔对准的多晶硅迭层测量图形的制造方法

Publications (2)

Publication Number Publication Date
CN108470691A CN108470691A (zh) 2018-08-31
CN108470691B true CN108470691B (zh) 2020-06-16

Family

ID=63262369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810270884.0A Active CN108470691B (zh) 2018-03-29 2018-03-29 用于接触孔对准的多晶硅迭层测量图形的制造方法

Country Status (1)

Country Link
CN (1) CN108470691B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314142B (zh) * 2023-05-08 2023-07-21 粤芯半导体技术股份有限公司 薄膜器件性能测试结构、测试方法及测试结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335074A2 (en) * 1988-03-28 1989-10-04 International Business Machines Corporation Alignment mark system
CN1480985A (zh) * 2002-09-04 2004-03-10 旺宏电子股份有限公司 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模
CN103019052A (zh) * 2011-09-23 2013-04-03 中芯国际集成电路制造(北京)有限公司 光刻对准标记以及包含其的掩模板和半导体晶片
CN103578968A (zh) * 2012-08-03 2014-02-12 上海华虹Nec电子有限公司 全面式硅外延工艺光刻对准标记的结构及制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511238B (zh) * 2014-09-26 2017-11-03 中芯国际集成电路制造(上海)有限公司 光刻对准标记结构及形成方法、半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335074A2 (en) * 1988-03-28 1989-10-04 International Business Machines Corporation Alignment mark system
CN1480985A (zh) * 2002-09-04 2004-03-10 旺宏电子股份有限公司 确定晶片对准标记外围辅助图形的方法及所用光刻胶掩模
CN103019052A (zh) * 2011-09-23 2013-04-03 中芯国际集成电路制造(北京)有限公司 光刻对准标记以及包含其的掩模板和半导体晶片
CN103578968A (zh) * 2012-08-03 2014-02-12 上海华虹Nec电子有限公司 全面式硅外延工艺光刻对准标记的结构及制作方法

Also Published As

Publication number Publication date
CN108470691A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
US20100187611A1 (en) Contacts in Semiconductor Devices
KR100630768B1 (ko) 캡핑층을 구비한 얼라인먼트 키 형성방법 및 이를 이용한반도체 장치의 제조방법
JP3415551B2 (ja) 半導体装置の製造方法
TWI469320B (zh) 積體電路裝置
US20140167122A1 (en) Semiconductor device and manufacturing method thereof
CN108470691B (zh) 用于接触孔对准的多晶硅迭层测量图形的制造方法
KR100350764B1 (ko) 반도체소자의 제조방법
US6624039B1 (en) Alignment mark having a protective oxide layer for use with shallow trench isolation
KR100368569B1 (ko) 반도체장치및그제조방법
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
KR20100052814A (ko) 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터
KR20040050873A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6979651B1 (en) Method for forming alignment features and back-side contacts with fewer lithography and etch steps
WO2003015132A2 (en) Dual layer hard mask for edram gate etch process
KR100583103B1 (ko) 반도체 소자의 제조 방법
KR20040041792A (ko) 복합 반도체 장치의 제조방법
KR20100005602A (ko) 반도체 소자의 게이트 패턴 형성방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100790573B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR20040061857A (ko) 반도체소자의 제조방법
US7435642B2 (en) Method of evaluating the uniformity of the thickness of the polysilicon gate layer
KR20050014156A (ko) 반도체소자의 제조방법
JP2007311409A (ja) 半導体装置及びその製造方法
KR20030058635A (ko) 반도체소자의 제조방법
KR20060004192A (ko) 균일한 두께의 게이트 스페이서를 갖는 반도체 소자 및 그제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant