CN103578968A - 全面式硅外延工艺光刻对准标记的结构及制作方法 - Google Patents

全面式硅外延工艺光刻对准标记的结构及制作方法 Download PDF

Info

Publication number
CN103578968A
CN103578968A CN201210276111.6A CN201210276111A CN103578968A CN 103578968 A CN103578968 A CN 103578968A CN 201210276111 A CN201210276111 A CN 201210276111A CN 103578968 A CN103578968 A CN 103578968A
Authority
CN
China
Prior art keywords
silicon
medium film
alignment mark
window
lithography alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210276111.6A
Other languages
English (en)
Other versions
CN103578968B (zh
Inventor
刘继全
高杏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210276111.6A priority Critical patent/CN103578968B/zh
Publication of CN103578968A publication Critical patent/CN103578968A/zh
Application granted granted Critical
Publication of CN103578968B publication Critical patent/CN103578968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

本发明公开了一种全面式硅外延工艺光刻对准标记的制作方法，包括步骤：1）在硅衬底上依次生长第一、第二介质膜；其中，第一介质膜为能够阻挡硅晶体生长的膜层；第二介质膜为能够阻挡第一介质膜在其表面生长的膜层；2）刻蚀出光刻对准窗口和光刻对准沟槽；3）在光刻对准窗口和光刻对准沟槽表面生长第一介质膜；4）刻蚀出硅单晶窗口；5）全面式硅外延生长。本发明还公开了应用上述方法制作的光刻对准标记的结构。本发明通过调节外延淀积程序，在光刻对准标记表面形成非淀积区，解决了对准标记在外延生长后变形、消失的问题。

Description

全面式硅外延工艺光刻对准标记的结构及制作方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种全面式硅外延工艺光刻对准标记的结构及其制作方法。
背景技术
全面式硅外延工艺指的是在半导体表面存在半导体区域和介质膜区域，硅外延工艺在半导体区域生长硅单晶，在介质膜区域生长硅多晶或硅非晶。常规的全面式硅外延工艺光刻对准标记的制作方法为（参见图1）：（1）在硅衬底11上生长介质膜12，如图1（a）所示；（2）刻蚀出光刻对准沟槽13，如图1（b）所示；（3）刻蚀出单晶窗口14，如图1（c）所示；（4）全面式硅外延生长，在介质膜12表面生长硅多晶（或硅非晶）15，在单晶窗口14生长硅单晶16，如图1（d）所示。由于外延的生长速率比较快（一般每分钟生长1.0微米左右），且全面式硅外延的生长厚度一般比较厚，因此，外延生长后，光刻对准标记常常会变形比较严重，如图1（d）所示，光刻对准沟槽13几乎完全被填满，光刻对准标记17几乎消失，这会导致后续对准困难。
发明内容
本发明要解决的技术问题之一是提供一种全面式硅外延工艺光刻对准标记的制作方法，它可以解决外延生长后，光刻对准标记变形、消失的问题。
为解决上述技术问题，本发明的全面式硅外延工艺光刻对准标记的制作方法，包括以下步骤：
1）在硅衬底上依次生长第一介质膜和第二介质膜；其中，第一介质膜为能够阻挡硅晶体生长的膜层；第二介质膜为能够阻挡第一介质膜在其表面生长的膜层；
2）在预定的光刻对准区域刻蚀出光刻对准窗口和光刻对准沟槽；
3）在光刻对准窗口和光刻对准沟槽的表面生长第一介质膜；
4）在预定区域刻蚀出硅单晶窗口；
5）全面式硅外延生长，在第二介质膜上生长硅多晶或硅非晶，在硅单晶窗口生长硅单晶，在光刻对准区域不生长硅晶体。
本发明要解决的技术问题之二是提供用上述方法制作的光刻对准标记的结构。
为解决上述技术问题，本发明的全面式硅外延工艺光刻对准标记，其光刻对准窗口和光刻对准沟槽的表面覆盖有能够阻挡硅晶体生长的介质膜。
本发明通过调节外延淀积程序，在光刻对准标记表面形成非淀积区，从而成功保持了光刻对准标记的原貌，解决了光刻对准标记在全面式外延生长后变形、消失等问题。
附图说明
图1是常规的全面式硅外延工艺光刻对准标记的制作流程示意图。
图2是本发明实施例的全面式硅外延工艺光刻对准标记的制作流程示意图。
图3是本发明实施例的全面式硅外延工艺光刻对准标记的俯视结构示意图。
图4是本发明实施例的全面式硅外延在氧化硅和氮化硅上的成膜情况图。
图中附图标记说明如下：
11、21：硅衬底
12：介质膜
13、29：光刻对准沟槽
14、25：单晶窗口
15、26：硅多晶（或硅非晶）
16、27：硅单晶
17：光刻对准标记
22：氧化硅介质膜
23：氮化硅介质膜
24：光刻对准区域
28：光刻对准窗口
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
选择性硅外延工艺指的是在硅外延生长过程中，通过在硅源中加入含氯原子的前驱物，来达到在硅单晶上生长单晶，而在某种介质膜上不生长的效果。不同的介质膜，所需的含氯前驱物的分量不同，因此，当同一表面同时存在多种介质膜时，在特定的含氯前驱物分量下，可以实现在某种介质膜上生长硅外延，而在其他介质膜上不生长硅外延的效果。
利用上述选择性硅外延工艺的特性，本发明通过以下工艺步骤制作了全面式硅外延工艺的光刻对准标记：
步骤1，在硅衬底21上依次生长氧化硅介质膜22和氮化硅介质膜23，如图2（a）所示。
氧化硅介质膜22和氮化硅介质膜23的厚度在0.01～10μm。
氧化硅介质膜22的生长可以采用热氧化方法，也可以采用化学气相沉积方法。氮化硅介质膜23的生长采用化学气相沉积方法。
步骤2，利用光刻和干法各项异性刻蚀工艺，在预定的光刻对准区域24刻蚀出光刻对准窗口28和光刻对准沟槽29，如图2（b）所示。
光刻对准沟槽29的宽度为0.01～10μm，深度为0.1～2μm。
步骤3，用热氧化方法在光刻对准窗口28和光刻对准沟槽29表面形成氧化硅介质膜22，如图2（c）所示。热氧化的温度为800～1200℃，压力为一个大气压。
步骤4，利用光刻和干法各项异性刻蚀工艺，在预定区域刻蚀出硅单晶窗口25，如图2（d）所示。
完成本步刻蚀后的硅片结构如图3所示，包括硅单晶区、氮化硅介质膜区和氧化硅介质膜区。氧化硅介质膜区内有多个沟槽，作为光刻对准标记。
步骤5，全面式硅外延生长，调整硅源和含氯前驱物的比例，使得外延工艺在氮化硅介质膜23上生长硅多晶（或硅非晶）26，在单晶窗口25区域生长硅单晶27，而在光刻对准区域24（包括光刻对准窗口28和光刻对准沟槽29）由于有氧化硅介质膜22的覆盖，不生长硅晶体，即光刻对准标记仍然保持原貌，如图2（e）、4所示。
其中，硅源为四氯氢硅、三氯氢硅、二氯二氢硅、一氯氢硅、硅烷中的至少一种或多种的混合物。含氯前驱物为氯化氢或氯气，或者氯化氢和氯气的混合气体。硅源与含氯前驱物的体积比为0.1～10。

Claims (10)

1.一种全面式硅外延工艺光刻对准标记的制作方法，其特征在于，包括以下步骤：
1）在硅衬底上依次生长第一介质膜和第二介质膜；其中，第一介质膜为能够阻挡硅晶体生长的膜层；第二介质膜为能够阻挡第一介质膜在其表面生长的膜层；
2）在预定的光刻对准区域刻蚀出光刻对准窗口和光刻对准沟槽；
3）在光刻对准窗口和光刻对准沟槽的表面生长第一介质膜；
4）在预定区域刻蚀出硅单晶窗口；
5）全面式硅外延生长，在第二介质膜上生长硅多晶或硅非晶，在硅单晶窗口生长硅单晶，在光刻对准区域不生长硅晶体。
2.根据权利要求1所述的方法，其特征在于，所述第一介质膜为氧化硅膜，第二介质膜为氮化硅膜。
3.根据权利要求2所述的方法，其特征在于，所述第一介质膜和第二介质膜的厚度为0.01～10μm。
4.根据权利要求1或2所述的方法，其特征在于，采用热氧化方法或化学气相沉积方法生长第一介质膜。
5.根据权利要求1或2所述的方法，其特征在于，采用化学气相沉积方法生长第二介质膜。
6.根据权利要求1所述的方法，其特征在于，步骤2），光刻对准沟槽的宽度为0.01～10μm，深度为0.1～2μm。
7.根据权利要求1所述的方法，其特征在于，步骤5），以四氯氢硅、三氯氢硅、二氯二氢硅、一氯氢硅、硅烷中的一种或多种的混合物为硅源；以氯化氢、氯气或两者的混合气体为含氯前驱物。
8.根据权利要求1或7所述的方法，其特征在于，步骤5），硅源与含氯前驱物的体积比为0.1～10。
9.用权利要求1至8中任一方法制作的全面式硅外延工艺光刻对准标记，该光刻对准标记包括光刻对准窗口和光刻对准沟槽，其特征在于，所述光刻对准窗口和光刻对准沟槽的表面覆盖有能够阻挡硅晶体生长的介质膜。
10.根据权利要求9所述的光刻对准标记，其特征在于，所述介质膜为氧化硅膜。
CN201210276111.6A 2012-08-03 2012-08-03 全面式硅外延工艺光刻对准标记的结构及制作方法 Active CN103578968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210276111.6A CN103578968B (zh) 2012-08-03 2012-08-03 全面式硅外延工艺光刻对准标记的结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210276111.6A CN103578968B (zh) 2012-08-03 2012-08-03 全面式硅外延工艺光刻对准标记的结构及制作方法

Publications (2)

Publication Number Publication Date
CN103578968A true CN103578968A (zh) 2014-02-12
CN103578968B CN103578968B (zh) 2016-06-08

Family

ID=50050488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210276111.6A Active CN103578968B (zh) 2012-08-03 2012-08-03 全面式硅外延工艺光刻对准标记的结构及制作方法

Country Status (1)

Country Link
CN (1) CN103578968B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779241A (zh) * 2015-04-29 2015-07-15 上海华虹宏力半导体制造有限公司 外延工艺中光刻标记的制作方法
CN104882436A (zh) * 2015-03-31 2015-09-02 上海华虹宏力半导体制造有限公司 两次外延工艺中光刻对准标记的制作方法
CN108470691A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 用于接触孔对准的多晶硅迭层测量图形的制造方法
CN108630660A (zh) * 2017-03-22 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109761190A (zh) * 2019-01-22 2019-05-17 上海华虹宏力半导体制造有限公司 形成对准标记的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
US20020146889A1 (en) * 2001-04-04 2002-10-10 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks
CN1950542A (zh) * 2004-05-19 2007-04-18 国际商业机器公司 硅－锗外延生长的产率改进
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
US20020146889A1 (en) * 2001-04-04 2002-10-10 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks
CN1950542A (zh) * 2004-05-19 2007-04-18 国际商业机器公司 硅－锗外延生长的产率改进
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882436A (zh) * 2015-03-31 2015-09-02 上海华虹宏力半导体制造有限公司 两次外延工艺中光刻对准标记的制作方法
CN104882436B (zh) * 2015-03-31 2018-02-06 上海华虹宏力半导体制造有限公司 两次外延工艺中光刻对准标记的制作方法
CN104779241A (zh) * 2015-04-29 2015-07-15 上海华虹宏力半导体制造有限公司 外延工艺中光刻标记的制作方法
CN104779241B (zh) * 2015-04-29 2017-10-20 上海华虹宏力半导体制造有限公司 外延工艺中光刻标记的制作方法
CN108630660A (zh) * 2017-03-22 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108470691A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 用于接触孔对准的多晶硅迭层测量图形的制造方法
CN108470691B (zh) * 2018-03-29 2020-06-16 上海华力集成电路制造有限公司 用于接触孔对准的多晶硅迭层测量图形的制造方法
CN109761190A (zh) * 2019-01-22 2019-05-17 上海华虹宏力半导体制造有限公司 形成对准标记的方法

Also Published As

Publication number Publication date
CN103578968B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN102169853B (zh) 集成电路结构的形成方法
CN100580951C (zh) 半导体器件及其制造方法
CN103578968B (zh) 全面式硅外延工艺光刻对准标记的结构及制作方法
JP2006186240A5 (zh)
KR100968328B1 (ko) 실리콘-게르마늄 에피택셜 성장에서의 수율 향상
CN103065959A (zh) 一种减小硅刻蚀负载效应的方法
CN104347346B (zh) 不同结构的深沟槽平坦化方法
CN102117763A (zh) 获得倾斜沟槽结构或改变沟槽结构倾斜角的制作工艺方法
CN104347473A (zh) 浅沟槽隔离结构及其形成方法
CN105845557B (zh) 实现多晶硅栅极平坦化的方法
US20120252174A1 (en) Process for forming an epitaxial layer, in particular on the source and drain regions of fully-depleted transistors
US9773670B2 (en) Method of preparation of III-V compound layer on large area Si insulating substrate
WO2017067157A1 (zh) 一种提高锗硅源漏区质量的制造方法
CN105261567A (zh) 嵌入式外延锗硅层的盖帽层的制作方法
CN103031598B (zh) 硅外延生长的工艺方法
CN101483189B (zh) 半导体结构及其制造方法
CN102437158B (zh) Cmos半导体器件及其制造方法
CN103320855A (zh) 多晶硅薄膜层淀积方法
CN103633027A (zh) 一种形成源漏区双外延层的方法
CN111218715B (zh) 应变硅成长于不同版图特征下的改善方法
KR20090084171A (ko) 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법
JP2013055231A (ja) エピタキシャルウェーハの製造方法
CN109192654A (zh) 硅的外延生长方法、半导体器件及其形成方法
CN103871849A (zh) 外延层的形成方法
CN105185737A (zh) 沟槽隔离结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140117

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140117

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant