CN103871849A - 外延层的形成方法 - Google Patents

外延层的形成方法 Download PDF

Info

Publication number
CN103871849A
CN103871849A CN201210550520.0A CN201210550520A CN103871849A CN 103871849 A CN103871849 A CN 103871849A CN 201210550520 A CN201210550520 A CN 201210550520A CN 103871849 A CN103871849 A CN 103871849A
Authority
CN
China
Prior art keywords
epitaxial loayer
etching
epitaxial
epitaxial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210550520.0A
Other languages
English (en)
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210550520.0A priority Critical patent/CN103871849A/zh
Publication of CN103871849A publication Critical patent/CN103871849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种外延层的形成方法，步骤包括：1）在硅衬底上生长一层外延层；2）刻蚀掉外延层中的晶格缺陷，同时保证外延层在刻蚀后仍有残留；3）在刻蚀后的外延层上再生长一层相同材质的外延层；4）刻蚀掉步骤3）新生长的外延层中的晶格缺陷，同时保证最新生长的外延层在刻蚀后仍有残留；5）重复步骤3）～4），直至外延层的总厚度达到所要求的厚度。该方法通过循环生长外延层和刻蚀晶格缺陷，显著降低甚至完全消除了硅锗、硅锗碳或硅外延层中的晶格缺陷，从而保证了半导体器件的性能。

Description

外延层的形成方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种硅锗、硅锗碳或硅外延层的形成方法。
背景技术
外延生长是在单晶衬底上沿其原来的晶向再生长一层单晶薄膜的半导体硅材料。外延生长技术门类繁多，是半导体制造中的一种常用技术。从外延层在器件制造中的作用看，可分为正外延和反外延。器件直接制作在外延层上的叫正外延；器件制作在单晶衬底上，外延层作为基底，叫反外延。从化学组成看，可分为同质外延和异质外延。外延层和衬底属同一种物质，称同质外延；外延层和衬底不属同种物质，称异质外延。制备硅外延片的方法有气相外延、液相外延、分子束外延等。其中以化学气相淀积(CVD)为基础的气相外延是现在生产硅外延的主流。与衬底相比，外延层可以更好的控制掺杂浓度，也可以做到更低的C、O含量。但是外延的生长条件比较苛刻，一般要求衬底很洁净，生长环境也要严格控制。即使如此仍不可避免有一定的缺陷存在，特别是异质外延，如SiGe（硅锗）在硅衬底上的外延。这些缺陷会影响器件的性能，要尽量避免。
发明内容
本发明要解决的技术问题是提供一种外延层的形成方法，它可以降低甚至消除外延层中的晶格缺陷。
为解决上述技术问题，本发明的外延层的形成方法，步骤包括：
1）在硅衬底上生长一层外延层；
2）对外延层进行刻蚀，将外延层中的全部或大部分晶格缺陷刻蚀掉，同时保证外延层在刻蚀后仍有残留；
3）在刻蚀后的外延层上再生长一层相同材质的外延层；
4）对步骤3）新生长的外延层进行刻蚀，将最新生长的外延层中的全部或大部分晶格缺陷刻蚀掉，同时保证最新生长的外延层在刻蚀后仍有残留；
5）重复步骤3）～4），直至外延层的总厚度达到所要求的厚度。
本发明通过循环生长外延层和刻蚀缺陷的方法，实现了形成一定厚度且没有缺陷的外延层的目的。与现有的外延形成方法相比，本发明的方法能够显著降低甚至完全消除硅锗、硅锗碳或硅外延层中的晶格缺陷，保证半导体器件的性能。
附图说明
图1是本发明实施例的外延层形成工艺流程示意图。
图2是外延层表面缺陷完全刻蚀掉后的形貌。
图中附图标记说明如下：
11：硅衬底
12、14、15：外延层
13：晶格缺陷
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的外延层的形成方法，可用于形成硅锗外延、硅锗碳外延或硅外延，其具体工艺步骤包括：
步骤1，在硅衬底上用气相外延的方式生长一层外延层（SiGe外延、SiGeC外延或硅外延），如图1（a）所示。外延生长条件为：温度500～1200℃，压力0.1～760Torr，以H2为载气，以SiH4、DCS（二氯二氢硅）、TCS（三氯氢硅）、GeH4中的至少一种为反应物，外延层厚度为0.1～5.0μm。
步骤2，用Wright etch（怀特刻蚀）溶液对外延层进行刻蚀，将外延层中的全部或大部分晶格缺陷13刻蚀掉，同时保证外延层在刻蚀后仍有一定厚度的残留，如图1（b）所示。刻蚀时间为1～600秒，刻蚀温度为5～50摄氏度。
Wright etch（怀特刻蚀）溶液是HNO3、HAc、H2CrO4和H2O的混合液，该混合液对SiGe、SiGeC或硅外延层中的晶格缺陷的刻蚀速率比较快，而对外延层的刻蚀速率比较慢，所以刻蚀完后，晶格缺陷的位置是一个腐蚀坑（见图2）。
刻蚀后，外延层中的缺陷或缺陷密度可以利用SCM（扫描电容显微镜）进行检测。
步骤3，在刻蚀后的外延层上再用气相外延的方式生长一层相同材质的外延层，如图1（c）所示。外延生长方法和条件同步骤1。
步骤4，用Wright etch（怀特刻蚀）溶液对步骤3新生长的外延层进行刻蚀，将最新生长的外延层中的全部或大部分晶格缺陷刻蚀掉，同时保证最新生长的外延层在刻蚀后仍有一定厚度的残留，如图1（d）所示。刻蚀条件同步骤2。
步骤5，重复步骤3～4，直至外延层的厚度达到所要求的厚度，如图1（g）所示。
最后几层外延层可以比最初的外延层薄，相应的，最后几次的刻蚀量也可以比最初几次的刻蚀量小，以避免最终的外延层表面由于刻蚀量过大而造成表面起伏过大。

Claims (8)

1.外延层的形成方法，其特征在于，步骤包括：
1）在硅衬底上生长一层外延层；
2）对外延层进行刻蚀，将外延层中的全部或大部分晶格缺陷刻蚀掉，同时保证外延层在刻蚀后仍有残留；
3）在刻蚀后的外延层上再生长一层相同材质的外延层；
4）对步骤3）新生长的外延层进行刻蚀，将最新生长的外延层中的全部或大部分晶格缺陷刻蚀掉，同时保证最新生长的外延层在刻蚀后仍有残留；
5）重复步骤3）～4），直至外延层的总厚度达到所要求的厚度。
2.根据权利要求1所述的方法，其特征在于，所述外延包括硅锗外延、硅锗碳外延或硅外延。
3.根据权利要求2所述的方法，其特征在于，采用气相外延的方式生长外延层。
4.根据权利要求3所述的方法，其特征在于，外延生长条件为：温度500～1200℃，压力0.1～760Torr，以H2为载气，以硅烷、二氯二氢硅、三氯氢硅、氢化锗中的至少一种为反应物。
5.根据权利要求1至4中任何一项所述的方法，其特征在于，每层外延层的厚度为0.1～5.0μm。
6.根据权利要求2所述的方法，其特征在于，步骤2）、4），使用怀特刻蚀溶液刻蚀外延层。
7.根据权利要求6所述的方法，其特征在于，怀特刻蚀时间为1～600秒，刻蚀温度为5～50摄氏度。
8.根据权利要求6所述的方法，其特征在于，所述怀特刻蚀溶液是HNO3、HAc、H2CrO4和H2O的混合液。
CN201210550520.0A 2012-12-18 2012-12-18 外延层的形成方法 Pending CN103871849A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210550520.0A CN103871849A (zh) 2012-12-18 2012-12-18 外延层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210550520.0A CN103871849A (zh) 2012-12-18 2012-12-18 外延层的形成方法

Publications (1)

Publication Number Publication Date
CN103871849A true CN103871849A (zh) 2014-06-18

Family

ID=50910264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210550520.0A Pending CN103871849A (zh) 2012-12-18 2012-12-18 外延层的形成方法

Country Status (1)

Country Link
CN (1) CN103871849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037340A (zh) * 2018-07-27 2018-12-18 西安电子科技大学 T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321535A (ja) * 1997-03-17 1998-12-04 Canon Inc 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
CN1542992A (zh) * 1997-10-30 2004-11-03 住友电气工业株式会社 GaN单晶衬底及其制造方法
CN1675746A (zh) * 2002-07-11 2005-09-28 爱尔兰国家大学科克学院 减少半导体材料中的缺陷

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321535A (ja) * 1997-03-17 1998-12-04 Canon Inc 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
CN1542992A (zh) * 1997-10-30 2004-11-03 住友电气工业株式会社 GaN单晶衬底及其制造方法
CN1675746A (zh) * 2002-07-11 2005-09-28 爱尔兰国家大学科克学院 减少半导体材料中的缺陷

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037340A (zh) * 2018-07-27 2018-12-18 西安电子科技大学 T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法

Similar Documents

Publication Publication Date Title
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
RU2764040C2 (ru) ВЫРАЩИВАНИЕ ЭПИТАКСИАЛЬНОГО 3C-SiC НА МОНОКРИСТАЛЛИЧЕСКОМ КРЕМНИИ
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
CN107709635A (zh) 外延碳化硅单晶晶片的制造方法
CN105097669B (zh) 一种显示面板及其制造方法
CN101724896B (zh) 一种非选择性生长锗硅外延的方法
CN103137434A (zh) 硅基GaN薄膜的制造方法
CN102598276B (zh) 形成半导体器件的方法
US20100025696A1 (en) Process for Producing a Silicon Carbide Substrate for Microelectric Applications
US9305779B2 (en) Method for growing germanium epitaxial films
KR101373403B1 (ko) 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
CN103871849A (zh) 外延层的形成方法
CN111128688A (zh) n型氮化镓自支撑衬底的制作方法
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
CN102881570A (zh) 半导体材料的制备方法
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
US8431935B2 (en) Semiconductor substrate with cobalt silicide buffer layer and its manufacturing method
US11107677B2 (en) Method for manufacturing SiC epitaxial substrate
KR101675187B1 (ko) III/V Si 템플릿을 제조하기 위한 방법
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20130078984A (ko) 질화갈륨 기판 제조방법
KR101169018B1 (ko) 단결정 실리콘 박막 및 이의 제조 방법
CN102586879A (zh) 用于AlN晶体生长的图形化衬底
KR102128495B1 (ko) 에피택셜 웨이퍼
KR101905860B1 (ko) 웨이퍼 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618