KR20140100121A - 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20140100121A
KR20140100121A KR1020130012962A KR20130012962A KR20140100121A KR 20140100121 A KR20140100121 A KR 20140100121A KR 1020130012962 A KR1020130012962 A KR 1020130012962A KR 20130012962 A KR20130012962 A KR 20130012962A KR 20140100121 A KR20140100121 A KR 20140100121A
Authority
KR
South Korea
Prior art keywords
growth
buffer layer
layer
doping concentration
ratio
Prior art date
Application number
KR1020130012962A
Other languages
English (en)
Other versions
KR102098209B1 (ko
Inventor
강석민
김지혜
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130012962A priority Critical patent/KR102098209B1/ko
Priority to CN201380070392.2A priority patent/CN104919571B/zh
Priority to US14/648,704 priority patent/US9793355B2/en
Priority to PCT/KR2013/010645 priority patent/WO2014084549A1/ko
Publication of KR20140100121A publication Critical patent/KR20140100121A/ko
Application granted granted Critical
Publication of KR102098209B1 publication Critical patent/KR102098209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 에피택셜 웨이퍼의 표면 조도 및 표면 결함 밀도가 감소되어, 소자 특성이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시 예에 따른 에피택셜 웨이퍼는 기판; 및 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 중간층, 및 상기 중간층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하고, 상기 활성층의 표면 조도는 1㎚이고, 표면 결함 밀도는 0.5개/㎠ 이하이다.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}
본 발명은 에피택셜 웨이퍼 및 그 제조 방법에 관한 것으로, 보다 상세하게는 표면 조도(Surface roughness) 및 표면 결함 밀도(Surface Defect Density)가 감소된 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
에피택셜(epitaxial) 성장은 통상적으로 화학 기상 증착(Chemical Vapor Deposition, CVD) 프로세스를 이용하여 이루어진다. 화학 기상 증착 프로세스는 화학 반응을 기반으로 하는 증착 기술로서, 소스 물질의 화학 반응을 이용하여 기판의 표면 상에 박막 등의 반도체층을 형성한다.
단결정 실리콘 웨이퍼(wafer)와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 이와 같은 성장 과정에서 최종 에피택셜 웨이퍼, 즉 활성층의 표면 거칠기, 즉 표면 조도가 높아질 수 있고, 아울러 표면 상에 결함(defect) 등이 발생할 수 있는 문제점이 있다. 또한, 원 기판 자체의 거칠기나 결함 등도 활성층의 표면 조도 및 표면 결함 밀도에 영향을 끼치게 된다.
이러한 표면 조도와 표면 결함 밀도는 에피택셜 웨이퍼의 품질에 직접적으로 영향을 미침으로써, 그 수치가 높은 경우 웨이퍼의 품질을 저하시킬 수 있다.
표면 조도 및 표면 결함 밀도를 줄이기 위하여, 기판 상에 버퍼층(buffer layer)을 형성하고, 버퍼층 위에 활성층(active layer)을 형성하는 방법이 제안된 바 있다(한국공개특허 제2004-7019420호). 그러나, 기판과 활성층 사이에 버퍼층을 형성하더라도 조도나 결함 문제를 완전히 해소할 수는 없다.
따라서, 에피택셜 웨이퍼의 표면 조도 및 표면 결함을 해소할 수 있는 방법이 요구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 에피택셜 웨이퍼의 표면 조도 및 표면 결함 밀도를 최소화하여, 소자 특성이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시 예에서는 기판; 및 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 중간층, 및 상기 중간층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하고, 상기 활성층의 표면 조도는 1㎚이고, 표면 결함 밀도는 0.5개/㎠ 이하인 에피택셜 웨이퍼를 제공한다.
본 발명의 다른 실시 예에서는 챔버 내에 마련된 기판 상에 에기택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 가스, 및 희석 가스를 포함하는 반응 가스를 주입하되, 상기 성장 소스와 상기 희석 가스의 비율이 제1 비율이 되도록 조절하여 버퍼층을 성장시키는 제1 성장 단계; 상기 제1 성장 단계에 연이어 상기 성장 소스의 양이 증가되도록, 상기 성장 소스와 상기 희석 가스의 비율이 상기 제1 비율에서부터 제2 비율이 되도록 조절하면서 상기 반응 가스를 상기 챔버 내에 주입하여 중간층을 성장시키는 제2 성장 단계; 및 상기 제2 성장 단계에 연이어, 상기 제2 비율로 조절된 상기 반응 가스를 상기 챔버 내에 주입하여 활성층을 성장시키는 제3 성장 단계를 포함하는 에피택셜 웨이퍼의 제조 방법을 제공한다.
본 발명에 따르면, 에피택셜 웨이퍼의 표면 조도가 감소되어, 소자 특성이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다. 특히 표면 조도가 1㎚ 이하인 에피택셜 웨이퍼를 제조할 수 있다.
뿐만 아니라, 에피택셜 웨이퍼의 표면 결함 밀도를 0.5개/㎠ 이하로 제어할 수 있어, 에피택셜 웨이퍼의 품질이 더욱 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 단면도,
도 2는 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 공정을 설명하기 위한 도면,
도 3은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법을 나타낸 흐름도, 및
도 4는 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
마찬가지로 층, 막, 영역, 판 등의 구성요소가 다른 구성요소의 "위에" 있다고 할 때, 이는 다른 구성요소의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 구성요소가 있는 경우도 포함한다. 반대로 어떤 구성요소가 다른 구성요소의 "바로 위에" 있다고 할 때에는 중간에 다른 구성요소가 없는 것을 뜻한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명에서는 제조된 에피택셜 웨이퍼의 표면 조도(surface roughness) 및 표면 결함 밀도(surface defect density)를 최소화할 수 있는 방법을 제공한다. 에피택셜 웨이퍼의 표면 조도 및 표면 결함 밀도는 투입되는 반응 가스의 양(flux), 도핑 농도, 성장 속도, 성장 온도, 압력, C/Si 비율(ratio), Si/H2 비율 등의 변수들에 의해서 달라질 수 있다.
본 발명에서는 이러한 에피택셜 웨이퍼의 표면 조도를 1㎚ 이하, 표면 결함 밀도를 0.5/㎠ 이하(즉, 1㎠ 당 0.5개 이하)로 줄이기 위한 방법을 제공하며, 이를 위해 도핑 농도, 성장 속도(즉, 투입되는 반응 가스의 양), 성장 단계, C/Si 비율을 제어하는 방법을 이용한다.
이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 단면도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer)(120), 버퍼층(120) 상에 형성된 중간층(130), 및 중간층(130) 상에 형성된 활성층(active layer)(140)을 포함한다.
여기서, 버퍼층(120), 중간층(130), 및 활성층(140)은 모두 에피택셜 성장에 의하여 형성되는 것으로, 이를 통칭하여 에피택셜 구조체라고 할 수 있다.
기판(110)은 실리콘 카바이드 계열의 웨이퍼일 수 있으며, 이에 따라 n-type, p-type 도핑된 에피택셜 실리콘 카바이드로 형성될 수 있다.
버퍼층(120)은 기판(110)과 활성층(140) 간의 격자 상수 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 활성층(140)보다 높은 도핑 농도를 가질 수 있다. 일 실시 예에서, 버퍼층(120)의 도핑 농도는 5×1017/㎤ 내지 5×1018/㎤이고, 활성층(140)의 도핑 농도는 이보다 낮게 설정될 수 있다.
아울러, 버퍼층(120)은 성장 소스와 희석 가스의 비율이 제1 비율인 반응 가스를 통해 성장되며, 일 실시 예에서 제1 비율은 1:4000 내지 1:3000일 수 있다.
중간층(130)은 버퍼층(120)과 활성층(140) 사이에 형성되어, 버퍼층(120)과 활성층(140) 간의 도핑 농도차를 조절한다. 이에 따라, 중간층(130)이 버퍼층(120)과 접하는 경계면(A)의 도핑 농도와 활성층(140)과 접하는 경계면(B)의 도핑 농도는 상이할 수 있다. 즉, 중간층(130)의 도핑 농도는 버퍼층(120)과 접하는 경계면(A)으로부터 활성층(140)과 접하는 경계면(B)으로 갈수록 감소할 수 있다. 일 실시 예에서, 중간층(130)의 도핑 농도는 5×1016/㎤ 내지 1×1016/㎤에서 1×1016/㎤ 내지 5×1014/㎤로 감소하도록 설정될 수 있다.
또한, 중간층(130)은 버퍼층(120)과 접하는 경계면(A)으로부터 활성층(140)과 접하는 경계면(B)으로 갈수록 양이 증가하는 성장 소스에 의해 성장된다. 구체적으로, 중간층(130)은 버퍼층(120)이 형성되는 제1 비율에서부터 제1 비율보다 성장 소스의 양이 증가되는 제2 비율로 성장된다. 일 실시 예에서 제2 비율은 1:800일 수 있다.
따라서, 중간층(130)은 목표로 하는 도핑 농도에 도달하는 두께로 형성될 수 있다. 일 실시 예에서, 버퍼층(120) 및 중간층(130)의 두께는 0.5㎛ 내지 1㎛로 제조될 수 있고, 활성층(140)은 필요에 따라 설정된 목표의 두께로 제조될 수 있다.
본 발명의 실시 예에 따른 에피택셜 웨이퍼(100)는, 표면 조도가 1㎚, 표면 결함 밀도가 0.5개/㎠ 이하로 제작될 수 있다.
이러한 에피택셜 웨이퍼는 다양한 반도체에 적용될 수 있다.
도 2는 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 공정을 설명하기 위한 도면이고, 도 3은 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법을 나타낸 흐름도이다. 그리고, 도 4는 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.
이하, 도 3의 흐름도를 중심으로, 도 1, 도 2 및 도 4를 참조하여 본 발명의 실시 예에 따른 에피택셜 웨이퍼의 제조 방법에 대하여 상세히 설명하도록 한다.
도 3을 참조하면, 반응 챔버 내에 기판(도 1 및 도 2의 도면 부호 110 참조)을 마련한다(S300). 도 2에서는 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 예시되어 있으나, 이는 일 실시 예에 불과할 뿐, 기판(110)의 소재는 최종적으로 제작하고자 하는 소자나 제품에 따라 다르게 구성 가능함은 물론이다.
그리고, 반응 챔버 내에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 가스, 및 희석 가스를 포함하는 반응 가스를 주입하여, 버퍼층(120)을 성장시킨다(S310, 제1 성장 단계). 이때 성장 소스와 희석 가스는 제1 비율을 가지도록 설정되며, 일 실시 예에서 제1 비율은 1:4000 내지 1:3000일 수 있다. 버퍼층(120)은 소정의 두께를 가지도록 성장되며, 일 실시 예에서 버퍼층(120)의 두께는 0.5㎛ 내지 1㎛일 수 있다.
한편, 기판(110)으로 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판(110)과 격자 상수의 일치가 가능한 물질로서, SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 실리콘 화합물이 이용될 수 있다. 그리고 기판(110) 상에 형성될 에피택셜 구조체를 N 타입으로 도핑하고자 하는 경우, 도핑 가스로는 질소 가스(N2) 등의 5족 원소 물질이 이용될 수 있다.
물론, 위 예시와 달리, 성장 소스는 에피택셜 구조체의 피적층 대상인 기판의 재질 및 종류에 따라서 달라질 수 있다. 또한 실제 도핑에 관여할 도핑 가스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 달라질 수 있다. 다만, 이하에서는 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 가스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 가스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.
버퍼층 성장 단계(S310, 제1 성장 단계)에서, C/Si 비는 0.5 내지 1.0일 수 있고, 반응 가스의 주입 파라미터를 10㎖/min 내지 25㎖/min으로 조절할 수 있다.
반응 가스의 주입 파라미터는 하기 수학식 1과 같이 정의될 수 있다.
Figure pat00001
여기서, a1~a4는 양의 실수를 나타내고, b1~b3는 실수를 나타낸다. 예를 들어, a1=a2=a3=a4=1이고, b1=b2=b3=0일 수 있다. 그리고, 반응 가스의 양, 도핑 가스의 양, 희석 가스의 양은 그 단위가 각각 ㎖/min이다.
즉, 버퍼층 성장 단계(S310, 제1 성장 단계)에서, 반응 가스, 도핑 가스, 및 희석 가스는 수학식 1에 따른 결과값이 1/25min/㎖ 내지 1/10min/㎖, 다시 말해, 10㎖/min 내지 25㎖/min을 만족하도록 주입될 수 있다.
이에 따라, 도핑 농도가 10% 이하, 상세하게는 5×1017/㎤ 내지 5×1018/㎤인 버퍼층(120)을 얻을 수 있다.
이후, 버퍼층 성장 단계(S310, 제1 성장 단계)에 연속하여, 성장 소스와 희석 가스의 비율을 제1 비율에서 제2 비율로 조절하며, 챔버 내에 반응 가스를 주입하여 중간층(130)을 성장시킨다(S320, 제2 성장 단계). 이때, 제2 비율은 도 4에 도시된 바와 같이 성장 소스의 양이 점차 증가하도록, 제1 비율에 비해 성장 소스의 비중이 높게 설정될 수 있으며, 성장 소스의 양은 선형적으로 증가하거나 단계적으로 증가하도록 설정될 수 있다. 일 실시 예에서 제1 비율이 1:4000 내지 1:3000일 때, 제2 비율은 1:800일 수 있다.
중간층 성장 단계(S320, 제2 성장 단계)에서, C/Si 비는 1.0 내외일 수 있고, 반응 가스의 주입 파라미터가 15㎖/min 내지 0.5㎖/min의 범위 내에서 가변되도록 조절할 수 있다.
아울러 중간층 성장 단계(S320, 제2 성장 단계)에서는 도핑 농도가 활성층(140)보다 높은 버퍼층(120)과 도핑 농도가 버퍼층(120)보다 낮은 활성층(140) 사이의 중간층(130)을 성장시킴에 있어서, 버퍼층(120)과 활성층(140) 사이의 도핑 농도차를 보상하기 위하여, 도핑 농도를 점차 감소시키며 중간층(130)을 성장시킨다. 즉, 버퍼층(120)과 접하는 경계면(A)에서는 버퍼층(120)에 근접한 도핑 농도로 중간층(130)을 성장시키며, 점차 도핑 농도를 감소시켜 활성층(140)과 접하는 경계면(B)에서는 활성층(140)에 근접한 도핑 농도로 중간층(130)을 성장시킬 수 있다.
일 실시 예에서, 중간층(130)의 도핑 농도는 5×1016/㎤ 내지 1×1016/㎤에서 1×1016/㎤ 내지 5×1014/㎤로 감소하도록 설정될 수 있다.
한편, 중간층(130)은 성장 소스의 양과 도핑 농도가 활성층 성장 단계(S330, 제4 성장 단계)에서의 조건을 만족할 때까지 성장이 지속되어 소정의 두께로 성장되며, 일 실시 예에서는 버퍼층(120)과 동일하게 0.5㎛ 내지 1㎛의 두께로 성장될 수 있다.
일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우, 균일한 적층(성장)이 어려울 수 있다. 따라서, 버퍼층 성장 단계(S310, 제1 성장 단계)에서는 낮은 성장 속도로, 즉 성장 소스의 양을 적게 하여 원자들이 기판(110) 상에 고르게 분포되어 성장할 수 있도록 한다. 이러한 버퍼층 성장 단계(S310, 제1 성장 단계)에 의하면, 격자 불일치(lattice mismatch)를 줄일 수 있어 표면 조도 및 표면 결함이 크게 감소하는 효과가 있다.
또한, 본 발명에서는 버퍼층(120)과 활성층(140) 사이에 도핑 농도 및 성장 소스의 양을 변화시켜 성장시키는 중간층(130)을 형성함으로써, 버퍼층 성장 단계(S310, 제1 성장 단계)와 활성층 성장 단계(S330, 제3 성장 단계)가 끊기지 않고 자연스럽게 연속적으로 진행되도록 한다. 버퍼층(120)과 활성층(140)은 그 도핑 농도와 성장 소스의 양이 상이하기 때문에, 버퍼층(120) 형성 후 바로 활성층(140)을 형성한다면 반응 가스의 양 조절을 위해 반응 가스의 주입을 중단해야 한다. 하지만, 본 발명에서는 중간층 성장 단계(S320, 제2 성장 단계)로 인해 반응 가스의 주입을 중단하지 않고 도핑 농도와 성장 소스의 양을 연속적으로 조절할 수 있다.
아울러, 중간층(130)은 위치 및 기능상 2차 버퍼층의 역할을 하기 때문에, 버퍼층(120)만으로 상쇄되지 않는 기판(110) 자체의 표면 거칠기와 결함을 상쇄시킴으로써, 에피택셜 웨이퍼의 표면 조도 및 표면 결함 밀도를 감소시킬 수 있다.
중간층(130)이 목표치만큼 성장된 후, 챔버 내에 반응 가스를 연이어 주입하되, 성장 소스와 희석 가스가 제2 비율을 유지하도록 반응 가스를 주입하여 활성층(140)을 성장시킨다(S330, 제3 성장 단계). 일 실시 예에서 제2 비율은 상술한 바와 같이 1:800일 수 있다.
활성층 성장 단계(S330, 제3 성장 단계)에서 C/Si 비는 0.9 내지 1.0일 수 있고, 반응 가스의 주입 파라미터가 5㎖/min 내지 0.5㎖/min의 범위 내에서 가변되도록 조절할 수 있다.
한편, 본 발명의 실시 예에서 에피택셜 구조체, 즉 버퍼층, 중간층, 및 활성층의 성장 시, 온도, 압력, 기판의 회전 속도 등의 성장 조건은 모두 동일하거나, 필요에 따라 서로 다를 수 있다. 일 실시 예에서, 성장 조건 중 온도는 1600℃ 내지 1650℃, 압력은 70mbar 내지 120mbar, 기판의 회전 속도는 50rpm 내지 70rpm으로 설정될 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 에피택셜 웨이퍼 110 : 기판
120 : 버퍼층 130 : 중간층
140 : 활성층

Claims (6)

  1. 기판; 및
    상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 중간층, 및 상기 중간층 상에 형성된 활성층을 포함하는 에피택셜 구조체
    를 포함하고,
    상기 활성층의 표면 조도는 1㎚이고, 표면 결함 밀도는 0.5개/㎠ 이하인 에피택셜 웨이퍼.
  2. 제1항에 있어서,
    상기 버퍼층의 도핑 농도는 상기 활성층의 도핑 농도보다 높고,
    상기 중간층의 도핑 농도는 상기 버퍼층과 접하는 경계면에서 상기 활성층과 접하는 경계면으로 갈수록 감소하는 에피택셜 웨이퍼.
  3. 제2항에 있어서,
    상기 버퍼층의 도핑 농도는 5×1017/㎤ 내지 5×1018/㎤이고,
    상기 중간층의 도핑 농도는 5×1016/㎤ 내지 1×1016/㎤에서 1×1016/㎤ 내지 5×1014/㎤로 감소하는 에피택셜 웨이퍼.
  4. 제1항에 있어서,
    상기 버퍼층 및 상기 중간층의 두께는 0.5㎛ 내지 1㎛인 에피택셜 웨이퍼의 제조 방법.
  5. 챔버 내에 마련된 기판 상에 에기택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 가스, 및 희석 가스를 포함하는 반응 가스를 주입하되, 상기 성장 소스와 상기 희석 가스의 비율이 제1 비율이 되도록 조절하여 버퍼층을 성장시키는 제1 성장 단계;
    상기 제1 성장 단계에 연이어 상기 성장 소스의 양이 증가되도록, 상기 성장 소스와 상기 희석 가스의 비율이 상기 제1 비율에서부터 제2 비율이 되도록 조절하면서 상기 반응 가스를 상기 챔버 내에 주입하여 중간층을 성장시키는 제2 성장 단계; 및
    상기 제2 성장 단계에 연이어, 상기 제2 비율로 조절된 상기 반응 가스를 상기 챔버 내에 주입하여 활성층을 성장시키는 제3 성장 단계
    를 포함하는 에피택셜 웨이퍼의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 성장 단계에서, 상기 버퍼층은 5×1017/㎤ 내지 5×1018/㎤의 도핑 농도로 성장되고,
    상기 제2 성장 단계에서, 상기 중간층은 5×1016/㎤ 내지 1×1016/㎤에서 1×1016/㎤ 내지 5×1014/㎤로 감소하는 도핑 농도로 성장되는 에피택셜 웨이퍼의 제조 방법.
KR1020130012962A 2012-11-30 2013-02-05 에피택셜 웨이퍼 및 그 제조 방법 KR102098209B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130012962A KR102098209B1 (ko) 2013-02-05 2013-02-05 에피택셜 웨이퍼 및 그 제조 방법
CN201380070392.2A CN104919571B (zh) 2012-11-30 2013-11-21 外延晶元，以及使用其的开关元件和发光元件
US14/648,704 US9793355B2 (en) 2012-11-30 2013-11-21 Epitaxial wafer and switch element and light-emitting element using same
PCT/KR2013/010645 WO2014084549A1 (ko) 2012-11-30 2013-11-21 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130012962A KR102098209B1 (ko) 2013-02-05 2013-02-05 에피택셜 웨이퍼 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140100121A true KR20140100121A (ko) 2014-08-14
KR102098209B1 KR102098209B1 (ko) 2020-04-08

Family

ID=51746101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012962A KR102098209B1 (ko) 2012-11-30 2013-02-05 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102098209B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20190026471A (ko) * 2017-09-05 2019-03-13 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US20040237879A1 (en) * 2001-06-04 2004-12-02 Tadaaki Kaneko Single crystal silicon carbide and method for producing the same
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
US20050118746A1 (en) * 2001-10-26 2005-06-02 Sumakeris Joseph J. Minimizing degradation of SiC bipolar semiconductor devices
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US20070015308A1 (en) * 2004-07-15 2007-01-18 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
JP2007284298A (ja) * 2006-04-18 2007-11-01 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20070292999A1 (en) * 2006-06-16 2007-12-20 Cree, Inc. Transistors Having Implanted Channel Layers and Methods of Fabricating the Same
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US20080258183A1 (en) * 2007-04-23 2008-10-23 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
US20100119849A1 (en) * 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20100193799A1 (en) * 2008-12-25 2010-08-05 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20110031534A1 (en) * 2008-04-24 2011-02-10 Sumitomo Electric Industries, Ltd PROCESS FOR PRODUCING Si(1-v-w-x)CwAlxNv BASE MATERIAL, PROCESS FOR PRODUCING EPITAXIAL WAFER, Si(1-v-w-x)CwAlxNv BASE MATERIAL, AND EPITAXIAL WAFER
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
CN202009004U (zh) * 2011-04-12 2011-10-12 盛况 新型碳化硅肖特基二极管
KR20110116203A (ko) * 2009-03-05 2011-10-25 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치의 제조 방법
JP2011233932A (ja) * 2011-08-09 2011-11-17 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法
US20120004994A1 (en) * 2005-09-14 2012-01-05 Jorey Ramer System for targeting advertising content to a plurality of mobile communication facilities
KR20120004214A (ko) * 2010-07-06 2012-01-12 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US20040237879A1 (en) * 2001-06-04 2004-12-02 Tadaaki Kaneko Single crystal silicon carbide and method for producing the same
US20050118746A1 (en) * 2001-10-26 2005-06-02 Sumakeris Joseph J. Minimizing degradation of SiC bipolar semiconductor devices
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
US20070015308A1 (en) * 2004-07-15 2007-01-18 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
KR20070035078A (ko) * 2004-07-15 2007-03-29 페어차일드 세미컨덕터 코포레이션 캐패시턴스 및 스위칭 손실을 감소시키기 위한 쇼트키다이오드 구조 및 그 제조 방법
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US20120004994A1 (en) * 2005-09-14 2012-01-05 Jorey Ramer System for targeting advertising content to a plurality of mobile communication facilities
JP2007284298A (ja) * 2006-04-18 2007-11-01 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20070292999A1 (en) * 2006-06-16 2007-12-20 Cree, Inc. Transistors Having Implanted Channel Layers and Methods of Fabricating the Same
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US20080258183A1 (en) * 2007-04-23 2008-10-23 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
US20100119849A1 (en) * 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20110031534A1 (en) * 2008-04-24 2011-02-10 Sumitomo Electric Industries, Ltd PROCESS FOR PRODUCING Si(1-v-w-x)CwAlxNv BASE MATERIAL, PROCESS FOR PRODUCING EPITAXIAL WAFER, Si(1-v-w-x)CwAlxNv BASE MATERIAL, AND EPITAXIAL WAFER
US20100193799A1 (en) * 2008-12-25 2010-08-05 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
KR20110116203A (ko) * 2009-03-05 2011-10-25 미쓰비시덴키 가부시키가이샤 탄화규소 반도체 장치의 제조 방법
US20110312161A1 (en) * 2009-03-05 2011-12-22 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2011121847A (ja) * 2009-12-14 2011-06-23 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
KR20120004214A (ko) * 2010-07-06 2012-01-12 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
CN202009004U (zh) * 2011-04-12 2011-10-12 盛况 新型碳化硅肖特基二极管
JP2011233932A (ja) * 2011-08-09 2011-11-17 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006799A (ko) * 2015-07-09 2017-01-18 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR20190026471A (ko) * 2017-09-05 2019-03-13 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
KR102098209B1 (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
JP5922219B2 (ja) 単結晶スズ含有半導体材料を成長させる方法
US7785995B2 (en) Semiconductor buffer structures
TWI443713B (zh) 選擇性沉積含矽膜之方法
KR20210091081A (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US20140117381A1 (en) Epitaxial Wafer, Method for Fabricating the Same, and Semiconductor Device Including the Same
JP2006216955A (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
JP2013239606A (ja) 炭化珪素エピタキシャルウェハの製造方法
KR102165614B1 (ko) 에피택셜 웨이퍼
KR102098297B1 (ko) 에피택셜 웨이퍼
US9305779B2 (en) Method for growing germanium epitaxial films
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102053077B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20130076365A (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2004363510A (ja) 半導体基板の製造方法
KR102165615B1 (ko) 에피택셜 웨이퍼
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR20150025648A (ko) 에피택셜 웨이퍼
KR102128495B1 (ko) 에피택셜 웨이퍼
KR102131245B1 (ko) 에피택셜 웨이퍼
KR20140055335A (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR101905860B1 (ko) 웨이퍼 제조 방법
US20140284628A1 (en) Wafer and method of fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant