KR20090084171A - 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법 - Google Patents

휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20090084171A
KR20090084171A KR1020080010191A KR20080010191A KR20090084171A KR 20090084171 A KR20090084171 A KR 20090084171A KR 1020080010191 A KR1020080010191 A KR 1020080010191A KR 20080010191 A KR20080010191 A KR 20080010191A KR 20090084171 A KR20090084171 A KR 20090084171A
Authority
KR
South Korea
Prior art keywords
silicon
thermal stress
doping
wafer
protective film
Prior art date
Application number
KR1020080010191A
Other languages
English (en)
Inventor
안수용
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080010191A priority Critical patent/KR20090084171A/ko
Publication of KR20090084171A publication Critical patent/KR20090084171A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 실리콘 에피택셜 웨이퍼 및 그 제조 방법에 관한 것으로, 본 발명의 실리콘 에피택셜 웨이퍼는, 실리콘 웨이퍼; 실리콘 웨이퍼의 일면에 형성되는 오토도핑 방지용 보호막; 및 실리콘 웨이퍼의 오토도핑 방지용 보호막이 형성되지 않은 타면에 형성된 실리콘 에피택셜층을 포함한다. 이때, 상기 오토도핑 방지용 보호막이 압축적 열응력을 가지는 제1보호막과 신장적 열응력을 가지는 제2보호막을 포함하거나, 상기 실리콘 웨이퍼가 압축적 열응력을 가지는 경우에는 오토도핑 방지용 보호막이 신장적 열응력을 가지고, 상기 실리콘 웨이퍼가 신장적 열응력을 가지는 경우에는 오토도핑 방지용 보호막이 압축적 열응력을 가지는 것을 특징으로 한다. 본 발명에 의하면, 오토도핑 방지용 보호막을 열응력 타입이 상반되는 두 층으로 하거나, 웨이퍼의 열응력 타입과 상반되는 열응력 타입의 오토도핑 방지용 보호막을 형성함으로써, 웨이퍼 전체의 휨 특성을 개선하여 고품질의 실리콘 에피택셜 웨이퍼를 제공할 수 있다.
실리콘 에피택셜 웨이퍼, 휨(warpage), 보우(bow), 오토도핑 방지용 보호막

Description

휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법 {Bow-Controlled Silicon Epitaxial Wafer and Manufacturing Method Thereof}
본 발명은 반도체 소자 제조용 실리콘 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.
저저항률의 실리콘 웨이퍼 위에 고저항률의 실리콘 에피택셜층을 기상 성장시킨 실리콘 에피택셜 웨이퍼는, 높은 게터링 능력과 낮은 래치업(latch-up) 특성, 그리고 고온에서 슬립(slip)에 강한 특징을 가지고 있어, 최근에 MOS 디바이스뿐만 아니라 LSI 디바이스용 웨이퍼로서 널리 이용되고 있다. 일반적으로 실리콘 에피택셜 웨이퍼는 화학기상증착(CVD: Chemical Vapor Deposition) 장치를 이용하여 제조되고 있는데, 이 장치 안의 서셉터 위에 실리콘 웨이퍼를 배치하고 1000℃ 이상의 온도로 가열하고 반응가스를 흘려주면 실리콘 웨이퍼 위에서 실리콘이 에피택셜 성장하게 된다.
이와 같이 CVD 장치를 이용하여 도펀트 농도가 높은 저저항률의 실리콘 웨이퍼 위에 고저항률의 실리콘 에피택셜층을 기상성장시키는 경우에는, 실리콘 웨이퍼의 배면으로부터 실리콘 웨이퍼 내의 도펀트가 분위기 중에 방출되어 실리콘 에피 택셜층에 도핑되는 현상, 즉 오토도핑(auto-doping)이 발생하게 된다. 따라서, 기상성장을 실시하기 전에 실리콘 웨이퍼의 배면, 즉 실리콘 에피택셜층이 형성되지 않는 쪽의 면에 오토도핑 방지용 보호막으로서 실리콘 산화막을 형성하는 기술이 널리 이용되고 있다.
이 오토도핑 방지용 실리콘 산화막은 통상 400℃ 이하의 온도에서 상압 CVD법이나 플라즈마 CVD법으로 형성할 수 있는데, 플라즈마 CVD법을 적용하는 경우가 더 우수한 특성을 가지는 실리콘 산화막을 형성할 수 있어 플라즈마 CVD법을 많이 이용하고 있다.
그런데, 플라즈마 CVD법에 의한 실리콘 산화막의 형성시 소스 가스로 사용되는 아산화질소(N2O) 가스의 영향으로 질소 원자들이 실리콘 산화막에 확산되고, 이 실리콘 산화막에 함입된 질소 원자들이 후속의 실리콘 에피택셜층을 성장시키는 도중에 휘발되어, 실리콘 에피택셜층의 가장자리에 환형의 헤이즈(haze)를 유발하게 된다. 또한, 오도도핑 방지용 실리콘 산화막에 함입된 질소 원자들은 실리콘 산화막의 굴절률을 변화시켜 실리콘 에피택셜 웨이퍼의 휨이나 구부러짐(warpage 또는 bow, 이하 '휨' 또는 '보우'라 한다)을 유발하기도 한다.
이러한 웨이퍼의 휨과 헤이즈를 방지하기 위하여, 대한민국 특허 제739099호에서는 플라즈마 CVD법에 의해 굴절률이 서로 다른 두 층의 실리콘 산화막을 적층하는 기술을 제안하고 있다. 즉, 실리콘 웨이퍼의 배면에 굴절률이 상대적으로 높은 제1배면실(seal)층과, 이 제1배면실층에 굴절률이 상대적으로 낮은 제2배면실층을 형성하여, 제1배면실층으로는 웨이퍼의 휨을 방지하고, 제2배면실층으로는 헤이 즈를 방지할 수 있다고 개시하고 있다.
그러나, 실제로는 굴절률이 동일하더라도 웨이퍼의 휨 특성은 두 가지 즉, 위로 볼록하거나 아래로 볼록한 양상 모두 나타날 수 있다. 또한, 상기 선행기술은 플라즈마 CVD법에 제한적으로 적용되는 기술로서 상압 CVD법에 의해 오토도핑 방지용 보호막을 형성하는 경우에는 적용될 수 없다는 단점이 있다.
한편, 실리콘 에피택셜 웨이퍼의 휨 특성은 오토도핑 방지용 보호막에 의해서만 규정되는 게 아니라, 오토도핑 방지용 보호막을 형성하기 전의 실리콘 웨이퍼의 휨 특성과도 관련이 있다. 즉, 오도도핑 방지용 보호막을 형성하기 전에 실리콘 웨이퍼가 이미 위 또는 아래로 볼록하게 휘어져 있는 경우에는, 상기 선행기술에 의해 굴절률이 서로 다른 두 층의 배면실층을 형성하더라도 실리콘 에피택셜 웨이퍼의 휨은 원하는 대로 제어되지 않게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 오토도핑 방지용 보호막의 형성방법에 무관하게 웨이퍼의 휨을 저감할 수 있는 실리콘 에피택셜 웨이퍼의 제조방법 및 휨이 제어된 실리콘 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다.
또한, 본 발명은 오토도핑 방지용 보호막의 형성 전에 실리콘 웨이퍼에 형성된 휨 특성을 감안하여 실리콘 에피택셜 웨이퍼의 휨을 저감할 수 있는 실리콘 에피택셜 웨이퍼의 제조방법 및 휨이 제어된 실리콘 에피택셜 웨이퍼를 제공하는 것 을 다른 목적으로 한다.
상술한 기술적 과제를 달성하기 위해, 본 발명에서는 휨 특성이 서로 상반되는 관계가 되는 두 층의 오토도핑 방지용 보호막을 형성한다.
즉, 본 발명의 일 측면에 따른 실리콘 에피택셜 웨이퍼는, 실리콘 웨이퍼; 실리콘 웨이퍼의 일면에 형성되는 오토도핑 방지용 보호막; 및 실리콘 웨이퍼의 오토도핑 방지용 보호막이 형성되지 않은 타면에 형성된 실리콘 에피택셜층을 포함하고, 상기 오토도핑 방지용 보호막이, 압축적 열응력을 가지는 제1보호막과, 신장적 열응력을 가지는 제2보호막을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 실리콘 에피택셜 웨이퍼의 제조방법은, 실리콘 웨이퍼의 일면에 오토도핑 방지용 보호막을 형성하는 단계; 및 실리콘 웨이퍼의 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함하고, 상기 오토도핑 방지용 보호막을 형성하는 단계는, 실리콘 웨이퍼의 일면에 제1보호막을 형성하는 단계와, 제1보호막 상에, 상기 제1보호막이 압축적 열응력을 가지는 경우에는 신장적 열응력을 가지고, 상기 제1보호막이 신장적 열응력을 가지는 경우에는 압축적 열응력을 가지는 제2보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 오토도핑 방지용 보호막은 실리콘 산화막(SiO2) 또는 실리콘옥시나이트라이드막(SiOxNy)으로 이루어질 수 있으며, 모노실란(SiH4) 가스와 아산화 질소(N2O) 가스를 이용한 플라즈마 CVD법 또는 모노실란(SiH4) 가스와 산소(O2) 가스를 이용한 상압 CVD법으로 형성할 수 있다.
또한, 상기 오토도핑 방지용 보호막의 열응력 타입은, 플라즈마 CVD법을 이용하는 경우, 아산화질소 가스와 모노실란 가스의 비율(N2O/SiH4) 또는 고주파 전력을 조절함으로써 제어할 수 있고, 상압 CVD법을 이용하는 경우에는 산소 가스와 모노실란 가스의 비율(O2/SiH4) 또는 상기 실리콘 웨이퍼가 CVD 구간을 통과하는 속도를 조절함으로써 제어할 수 있다.
나아가, 본 발명은 오토도핑 방지용 보호막의 형성 전단계, 즉 슬라이싱된 웨이퍼의 단계에서 결정되는 휨 특성을 고려하여 오토도핑 방지용 보호막의 열응력 타입을 제어함으로써 휨이 제어된 실리콘 에피택셜 웨이퍼를 제공할 수 있다.
즉, 본 발명의 일 측면에 따른 실리콘 에피택셜 웨이퍼는, 실리콘 웨이퍼; 실리콘 웨이퍼의 일면에 형성되는 오토도핑 방지용 보호막; 및 실리콘 웨이퍼의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면에 형성된 실리콘 에피택셜층을 포함하고, 상기 실리콘 웨이퍼가 압축적 열응력을 가지는 경우에는 오토도핑 방지용 보호막이 신장적 열응력을 가지고, 상기 실리콘 웨이퍼가 신장적 열응력을 가지는 경우에는 오토도핑 방지용 보호막이 압축적 열응력을 가지는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 실리콘 에피택셜 웨이퍼의 제조방법은, 실리콘 단결정 잉곳을 슬라이싱하여 실리콘 웨이퍼를 얻는 단계; 실리콘 웨이퍼의 보우값을 측정하는 단계; 실리콘 웨이퍼의 일면에, 상기 보우값이 음(-)인 경우에는 신장적 열응력을 가지고, 상기 보우값이 양(+)인 경우에는 압축적 열응력을 가지는 오토도핑 방지용 보호막을 형성하는 단계; 및 실리콘 웨이퍼의 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함한다.
이상과 같이 본 발명에 의하면, 오토도핑 방지용 보호막을 열응력 타입이 상반되는 두 층으로 하거나, 웨이퍼의 열응력 타입과 상반되는 열응력 타입의 오토도핑 방지용 보호막을 형성함으로써, 웨이퍼 전체의 휨 특성을 개선하여 고품질의 실리콘 에피택셜 웨이퍼를 얻을 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 실시예에 따른 실리콘 에피택셜 웨이퍼의 개략적인 단면도이다.
도 1을 참조하면, 본 실시예의 실리콘 에피택셜 웨이퍼는, 실리콘 웨이퍼(10)와, 실리콘 웨이퍼(10)의 배면에 형성된 오토도핑 방지용 보호막(11,12)과, 실리콘 웨이퍼(10)의 표면에 성장된 실리콘 에피택셜층(13)을 구비한다. 여기서, 실리콘 웨이퍼(10)는 실리콘 단결정 잉곳으로부터 슬라이싱되어 래핑(lapping), 에칭(etching) 등의 전처리를 거친 통상의 실리콘 웨이퍼이고, 실리콘 에피택셜층(13)은 통상의 방법에 의해 실리콘 웨이퍼(10)의 표면에 에피택셜 성장된 층으로서, 본 발명의 특징적인 부분이 아니므로 그 상세한 설명을 생략한다.
본 실시예에서 특징적인 요소인 오토도핑 방지용 보호막은, 실리콘 웨이퍼(10)의 배면에 형성된 제1보호막(11)과, 제1보호막(11) 상에 형성된 제2보호막(12)을 포함한다. 제1보호막(11)은 도면 오른쪽에 과장되게 도시한 바와 같이, 아래로 볼록한 열응력 즉, 압축적(compressive) 열응력을 가지고 있고, 제2보호막(12)은 위로 볼록한 열응력 즉, 신장적(tensile) 열응력을 가지고 있다. 이를 휨 정도를 나타내는 보우값으로 표현하면, 제1보호막(11) 음(-)의 보우값을 갖고 있고, 제2보호막(12)은 양(+)의 보우값을 가지고 있다.
이와 같이, 본 실시예의 오토도핑 방지용 보호막은 열응력 타입이 서로 상반되는 경향을 가지고 있어 휨 특성이 서로 상쇄되는 결과, 웨이퍼 전체의 휨 특성이 개선된다.
한편, 도 1에 도시된 실시예에서 제1보호막(11)과 제2보호막(12)의 열응력 타입은 서로 바뀔 수 있다. 즉, 제1보호막이 신장적 열응력을 가지고, 제2보호막이 압축적 열응력을 가지는 경우에도, 동일한 원리로 웨이퍼 전체의 휨 특성이 개선된다.
이어서, 본 발명의 실시예에 따라 도 1에 도시된 바와 같은 실리콘 에피택셜 웨이퍼를 제조하는 방법을 설명한다. 다만, 전술한 바와 같이, 본 발명의 특징이 오토도핑 방지용 보호막과 그 형성 방법에 있으므로, 오토도핑 방지용 보호막의 증착 공정에 대해서는 상세히 설명하고 나머지 공정에 대해서는 간략히 설명하기로 한다.
먼저, 초크랄스키(Czochralski) 방법 등으로 성장한 실리콘 단결정 잉곳을 슬라이싱하여 실리콘 웨이퍼로 만든 다음, 랩핑하고, 표면에 생긴 손상을 제거하기 위해서 화학 용액으로 표면을 화학 에칭함으로써 오토도핑 방지용 보호막을 형성하기 위한 실리콘 웨이퍼(10)를 준비한다. 통상적으로 오토도핑 방지용 보호막을 형성하기 위한 실리콘 웨이퍼로서 상기와 같이 경면 연마 전의 화학 에칭된 기판을 이용하지만 한쪽 면 또는 양면을 경면 연마한 실리콘 웨이퍼를 이용하기도 한다.
이어서, 실리콘 웨이퍼(10)의 일면에 제1보호막(11)과 제2보호막(12)을 형성함으로써 오토도핑 방지용 보호막을 형성한다. 이때, 제1보호막(11)과 제2보호막(12)은 그 열응력 타입이 서로 반대가 되도록 공정 조건을 조정하여 형성한다. 즉, 제1보호막(11)의 증착 결과 제1보호막(11)이 압축적 열응력을 가지는 경우에는 제2보호막(12)이 신장적 열응력을 갖도록, 그리고 제1보호막(11)이 신장적 열응력을 가지는 경우에는 제2보호막(12)이 압축적 열응력을 갖도록 제2보호막(12)을 형 성한다.
구체적으로, 제1보호막(11) 및 제2보호막(12)은 상압 CVD법 또는 플라즈마 CVD법을 이용하여 증착할 수 있는데, 이 각각의 경우에 전술한 열응력 타입을 조절하는 방법을 설명한다.
먼저, 상압 CVD법은 산소(O2) 가스와 모노실란(SiH4) 가스를 소스 가스로 이용하여, 다음과 같은 반응식에 의해 실리콘 웨이퍼(10) 상에 실리콘 산화막을 오토도핑 방지용 보호막으로서 증착한다.
SiH4 + O2 -> SiO2 + 2H2
이때, 증착되는 오토도핑 방지용 보호막의 열응력 타입을 조절하는 인자로는, 실리콘 웨이퍼가 CVD 구간을 통과하는 속도와, 산소 가스와 모노실란 가스의 비율(O2/SiH4)을 들 수 있다.
실리콘 웨이퍼가 CVD 구간을 통과하는 속도란, 상압 CVD법에 의해 오토도핑 방지용 보호막으로서 실리콘 산화막을 형성하는 과정을 개략적으로 도시한 도 2를 참조하면, 챔버 내에서 컨베이어 벨트(40) 위에 놓여진 실리콘 웨이퍼(10)가 상압 CVD 장치(30)의 아래를 지나감으로써 전술한 반응에 의해 실리콘 산화막이 증착되는 구간(20)을 통과하는 속도를 말한다. 이는 결국 컨베이어 벨트(40)의 이동 속도로 표현될 수 있고, 이하에서는 벨트 속도라 한다.
이 벨트 속도와 증착되는 실리콘 산화막의 열응력 타입의 관계는, 벨트 속도와 보우값의 변화량 간의 관계를 나타내는 그래프인 도 3을 보면 알 수 있다. 즉, 도 3을 참조하면, 벨트 속도에 따른 보우값의 경향성은 벨트 속도가 느릴수록 보우값의 증가가 현저해지고 벨트 속도가 빠를수록 보우값의 증가가 둔화됨을 알 수 있다. 따라서, 벨트 속도를 느리게 하면 보우값을 보다 많이 증가시켜 증착된 실리콘 산화막이 신장적 열응력을 가지게 하고, 벨트 속도를 빠르게 하면 보우값의 증가를 둔화시켜 상대적으로 압축적 열응력을 가지게 할 수 있다.
또한, 산소 가스와 모노실란 가스의 비율(O2/SiH4)과 증착되는 실리콘 산화막의 열응력 타입의 관계는, 이 가스비와 보우값의 변화량 간의 관계를 나타내는 그래프인 도 4를 보면 알 수 있다. 즉, 도 4를 참조하면, 가스비에 따른 보우값의 경향성은 모노실란 가스에 대해 산소 가스가 증가할수록 보우값의 증가가 현저해지고 모노실란 가스에 대해 산소 가스가 감소할수록 보우값의 증가가 둔화됨을 알 수 있다. 따라서, 이 가스비를 높이면 보우값을 보다 많이 증가시켜 증착된 실리콘 산화막이 신장적 열응력을 가지게 하고, 가스비를 낮게 하면 보우값의 증가를 둔화시켜 상대적으로 압축적 열응력을 가지게 할 수 있다.
이와 같이, 상압 CVD법을 이용하여 오토도핑 방지용 보호막을 증착하는 경우에는, 벨트 속도를 낮추거나 가스비(O2/SiH4)를 높임으로써 신장적 열응력을 가지는 실리콘 산화막을 얻을 수 있고, 반대로 벨트 속도를 높거나 가스비(O2/SiH4)를 낮춤으로써 압축적 열응력을 가지는 실리콘 산화막을 얻을 수 있다.
다음으로, 플라즈마 CVD법은 아산화질소(N2O) 가스와 모노실란(SiH4) 가스를 소스 가스로 이용하여, 다음과 같은 반응식에 의해 실리콘 웨이퍼(10) 상에 실리콘 산화막을 오토도핑 방지용 보호막으로서 증착한다. 이때, 증착되는 실리콘 산화막에는 질소 원자가 미량 확산되어, 오토도핑 방지용 보호막은 실리콘 산화막(SiO2) 또는 실리콘 옥시나이트라이드막(SiOxNy)이 된다.
SiH4 + 2N2O -> SiO2 + 2N2 + 2H2
이러한 플라즈마 CVD법에 의해 증착되는 오토도핑 방지용 보호막의 열응력 타입을 조절하는 인자로는, 플라즈마 CVD 장비의 고주파 전력(RF Power)과, 아산화질소 가스와 모노실란 가스의 비율(N2O/SiH4)을 들 수 있다.
고주파 전력과 증착되는 실리콘 산화막 또는 실리콘 옥시나이트라이드막의 열응력 타입의 관계는, 고주파 전력과 보우값의 변화량 간의 관계를 나타내는 그래프인 도 5를 보면 알 수 있다. 즉, 도 5를 참조하면, 고주파 전력에 따른 보우값의 경향성은 고주파 전력이 높을수록 보우값이 증가하고 고주파 전력이 낮을수록 보우값이 감소함을 알 수 있다. 따라서, 고주파 전력을 높게 하면 보우값을 보다 증가시켜 증착된 실리콘 산화막 또는 실리콘 옥시나이트라이드막이 신장적 열응력을 가지게 하고, 고주파 전력을 낮게 하면 보우값을 감소시켜 압축적 열응력을 가지게 할 수 있다.
또한, 아산화질소 가스와 모노실란 가스의 비율(N2O/SiH4)과 증착되는 실리콘 산화막의 열응력 타입의 관계는, 이 가스비와 보우값의 변화량 간의 관계를 나타내는 그래프인 도 6을 보면 알 수 있다. 즉, 도 6을 참조하면, 가스비에 따른 보우값의 경향성은 모노실란 가스에 대해 아산화질소 가스가 증가할수록 보우값의 증 가가 현저해지고 모노실란 가스에 대해 아산화질소 가스가 감소할수록 보우값의 증가가 둔화되고 아산화질소 가스를 더욱 감소시키면 보우값은 감소됨을 알 수 있다. 따라서, 이 가스비를 높이면 보우값을 보다 증가시켜 증착된 실리콘 산화막 또는 실리콘 옥시나이트라이드막이 신장적 열응력을 가지게 하고, 가스비를 낮게 하면 보우값의 증가를 둔화시켜 상대적으로 압축적 열응력을 가지게 할 수 있다.
이와 같이, 플라즈마 CVD법을 이용하여 오토도핑 방지용 보호막을 증착하는 경우에는, 고주파 전력을 높이거나 가스비(N2O/SiH4)를 높임으로써 신장적 열응력을 가지는 실리콘 산화막 또는 실리콘 옥시나이트라이드막을 얻을 수 있고, 반대로 고주파 전력을 낮추거나 가스비(N2O/SiH4)를 낮춤으로써 압축적 열응력을 가지는 실리콘 산화막 또는 실리콘 옥시나이트라이드막을 얻을 수 있다.
이와 같이, 본 실시예에 따르면 오토도핑 방지용 보호막의 증착방법을 상압 CVD법이나 플라즈마 CVD법의 어느 것으로 하더라도 웨이퍼의 휨 특성을 개선할 수 있다. 나아가, 제1보호막(11)과 제2보호막(12)의 증착방법으로서 서로 다른 증착방법을 택하더라도 웨이퍼의 휨 특성을 개선할 수 있다.
이어서, 이상과 같이 오토도핑 방지용 보호막(11,12)이 형성된 실리콘 웨이퍼(10)의 반대쪽 표면을 경면으로 연마한다. 이때, 경면 연마하는 표면(본래 오토도핑 방지용 보호막을 형성하지 않는 표면)의 가장자리에도 오토도핑 방지용 보호막이 약간 형성될 수 있으나, 이렇게 웨이퍼 표면의 가장자리에 약간 형성된 오토도핑 방지용 보호막은 연마속도가 빠르기 때문에, 경면 연마를 행함으로써 쉽게 제 거되어 실리콘 웨이퍼의 평탄도에 영향을 미치지 않는다. 이로써 실리콘 에피택셜층을 성장하기 위한 오토도핑 방지용 보호막을 가진 실리콘 웨이퍼를 준비한다.
위와 같이 준비된 오토도핑 방지용 보호막이 형성된 실리콘 웨이퍼의 경면 연마된 표면 위에 통상의 방법으로 실리콘 에피택셜층을 성장시킴으로써, 휨 특성이 개선된 고품질의 실리콘 에피택셜 웨이퍼를 제조할 수 있다.
한편, 이상의 실시예에서는 오토도핑 방지용 보호막을 열응력 타입이 서로 다른 두 층(11,12)으로 하였으나, 오토도핑 방지용 보호막을 단층으로 하는 경우에도 본 발명의 원리를 적용할 수 있다. 즉, 오토도핑 방지용 보호막을 형성하기 전 단계의 실리콘 웨이퍼(10)의 휨 상태에 따라 그 휨 상태를 상쇄하는 방향으로 오토도핑 방지용 보호막을 형성함으로써 웨이퍼 전체의 휨 특성을 개선할 수 있다.
구체적으로, 먼저, 실리콘 단결정 잉곳을 슬라이싱하여 얻은 실리콘 웨이퍼(10)에 대하여 보우값을 측정한다. 측정된 보우값이 음(-)인 경우는 실리콘 웨이퍼 자체가 압축적 열응력을 가지고 있으므로 이를 상쇄하는 방향 즉, 신장적 열응력을 가지는 오토도핑 방지용 보호막(도 1에서 12에 상당)을 전술한 방법에 따라 형성한다. 또한, 측정된 보우값이 양(+)인 경우는 실리콘 웨이퍼 자체가 신장적 열응력을 가지고 있으므로 이를 상쇄하는 방향 즉, 압축적 열응력을 가지는 오토도핑 방지용 보호막(도 1에서 11에 상당)을 전술한 방법에 따라 형성한다.
이어서, 전술한 실시예와 마찬가지로, 오토도핑 방지용 보호막이 형성되지 않은 실리콘 웨이퍼(10)의 표면에 실리콘 에피택셜층(13)을 성장시킨다. 이때, 전술한 실시예와 마찬가지로, 실리콘 웨이퍼(10)의 표면을 경면 연마하는 공정을 선 택적으로 삽입할 수 있다.
그러면, 실리콘 웨이퍼(10)의 배면에 실리콘 웨이퍼의 휨 특성에 반대되는 휨 특성의 오토도핑 방지용 보호막(도 1에서 11과 12 중 어느 하나)이 형성되고, 실리콘 웨이퍼(10)의 표면에 실리콘 에피택셜층(13)이 형성된 실리콘 에피택셜 웨이퍼를 얻을 수 있다.
한편, 도 7은 본 실시예에 따라 오토도핑 방지용 보호막을 형성한 경우에 실리콘 웨이퍼의 보우값이 개선되는 것을 보여주는 그래프로서, 50장의 슬라이싱된 웨이퍼에 대하여 보우값을 측정하고 이를 상쇄하는 방향으로 오토도핑 방지용 보호막을 형성한 예이다.
도 7을 참조하면, 오토도핑 방지용 보호막을 형성하기 전(도 7에서 '적용전')의 실리콘 웨이퍼의 보우값의 평균은 -10.49(표준편차는 1.26)로 압축적 열응력을 가지는 상태이었으나, 본 발명에 따라 이를 상쇄하는 방향 즉, 신장적 열응력을 가지도록 오토도핑 방지용 보호막을 형성한 결과(도 7에서 '적용후') 웨이퍼의 보우값의 평균은 -2.54(표준편차는 1.61)로 현저하게 개선됨을 알 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다. 특히, 도면에 기재된 벨트 속도, 각 가스비, 고주파 전력 등의 수치는 CVD 장비나 다른 공정 조건에 의해 얼마든지 기재된 범위를 벗어날 수 있다.
도 1은 본 발명의 실시예에 따른 실리콘 에피택셜 웨이퍼의 개략적인 단면도이다.
도 2는 상압 CVD법에 의해 오토도핑 방지용 보호막을 형성하는 과정을 개략적으로 도시한 도면이다.
도 3은 상압 CVD법에 의해 오토도핑 방지용 보호막을 형성하는 경우에 벨트 속도와 보우값의 변화량 간의 관계를 나타내는 그래프이다.
도 4는 상압 CVD법에 의해 오토도핑 방지용 보호막을 형성하는 경우에 가스비(O2/SiH4)와 보우값의 변화량 간의 관계를 나타내는 그래프이다.
도 5는 플라즈마 CVD법에 의해 오토도핑 방지용 보호막을 형성하는 경우에 고주파 전력과 보우값의 변화량 간의 관계를 나타내는 그래프이다.
도 6은 플라즈마 CVD법에 의해 오토도핑 방지용 보호막을 형성하는 경우에 가스비(N2O/SiH4)와 보우값의 변화량 간의 관계를 나타내는 그래프이다.
도 7은 본 발명의 실시예에 따라 오토도핑 방지용 보호막을 형성한 경우에 실리콘 웨이퍼의 보우값이 개선되는 것을 보여주는 그래프이다.

Claims (9)

  1. 실리콘 웨이퍼;
    상기 실리콘 웨이퍼의 일면에 형성되는 오토도핑 방지용 보호막; 및
    상기 실리콘 웨이퍼의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면에 형성된 실리콘 에피택셜층을 포함하고,
    상기 오토도핑 방지용 보호막은, 압축적 열응력을 가지는 제1보호막과, 신장적 열응력을 가지는 제2보호막을 포함하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  2. 실리콘 웨이퍼;
    상기 실리콘 웨이퍼의 일면에 형성되는 오토도핑 방지용 보호막; 및
    상기 실리콘 웨이퍼의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면에 형성된 실리콘 에피택셜층을 포함하고,
    상기 실리콘 웨이퍼가 압축적 열응력을 가지는 경우에는 상기 오토도핑 방지용 보호막이 신장적 열응력을 가지고, 상기 실리콘 웨이퍼가 신장적 열응력을 가지는 경우에는 상기 오토도핑 방지용 보호막이 압축적 열응력을 가지는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    상기 오토도핑 방지용 보호막은 실리콘 산화막(SiO2) 또는 실리콘옥시나이트라이드막(SiOxNy)인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  4. 실리콘 웨이퍼의 일면에 오토도핑 방지용 보호막을 형성하는 단계; 및
    상기 실리콘 웨이퍼의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함하고,
    상기 오토도핑 방지용 보호막을 형성하는 단계는,
    상기 실리콘 웨이퍼의 일면에 제1보호막을 형성하는 단계와,
    상기 제1보호막 상에, 상기 제1보호막이 압축적 열응력을 가지는 경우에는 신장적 열응력을 가지고, 상기 제1보호막이 신장적 열응력을 가지는 경우에는 압축적 열응력을 가지는 제2보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  5. 실리콘 단결정 잉곳을 슬라이싱하여 실리콘 웨이퍼를 얻는 단계;
    상기 실리콘 웨이퍼의 보우값을 측정하는 단계;
    상기 실리콘 웨이퍼의 일면에, 상기 보우값이 음(-)인 경우에는 신장적 열응력을 가지고, 상기 보우값이 양(+)인 경우에는 압축적 열응력을 가지는 오토도핑 방지용 보호막을 형성하는 단계; 및
    상기 실리콘 웨이퍼의 상기 오토도핑 방지용 보호막이 형성되지 않은 타면에 실리콘 에피택셜층을 성장시키는 단계;를 포함하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  6. 제4항 또는 제5항에 있어서,
    상기 오토도핑 방지용 보호막은 모노실란(SiH4) 가스와 아산화질소(N2O) 가스를 이용한 플라즈마 CVD법으로 형성되는 실리콘 산화막(SiO2) 또는 실리콘옥시나이트라이드막(SiOxNy)인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  7. 제6항에 있어서,
    상기 오토도핑 방지용 보호막의 열응력은, 아산화질소 가스와 모노실란 가스의 비율(N2O/SiH4) 또는 고주파 전력을 조절함으로써 제어하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  8. 제4항 또는 제5항에 있어서,
    상기 오토도핑 방지용 보호막은 모노실란(SiH4) 가스와 산소(O2) 가스를 이용한 상압 CVD법으로 형성되는 실리콘 산화막(SiO2)인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
  9. 제8항에 있어서,
    상기 오토도핑 방지용 보호막의 열응력은, 산소 가스와 모노실란 가스의 비율(O2/SiH4) 또는 상기 실리콘 웨이퍼가 CVD 구간을 통과하는 속도를 조절함으로써 제어하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조방법.
KR1020080010191A 2008-01-31 2008-01-31 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법 KR20090084171A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080010191A KR20090084171A (ko) 2008-01-31 2008-01-31 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080010191A KR20090084171A (ko) 2008-01-31 2008-01-31 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090084171A true KR20090084171A (ko) 2009-08-05

Family

ID=41204765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080010191A KR20090084171A (ko) 2008-01-31 2008-01-31 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20090084171A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102771B1 (ko) * 2008-12-24 2012-01-05 매그나칩 반도체 유한회사 에피텍셜 웨이퍼 및 그 제조방법
WO2021236213A1 (en) * 2020-05-22 2021-11-25 Tokyo Electron Limited Backside depositon tuning of stress to control wafer bow in semiconductor processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102771B1 (ko) * 2008-12-24 2012-01-05 매그나칩 반도체 유한회사 에피텍셜 웨이퍼 및 그 제조방법
WO2021236213A1 (en) * 2020-05-22 2021-11-25 Tokyo Electron Limited Backside depositon tuning of stress to control wafer bow in semiconductor processing

Similar Documents

Publication Publication Date Title
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
EP2050125B1 (en) Strained layers within semiconductor buffer structures
US20240022229A1 (en) Composite substrate
US20190131191A1 (en) Method for predicting thickness of oxide layer of silicon wafer
WO2016140051A1 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP2010141272A (ja) エピタキシャルウェーハとその製造方法
CN109238510B (zh) 一种校准外延腔温度的方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
US9378946B2 (en) Silicon substrates with compressive stress and methods for production of the same
KR20150002066A (ko) 에피택셜 웨이퍼
CN117672815A (zh) 一种SiC外延片及其制备方法
KR20090084171A (ko) 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법
TW201816204A (zh) 使用熱匹配基板的磊晶氮化鎵材料的生長
KR20140137795A (ko) 에피택셜 웨이퍼
JP5045095B2 (ja) 半導体デバイスの製造方法
US8431935B2 (en) Semiconductor substrate with cobalt silicide buffer layer and its manufacturing method
US9633843B2 (en) Silicon substrates with compressive stress and methods for production of the same
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
KR20140100121A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP5516713B2 (ja) エピタキシャルウェーハの製造方法
CN117476743A (zh) 一种氮化镓外延片及其制备方法
KR102165615B1 (ko) 에피택셜 웨이퍼
WO2023055771A1 (en) Three-color 3d dram stack and methods of making
KR20150025648A (ko) 에피택셜 웨이퍼
KR101022567B1 (ko) 에피택셜 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application