CN109238510B - 一种校准外延腔温度的方法 - Google Patents
一种校准外延腔温度的方法 Download PDFInfo
- Publication number
- CN109238510B CN109238510B CN201811253222.9A CN201811253222A CN109238510B CN 109238510 B CN109238510 B CN 109238510B CN 201811253222 A CN201811253222 A CN 201811253222A CN 109238510 B CN109238510 B CN 109238510B
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- temperature
- cavity
- chamber
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K13/00—Thermometers specially adapted for specific purposes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D23/00—Control of temperature
- G05D23/19—Control of temperature characterised by the use of electric means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供一种校准外延腔温度的方法,所述方法包括:提供若干晶圆;提供第一外延腔,在所述第一外延腔中处理所述晶圆以形成第一雾状表面,分别测量所述第一外延腔的不同温度下相应的第一雾状表面的值;提供第二外延腔,在所述第二外延腔中处理所述晶圆以形成第二雾状表面,分别测量所述第二外延腔的不同温度下相应的第二雾状表面的值;将所述第一外延腔与所述第二外延腔的温度校准在同一水平。根据本发明提供的校准外延腔温度的方法,可以简单、准确、直接地校准外延腔温度,从而提高外延产品的质量。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种校准外延腔温度的方法。
背景技术
外延是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶薄膜的工艺。硅外延片是制作半导体分立器件的主要材料,因为它既能保证PN结的高击穿电压,又能降低器件的正向压降。硅外延片能让双极性电路(IC)的器件做在有重掺埋层的轻掺外延层上,形成生长的PN结,解决IC的隔离问题,因此它也是IC器件的主要原材料。
对于半导体器件来说,需要外延层具有完美的晶体结构,然而在实际的外延生长过程中,由于外延腔内温度发生变化,产品的滑移、厚度等参数均会发生变化,进而影响外延产品的品质。例如,若外延腔体内发生变化,则长外延时的温度与设定温度会产生偏差,实际生长温度会高于设定温度,故影响外延产品的质量。因此,校准沉积过程中各个外延腔体内的温度对于外延片的生产具有非常重要作用。
在现有技术中,通过监控外延层的厚度来间接监控外延腔的温度变化,但由于外延层的厚度对外延腔的温度变化不敏感,无法及时发现温度的变化,因此,有必要提出一种新的校准外延腔温度的方法,以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供一种校准外延腔温度的方法,包括以下步骤:
提供若干晶圆;
提供第一外延腔,在所述第一外延腔中处理所述晶圆以形成第一雾状表面,分别测量所述第一外延腔的不同温度下相应的第一雾状表面的值;
提供第二外延腔,在所述第二外延腔中处理所述晶圆以形成第二雾状表面,分别测量所述第二外延腔的不同温度下相应的第二雾状表面的值;
将所述第一外延腔与所述第二外延腔的温度校准在同一水平。
进一步,所述方法还包括:
基于所述第一外延腔的所述不同温度和相应的第一雾状表面的值进行线性分析,以形成第一曲线;
基于所述第二外延腔的所述不同温度和相应的第二雾状表面的值进行线性分析,以形成第二曲线;
对比所述第一曲线与所述第二曲线,以计算所述第一外延腔与所述第二外延腔的温度的差值。
进一步,所述方法还包括:
选取所述第一外延腔温度作为标准温度;
通过所述标准温度和所述第二外延腔的温度的差值校准所述第二外延腔温度。
进一步,所述晶圆上形成有氧化层。
进一步,所述处理包括对所述晶圆进行氢气处理。
进一步,所述氢气处理的时间为100s-150s。
进一步,所述不同温度包括至少2个不同温度,所述不同温度的范围为1000℃~1300℃。
进一步,所述晶圆为尺寸、厚度、加工及预处理过程均相同的晶圆。
进一步,所述第一外延腔和所述第二外延腔分别为不同的外延炉或者多腔体外延炉的不同腔体。
进一步,采光散射测量装置测量暗场窄法线通道中所述雾状表面的值。
根据本发明提供的校准外延腔温度的方法,通过分别在第一外延腔和第二外延腔中在不同温度下处理晶圆以形成雾状表面,并测量雾状表面的值,基于不同外延温度下DNN通道的Haze值具有线形关系,以将所述第一外延腔与所述第二外延腔的温度校准在同一水平,通过上述方法可以简单、准确、直接地校准外延腔温度,从而提高外延产品的质量。
附图说明
通过结合附图对本发明实施例进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。在附图中,相同的参考标号通常代表相同部件或步骤。
附图中:
图1示出了根据本发明示例性实施例的一种校准外延腔温度的方法的示意性流程图。
图2示出了本发明的一个示例性实施例的曲线图。
图3示出了本发明的一个示例性实施例的曲线图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
在实际的外延生长过程中,由于外延腔内温度发生变化,产品的滑移、厚度等参数均会发生变化,进而影响外延产品的品质。例如,若外延腔体内发生变化,则长外延时的温度与设定温度会产生偏差,实际生长温度会高于设定温度,故影响外延产品的质量。而在现有技术中,可以通过监控外延层的厚度来间接监控外延腔的温度变化,但由于外延层的厚度对外延腔的温度变化不敏感,无法及时发现温度的变化,因此,有必要提出一种新的校准外延腔温度的方法,以解决上述问题。
本发明提出了一种校准外延腔温度的方法,所述方法包括以下步骤:
S101:提供若干晶圆;
S102:提供第一外延腔,在所述第一外延腔中处理所述晶圆以形成第一雾状表面,分别测量所述第一外延腔的不同温度下相应的第一雾状表面的值;
S103:提供第二外延腔,在所述第二外延腔中处理所述晶圆以形成第二雾状表面,分别测量所述第二外延腔的不同温度下相应的第二雾状表面的值;
S104:将所述第一外延腔与所述第二外延腔的温度校准在同一水平。
下面,对本发明提供的校准外延腔温度的方法的具体实施方式做详细的说明。
参见图1,首先,执行步骤S101,提供若干晶圆。
示例性地,在本发明中,所述晶圆可以是以下所提到的材料中的至少一种:单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例,晶圆的构成材料选用单晶硅。
进一步,所述晶圆上形成有氧化层,作为一个实例,所述氧化层为二氧化硅层。
进一步,提供的若干晶圆为参数相同的晶圆,具体的,晶圆为尺寸、厚度、加工及预处理过程均相同:例如,首先通过坩埚拉伸法制得的单晶切割成多个晶圆,晶圆的尺寸包括但不限于6寸、8寸或12寸,接着,实施机械加工步骤,如顺序单面磨削法、同时双面磨削法(DDG)或研磨,此外,还提供包括清洗及蚀刻步骤的化学处理步骤以使晶圆的表面平滑化,最后,还包括在晶圆上形成至少一层氧化层的步骤。作为一个实例,晶圆的数量不少于4片,优选6片~10片,在本实施例中,选取8片参数完全相同的晶圆,分别标记为一号晶圆至八号晶圆。
接下来,执行步骤S102,提供第一外延腔,在所述第一外延腔中处理所述晶圆以形成第一雾状表面(Haze),分别测量所述第一外延腔的不同温度下相应的第一雾状表面的值(Haze值)。
示例性地,第一外延腔包括但不限于一个外延炉或多腔体外延炉中的任意一个腔体。所述外延炉优选为单晶片反应器,特别优选为ASM或Applied Materials(AMAT CenturaEpi)的单晶片反应器。进一步,通常选取性能较好的外延腔(golden chamber)作为第一外延腔,进而将第一外延腔温度作为标准温度。
示例性地,在所述第一外延腔中处理所述晶圆以形成第一雾状表面(Haze)。具体地,对晶圆进行氢气处理,通入的氢气在高温下与晶圆表面的二氧化硅层进行还原反应,以在所述晶圆上形成凹凸不平的雾状表面(Haze)。进一步,在第一外延腔的不同温度下处理所述晶圆,所述不同温度包括至少2个不同温度,优选3-5个不同温度;所述多个不同温度的范围为1000℃~1300℃,优选1100℃~1150℃;所述氢气处理的时间范围为100s~150s,优选120s。
作为一个实例,将一号晶圆、二号晶圆、三号晶圆和四号晶圆分别置于第一外延反应腔内进行氢气处理(bake),处理温度分别为1100℃、1120℃、1130℃、1150℃,处理时间均为120s。
示例性地,分别测量所述第一外延腔的不同温度下相应的第一雾状表面的值(Haze值),并且基于所述第一外延腔的所述不同温度和相应的第一雾状表面的值进行线性分析,以形成第一曲线。
其中,所述第一外延腔的不同温度为第一外延腔的测温器件的读数,所述Haze值为采用KLA-Tencor公司的SP3型光散射测量装置测量暗场窄法线(DNN,DarkField NarrowNormal)通道(channel)的Haze值。
参照图2,在本实施例中,基于不同外延温度下DNN通道的Haze值具有线形关系,选取了1100℃、1120℃和1150℃及相应Haze值三个点进行了线性分析,得到在第一反应腔内进行氢气处理的晶圆的反应温度与测量的Haze值的线性关系为y=0.0201x-20.304。
接下来,执行步骤S103,在所述第二外延腔中处理所述晶圆以形成第二雾状表面(Haze),分别测量所述第二外延腔的不同温度下相应的第二雾状表面的值(Haze值)。
示例性地,第二外延腔包括但不限于除第一外延腔以外的外延炉或多腔体外延炉中的除第一外延腔以外的任意一个腔体。所述外延炉优选为单晶片反应器,特别优选为ASM或Applied Materials(AMAT Centura Epi)的单晶片反应器。进一步,第二外延腔温度通常为需要校准温度。
示例性地,在上述多个不同温度下分别对晶圆进行氢气处理,通入的氢气在高温下与晶圆表面的二氧化硅层进行还原反应,以在所述晶圆上形成凹凸不平的雾状表面(Haze)。进一步,在第二外延腔的不同温度下处理所述晶圆,所述不同温度包括至少2个不同温度,优选3-5个不同温度;所述多个不同温度的范围为1000℃~1300℃,优选1100℃~1150℃;所述氢气处理的时间范围为100s~150s,优选120s。
优选地,在第二外延腔中对晶圆进行氢气处理的多个不同温度与先前第一外延腔中氢气处理的多个不同温度一致。作为一个实例,将五号晶圆、六号晶圆、七号晶圆和八号晶圆分别置于第二外延反应腔内进行氢气处理(bake),处理温度分别为1100℃、1120℃、1130℃、1150℃,处理时间均为120s。
示例性地,分别测量所述第二外延腔的不同温度下相应的第二雾状表面的值(Haze值),并且基于所述第二外延腔的所述不同温度和相应的第二雾状表面的值进行线性分析,以形成第二曲线。
其中,所述第二外延腔的不同温度为第二外延腔的测温器件的读数,所述Haze值为采用KLA-Tencor公司的SP3型光散射测量装置测量暗场窄法线(DNN,DarkField NarrowNormal)通道(channel)的Haze值。
参照图2,在本实施例中,基于不同外延温度下DNN通道的Haze值具有线形关系,选取了1100℃、1120℃和1150℃及相应Haze值三个点进行了线性分析,得到在第二反应腔内进行氢气处理的晶圆的反应温度与测量的Haze值的线性关系为y=0.0202x-20.402。
根据上述示例性实施例可以看出,Haze值与反应腔的温度成正比,即反应腔的温度越高时,氢气与二氧化硅的还原反应越快,Haze值越大。其中,Haze值表示雾状表面的凹凸程度,并与之成正比。
接下来,执行步骤S104,将所述第一外延腔与所述第二外延腔的温度校准在同一水平。
示例性地,基于不同外延温度下DNN通道的Haze值具有线形关系,而且具有可重复性,因此可以通过对外延腔温度和相应的Haze值进行线性分析来校准反应腔温度。具体地,对比所述第一曲线与所述第二曲线,以确定所述第一外延腔与所述第二外延腔的温度的差值。
为了更清楚地对比所述第一曲线和所述第二曲线,图3示出了根据本发明的另一个示例性实施例分别对第一外延腔和第二外延腔的温度和相应Haze值进行线性分析的曲线图。如图3所示,通过对1100℃、1120℃和1150℃及相应Haze值三个点进行线性分析,得到在第二反应腔内进行氢气处理的晶圆的反应温度与测量的Haze值的线性关系为y=0.0017x-16.724,而第一外延腔中温度为1120℃时测得的Haze值为2.5271,因此通过计算可以得出,当Haze值为2.5271时,第二外延腔的反应温度为:
T=(2.5271+16.724)/0.017=1132℃
因此,第一外延腔的温度比第二外延腔的温度高12℃,进而根据该温度差值校准第二外延腔的温度。在本实施例中,以第一反应腔温度为标准温度,第二反应腔温度为待校准温度,因此需要通过控温元件将第二反应腔的温度升高12℃。
根据本发明提供的校准外延腔温度的方法,通过分别在第一外延腔和第二外延腔中在不同温度下处理晶圆以形成雾状表面,并测量雾状表面的值,基于不同外延温度下DNN通道的Haze值具有线形关系,以将所述第一外延腔与所述第二外延腔的温度校准在同一水平,通过上述方法可以简单、准确、直接地校准外延腔温度,从而提高外延产品的质量。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种校准外延腔温度的方法,其特征在于,包括以下步骤:
提供若干晶圆;
提供第一外延腔,在所述第一外延腔中处理所述晶圆以形成第一雾状表面,分别测量所述第一外延腔的不同温度下相应的第一雾状表面的值,基于所述第一外延腔的所述不同温度和相应的第一雾状表面的值进行线性分析,以形成第一曲线;
提供第二外延腔,在所述第二外延腔中处理所述晶圆以形成第二雾状表面,分别测量所述第二外延腔的不同温度下相应的第二雾状表面的值,基于所述第二外延腔的所述不同温度和相应的第二雾状表面的值进行线性分析,以形成第二曲线;
对比所述第一曲线与所述第二曲线,以计算所述第一外延腔与所述第二外延腔的温度的差值,将所述第一外延腔与所述第二外延腔的温度校准在同一水平。
2.如权利要求1所述的方法,其特征在于,还包括:
选取所述第一外延腔温度作为标准温度;
通过所述标准温度和所述第二外延腔的温度的差值校准所述第二外延腔温度。
3.如权利要求1所述的方法,其特征在于,所述晶圆上形成有氧化层。
4.如权利要求3所述的方法,其特征在于,所述处理包括对所述晶圆进行氢气处理。
5.如权利要求4所述的方法,其特征在于,所述氢气处理的时间为100s-150s。
6.如权利要求1所述的方法,其特征在于,所述不同温度包括至少2个不同温度,所述不同温度的范围为1000℃~1300℃。
7.如权利要求1所述的方法,其特征在于,所述晶圆为尺寸、厚度、加工及预处理过程均相同的晶圆。
8.如权利要求1所述的方法,其特征在于,所述第一外延腔和所述第二外延腔分别为不同的外延炉或者多腔体外延炉的不同腔体。
9.如权利要求1所述的方法,其特征在于,采光散射测量装置测量暗场窄法线通道中所述雾状表面的值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811253222.9A CN109238510B (zh) | 2018-10-25 | 2018-10-25 | 一种校准外延腔温度的方法 |
TW108117794A TWI699461B (zh) | 2018-10-25 | 2019-05-23 | 一種校準磊晶腔溫度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811253222.9A CN109238510B (zh) | 2018-10-25 | 2018-10-25 | 一种校准外延腔温度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109238510A CN109238510A (zh) | 2019-01-18 |
CN109238510B true CN109238510B (zh) | 2020-06-05 |
Family
ID=65082245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811253222.9A Active CN109238510B (zh) | 2018-10-25 | 2018-10-25 | 一种校准外延腔温度的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109238510B (zh) |
TW (1) | TWI699461B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112002639A (zh) * | 2020-07-21 | 2020-11-27 | 上海新昇半导体科技有限公司 | 一种外延晶圆的制造方法和外延晶圆 |
CN112378546B (zh) | 2020-10-09 | 2023-03-24 | 上海新昇半导体科技有限公司 | 一种检测高温腔体温度的方法 |
CN114397022B (zh) * | 2022-01-28 | 2024-04-19 | 西安奕斯伟材料科技股份有限公司 | 一种用于校准外延炉的温度计的方法 |
CN116936423A (zh) * | 2023-09-18 | 2023-10-24 | 粤芯半导体技术股份有限公司 | 外延机台温度校正方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5288364A (en) * | 1992-08-20 | 1994-02-22 | Motorola, Inc. | Silicon epitaxial reactor and control method |
GB0114346D0 (en) * | 2001-06-13 | 2001-08-08 | Ici Plc | Receiver medium for colour toner images |
DE10241147A1 (de) * | 2002-09-05 | 2003-04-24 | Wacker Siltronic Halbleitermat | Verfahren zur Temperaturkalibrierung eines Epitaxiereaktors |
JP5017950B2 (ja) * | 2005-09-21 | 2012-09-05 | 株式会社Sumco | エピタキシャル成長装置の温度管理方法 |
JP5375768B2 (ja) * | 2010-08-17 | 2013-12-25 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
CN104697637B (zh) * | 2013-12-06 | 2018-12-07 | 北京智朗芯光科技有限公司 | 一种薄膜生长的实时测温方法 |
CN103938269A (zh) * | 2014-04-28 | 2014-07-23 | 上海华力微电子有限公司 | 一种外延工艺腔体温度校准的方法 |
CN108511333B (zh) * | 2017-02-28 | 2022-03-01 | 胜高股份有限公司 | 外延晶片的制造方法 |
-
2018
- 2018-10-25 CN CN201811253222.9A patent/CN109238510B/zh active Active
-
2019
- 2019-05-23 TW TW108117794A patent/TWI699461B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW202016368A (zh) | 2020-05-01 |
TWI699461B (zh) | 2020-07-21 |
CN109238510A (zh) | 2019-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109238510B (zh) | 一种校准外延腔温度的方法 | |
US10615085B2 (en) | Method for predicting thickness of oxide layer of silicon wafer | |
TWI384541B (zh) | Semiconductor wafer manufacturing apparatus and method | |
US6190453B1 (en) | Growth of epitaxial semiconductor material with improved crystallographic properties | |
CN102498547B (zh) | 电流沿横向流动的电子器件用外延基板及其生产方法 | |
CN102576666A (zh) | SiC外延晶片及其制造方法 | |
CN103370454A (zh) | 外延碳化硅单晶基板及其制造方法 | |
US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
CN101958242B (zh) | 制作栅氧化层和栅极多晶硅层的方法 | |
US8519390B2 (en) | Test pattern for measuring semiconductor alloys using X-ray Diffraction | |
KR102270391B1 (ko) | 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법 | |
KR20190005721A (ko) | 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법 | |
US20060046441A1 (en) | Method of monitoring selectivity of selective film growth method, and semiconductor device fabrication method | |
KR101029140B1 (ko) | 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법 | |
TW201718930A (zh) | 具有經減低之線差排密度的基材之製造方法 | |
EP1933372A1 (en) | Process for producing epitaxial wafer and epitaxial wafer produced therefrom | |
TWI647774B (zh) | 差排發生預測方法及元件製造方法 | |
JPH0982768A (ja) | 半導体ウエハの評価方法 | |
KR20090084171A (ko) | 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
US8674357B2 (en) | Method for measuring impurity concentration profile, wafer used for same, and method for manufacturing semiconductor device using same | |
US20220148925A1 (en) | Wafer evaluation method | |
US20190119828A1 (en) | Silicon wafer | |
US20230025264A1 (en) | Method for adjusting wafer deformation and semiconductor structure | |
JP7056515B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |