CN105185737A - 沟槽隔离结构的制造方法 - Google Patents
沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN105185737A CN105185737A CN201410241482.XA CN201410241482A CN105185737A CN 105185737 A CN105185737 A CN 105185737A CN 201410241482 A CN201410241482 A CN 201410241482A CN 105185737 A CN105185737 A CN 105185737A
- Authority
- CN
- China
- Prior art keywords
- groove
- polysilicon
- manufacture method
- isolation construction
- construction according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
一种沟槽隔离结构的制造方法，包括：提供形成有沟槽结构的硅片衬底；在硅片衬底上淀积多晶硅作为外延的种子层；外延生长多晶硅以填充所述沟槽；去除所述硅片衬底表面多余的多晶硅。本发明可以承受半导体前导工艺常用的热过程，扩大了半导体工艺应用范围。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽隔离结构的制造方法。
背景技术
深槽隔离结构在MEMS(MicroElectroMechanicalSystems，微机电系统)领域有着广泛的应用。借助深槽隔离结构可以进行电绝缘，电信号也可以通过深槽中的填充材料传输到衬底处理电路。深槽隔离结构的填充一般采用LPCVD多晶硅、电镀铜等。
然而，因LPCVD(LowPressureChemicalVaporDeposition，低压化学气相淀积)制备多晶硅时，为避免炉内副产物的堆积对泵等硬件产生损耗，多晶硅生长厚度要控制在1微米左右，所以采用LPCVD多晶硅作为填充材料时，深槽的最大宽度只能做到几微米宽；采用电镀铜作为填充材料时，铜作为金属材料不能承受半导体前道工艺常用的热过程，这样严重限制了该工艺的应用范围。
发明内容
基于此，有必要提供一种沟槽隔离结构的制造方法。一种沟槽隔离结构的制造方法，包括：
提供形成有沟槽结构的硅片衬底；
在硅片衬底上淀积多晶硅作为外延的种子层；
外延生长多晶硅以填充所述沟槽；
去除所述硅片衬底表面多余的多晶硅。
在其中一个实施例中，所述在硅片衬底上淀积多晶硅作为外延的种子层的步骤之前，还包括在所述沟槽的表面形成绝缘层的步骤。
在其中一个实施例中，所述在沟槽的表面形成绝缘层的步骤，是在沟槽表面淀积二氧化硅作为绝缘层。
在其中一个实施例中，所述绝缘层的厚度为100纳米～2000纳米。
在其中一个实施例中，所述种子层的厚度为50纳米～1000纳米。
在其中一个实施例中，所述外延生长多晶硅以填充所述沟槽的步骤中，采用三氯氢硅、四氯化硅、硅烷和二氯硅烷中的至少一种作为外延气体。
在其中一个实施例中，所述外延生长多晶硅以填充所述沟槽的步骤中，采用硼烷或者磷烷作为掺杂气体。
在其中一个实施例中，所述外延生长多晶硅以填充所述沟槽的步骤中，生长温度为900摄氏度～1200摄氏度。
在其中一个实施例中，采用硅刻蚀技术或化学机械抛光技术去除所述硅片衬底表面多余的多晶硅。
在其中一个实施例中，所述多晶硅的淀积采用低压化学气相淀积法。
上述沟槽隔离结构的制造方法采用外延生长多晶硅，多晶硅厚度可以达到几十微米，甚至几百微米，这样就可以用来填充几十微米宽的沟槽，从而沟槽宽度不限制，同时该方法制作的沟槽隔离结构的制造可以承受半导体前导工艺常用的热过程，扩大了半导体工艺应用范围。
附图说明
图1为一实施例的沟槽隔离结构的制造方法流程图；
图2为图1所示实施例的沟槽隔离结构的制造方法效果示意图。
具体实施方式
一种沟槽隔离结构的制造方法，包括以下步骤：
提供形成有沟槽结构的硅片衬底；
在硅片衬底上淀积多晶硅作为外延的种子层；
外延生长多晶硅以填充所述沟槽；
去除所述硅片衬底表面多余的多晶硅。
以下通过具体实施例来详细说明本发明的技术方案，请参照图1和图2，分别为一实施例的沟槽隔离结构的制造方法流程图及其对应的效果示意图。
该沟槽隔离结构的制造方法包括：
步骤S110：提供形成有沟槽结构的硅片衬底。
硅片衬底110是一种具有价格便宜、可获得尺寸大、器件工艺较成熟等优点的半导体材料。
可以通过如下方式在硅片衬底110上形成沟槽：首先根据实际要求计算好沟槽的宽度与深度，然后在硅片衬底110的正面采用深硅刻蚀技术制作沟槽。这里所述沟槽的宽度和深度不受填充材料的厚度限制。在本发明中，沟槽结构具有很高的深宽比，本领域一般将这种沟槽结构称为深槽。
在本实施例中，所述深槽的宽度为30微米，深度为150微米。可以理解，在其他实施例中，根据具体器件的实际需要可以将宽度和深度做得更宽和更深。
步骤S120：在所述沟槽的表面淀积二氧化硅作为绝缘层。
二氧化硅120在集成电路制作过程中可以阻止杂质扩散，同时，二氧化硅120是良好的绝缘体。
在本实施例中，所述绝缘体的厚度即淀积的二氧化硅120厚度为100纳米～2000纳米。
步骤S130：在二氧化硅上淀积多晶硅作为外延的种子层。
多晶硅是单质硅的一种形态。熔融的单质硅在过冷条件下凝固时，硅原子以金刚石晶格形态排列成许多晶核，这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来，就结晶成多晶硅。
在本实施例中，采用LPCVD方法淀积一层薄的多晶硅130，所述种子层的厚度即淀积的多晶硅130厚度为50纳米～1000纳米。
步骤S140：外延生长多晶硅以填充所述沟槽。
在适合的晶体底层上的单个晶体半导体薄膜的生长就是外延生长。
在本实施例中，以步骤S130中淀积的一层薄的多晶硅130为外延种子层，采用三氯氢硅为外延气体，硼烷为掺杂气体，900摄氏度～1200摄氏度为生长温度进行外延生长多晶硅140以填充所述深槽。
可以理解，在其他实施例中，外延气体还可以采用四氯化硅、硅烷或二氯硅烷等，掺杂气体还可以采用磷烷，当然也可以不采用任何掺杂气体。
步骤S150：去除所述硅片衬底表面多余的多晶硅。
在本实施例中，采用深硅刻蚀技术去除所述硅片衬底表面的多晶硅，制造出高深宽的深槽隔离结构。可以理解，在其他实施例中，还可以采用CMP(Chemicalmechanicalpolish，化学机械抛光)去除所述硅片衬底表面的多晶硅。
上述沟槽隔离结构的制造方法采用外延生长多晶硅140，多晶硅140厚度可以达到几十微米，甚至几百微米，这样就可以用来填充几十微米宽的深槽，从而深槽宽度不限制，同时该方法制作的深槽隔离结构的制造可以承受半导体工艺常用的热过程，扩大了半导体工艺应用范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽隔离结构的制造方法，其特征在于，包括：
提供形成有沟槽结构的硅片衬底；
在硅片衬底上淀积多晶硅作为外延的种子层；
外延生长多晶硅以填充所述沟槽；
去除所述硅片衬底表面多余的多晶硅。
2.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，所述在硅片衬底上淀积多晶硅作为外延的种子层的步骤之前，还包括在所述沟槽的表面形成绝缘层的步骤。
3.根据权利要求2所述的沟槽隔离结构的制造方法，其特征在于，所述在沟槽的表面形成绝缘层的步骤，是在沟槽表面淀积二氧化硅作为绝缘层。
4.根据权利要求3所述的沟槽隔离结构的制造方法，其特征在于，所述绝缘层的厚度为100纳米～2000纳米。
5.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，所述种子层的厚度为50纳米～1000纳米。
6.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，所述外延生长多晶硅以填充所述沟槽的步骤中，采用三氯氢硅、四氯化硅、硅烷和二氯硅烷中的至少一种作为外延气体。
7.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，所述外延生长多晶硅以填充所述沟槽的步骤中，采用硼烷或者磷烷作为掺杂气体。
8.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，所述外延生长多晶硅以填充所述沟槽的步骤中，生长温度为900摄氏度～1200摄氏度。
9.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，采用硅刻蚀技术或化学机械抛光技术去除所述硅片衬底表面多余的多晶硅。
10.根据权利要求1所述的沟槽隔离结构的制造方法，其特征在于，所述多晶硅的淀积采用低压化学气相淀积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410241482.XA CN105185737A (zh) | 2014-05-30 | 2014-05-30 | 沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410241482.XA CN105185737A (zh) | 2014-05-30 | 2014-05-30 | 沟槽隔离结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105185737A true CN105185737A (zh) | 2015-12-23 |
Family
ID=54907729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410241482.XA Pending CN105185737A (zh) | 2014-05-30 | 2014-05-30 | 沟槽隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185737A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786337A (zh) * | 2017-11-13 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4473598A (en) * | 1982-06-30 | 1984-09-25 | International Business Machines Corporation | Method of filling trenches with silicon and structures |
| CN1720356A (zh) * | 2002-10-08 | 2006-01-11 | 单检索有限公司 | 在异质衬底上制作晶体半导体薄膜的方法 |
| CN1853262A (zh) * | 2003-09-23 | 2006-10-25 | 微米技术股份有限公司 | 制造导电部件、通道和包括穿过晶片的导电通道的半导体部件方法和集成方案 |
-
2014
- 2014-05-30 CN CN201410241482.XA patent/CN105185737A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4473598A (en) * | 1982-06-30 | 1984-09-25 | International Business Machines Corporation | Method of filling trenches with silicon and structures |
| CN1720356A (zh) * | 2002-10-08 | 2006-01-11 | 单检索有限公司 | 在异质衬底上制作晶体半导体薄膜的方法 |
| CN1853262A (zh) * | 2003-09-23 | 2006-10-25 | 微米技术股份有限公司 | 制造导电部件、通道和包括穿过晶片的导电通道的半导体部件方法和集成方案 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786337A (zh) * | 2017-11-13 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109786337B (zh) * | 2017-11-13 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105493239B (zh) | Ⅲ-Ⅴ器件在Si晶片上的集成 | |
| CN112820692A (zh) | 用于给半导体器件提供硅填充间隙的方法 | |
| US7413967B2 (en) | Yield improvement in silicon-germanium epitaxial growth | |
| TW201137942A (en) | Method of forming integrated circuit structure | |
| TW201607030A (zh) | 修飾電晶體源極汲極區域上磊晶成長形狀之方法 | |
| CN102386067A (zh) | 有效抑制自掺杂效应的外延生长方法 | |
| JP2014512669A (ja) | 低温選択エピタキシー方法 | |
| US20100297781A1 (en) | Method for manufacturing mems structures | |
| US9209083B2 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
| TWI787859B (zh) | 用於在陶瓷基板上整合元素及複合半導體的方法及系統 | |
| JP2008010827A (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
| TW201740453A (zh) | 在電晶體的源極/汲極區域上的磊晶膜上選擇性蝕刻的方法 | |
| JP2007329200A (ja) | 半導体装置の製造方法 | |
| CN103578968B (zh) | 全面式硅外延工艺光刻对准标记的结构及制作方法 | |
| CN109216156B (zh) | 一种背面密封晶片的方法 | |
| JP2018515904A (ja) | エピタキシャル成長中に形成された核を除去するための方法 | |
| CN105185737A (zh) | 沟槽隔离结构的制造方法 | |
| KR102161547B1 (ko) | 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법 | |
| CN105261567B (zh) | 嵌入式外延锗硅层的盖帽层的制作方法 | |
| KR102475621B1 (ko) | 선택적 에피택셜 성장 및 희생 충진 층을 사용하여 게르마늄 아일랜드를 형성하기 위한 방법 | |
| CN103928386A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| TWI665342B (zh) | 單晶矽半導體晶圓及製造半導體晶圓的方法 | |
| CN109075036A (zh) | 用于形成三维单片集成电路的结构的制造方法 | |
| CN107425007A (zh) | 一种3d nand存储器件的金属栅极制备方法 | |
| TW202218133A (zh) | 形成含矽層之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170926 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151223 |