CN105261567B - 嵌入式外延锗硅层的盖帽层的制作方法 - Google Patents
嵌入式外延锗硅层的盖帽层的制作方法 Download PDFInfo
- Publication number
- CN105261567B CN105261567B CN201510707673.5A CN201510707673A CN105261567B CN 105261567 B CN105261567 B CN 105261567B CN 201510707673 A CN201510707673 A CN 201510707673A CN 105261567 B CN105261567 B CN 105261567B
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- layer
- epitaxial germanium
- germanium silicon
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 7
- 206010010144 Completed suicide Diseases 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021334 nickel silicide Inorganic materials 0.000 abstract description 5
- 238000005253 cladding Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 125000003963 dichloro group Chemical group Cl* 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- YIMRKFDMAYRUSJ-UHFFFAOYSA-N [Si].Cl[SiH2]Cl Chemical compound [Si].Cl[SiH2]Cl YIMRKFDMAYRUSJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005574 cross-species transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；对所述盖帽层依次进行退火工艺和镍硅化工艺。本发明解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种化学机械研磨方法。
背景技术
随着半导体技术的发展，硅衬底半导体器件的特征尺寸不断减小。各种CMOS技术发展都在寻求不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。其中，应力技术是改变硅衬底半导体器件沟道应力、提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。
现有技术利用外延工艺形成外延锗硅层，利用外延锗硅层来提升PMOS器件的空穴沟道迁移率，并且外延锗硅中的锗的含量越高，在器件中引入的压应力越大。
对于PMOS器件区域，外延锗硅层上会覆盖硅盖帽层(Si cap)，来提高外延锗硅层的锗硅的稳定性，并通过形成硅化物降低金属与半导体的接触电阻。由于PMOS器件区域与SRAM器件区域处图形不同从而形成的微加载效应(micro-loading effect)同样会体现在外延锗硅层的生长上。
对于外延锗硅层上的硅盖帽层，SRAM区域因生长外延锗硅层前的氢氟酸清洗步骤会造成浅沟槽隔离结构处SiO2的损失，特别是浅沟槽隔离结构顶角处的SiO2损失较多，当生长外延锗硅层到高出STI顶角处时会比PMOS区域满溢(overfill)很多，从而出现<111>晶面，随后的硅盖帽层无法在此晶面上生长，但可以在外延锗硅层的<100>晶面生长。如图1所示的现有技术的形成有外延锗硅层的半导体结构的剖面结构示意图。外延锗硅层12形成于半导体衬底10中，外延锗硅层12两侧为浅沟槽隔离结构11，图中为了简化，将半导体器件的其他结构省略。图中外延锗硅层12的顶部形成有盖帽层13，而外延锗硅层12的侧面靠近浅沟槽隔离结构11顶部的位置没有盖帽层13.
当后续的镍硅化物工艺进行后，在外延锗硅层12<111>晶面因无硅盖帽层会造成高锗组分的外延锗硅层12与镍直接反应，此反应因锗组分的析出形成了高阻相，会带来接触电阻增加的弊端，同时因<111>晶面(即外延锗硅层12的靠近浅沟槽隔离结构的侧面)无硅盖帽层可能会造成高锗组分的外延锗硅层的应力释放。
发明内容
本发明解决的技术问题是提供嵌入式外延锗硅层的盖帽层的制作方法，解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。
为了解决上述问题，本发明提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；
在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；
在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；
对所述盖帽层依次进行退火工艺和镍硅化工艺。
下面结合实施例对本发明技术方案进行详细的说明。
所述单晶硅层的厚度范围为100-200埃，所述多晶硅层的厚度范围为50-200埃。
可选地，所述单晶硅层与所述多晶硅层利用不同的硅源制作。
可选地，所述单晶硅层使用含有二氯二氢硅的硅源制作，所述多晶硅层使用不含有二氯二氢硅的硅源制作。
可选地，所述单晶硅层利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作。
可选地，所述单晶硅层利用含有二氯二氢硅、硼源以及HCl制作，其中二氯二氢硅的流量为50-600sccm、硼源为BH3或B2H6，硼源的流量为50-200sccmHCl的流量为70-200sccm，反应温度为580-680摄氏度。
可选地，所述多晶硅层利用硅烷或二硅烷作为硅源，并且所述多晶硅层利用HCl气体来维持选择性生长。
可选地，所述硅烷的流量范围为50-300sccm，所述二硅烷的流量范围为100-300sccm。
可选地，所述退火为尖峰退火或闪光退火。
可选地，所述尖峰退火的温度范围为800-1200摄氏度，时间范围为1-5秒，利用的气体为氮气、氩气或者两者的混合；所述闪光退火的温度范围为800-1300摄氏度，时间范围为1-60毫秒。
与现有技术相比，本发明将盖帽层的制作分为两个步骤，首先在外延锗硅层上形成一层单晶硅层，该单晶硅层覆盖所述外延锗硅层，该单晶硅层制作过程利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作，因而可以包覆外延锗硅层；然后在单晶硅层上形成多晶硅层，该单晶硅层与多晶硅层共同构成盖帽层，对外延锗硅层进行保护，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。
附图说明
图1为现有技术的形成有外延锗硅层的半导体结构的剖面结构示意图；
图2为利用本发明的方法形成的外延锗硅层的半导体结构的剖面结构示意图。
具体实施方式
本发明解决的技术问题是提供嵌入式外延锗硅层的盖帽层的制作方法，解决了现有技术无法在嵌入式外延锗硅层上形成完全包覆外延锗硅层的盖帽层的问题，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。
为了解决上述问题，本发明提供一种嵌入式外延锗硅层的盖帽层的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；
在所述外延锗硅层上方形成单晶硅层，所述单晶硅层包覆所述外延锗硅层；
在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；
对所述盖帽层依次进行退火工艺和镍硅化工艺。
结合图2所示的本发明的方法形成的外延锗硅层的半导体结构的剖面结构示意图。首先，半导体衬底100上形成有浅沟槽隔离结构101，外延锗硅层102位于浅沟槽隔离结构101之间，单晶硅层103覆盖所述外延锗硅层102的顶部和侧面，多晶硅层104位于所述单晶层103上方，所述单晶硅层103和多晶硅层104构成盖帽层。
本发明所述单晶硅层103与所述多晶硅层104利用不同的硅源制作。具体地，所述单晶硅层103使用含有二氯二氢硅的硅源制作，所述多晶硅层104使用不含有二氯二氢硅的硅源制作。
本发明所述的单晶硅层103利用含有二氯二氢硅(DCS)的硅源制作，而所述多晶硅硅层利用不含二氯二氢硅的硅源制作，目的是在外延锗硅层102外部均匀的包覆一薄层单晶硅层，并且在制作多晶硅层时能以较快的生长速率形成。所述单晶硅层103利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作。
作为一个实施例，所述单晶硅层103利用含有二氯二氢硅、硼源以及HCl制作，其中二氯二氢硅的流量为50-600sccm、硼源为BH3或B2H6，硼源的流量为50-200sccm，HCl的流量为70-200sccm，反应温度为580-680摄氏度。
为了兼顾对外延锗硅层102的均匀覆盖，以及保证多晶硅层104的沉积速率，本发明对单晶硅层103和多晶硅层104的厚度进行的合理的选择和设置，优选地，所述单晶硅层103厚度范围为100-200埃，所述多晶硅层的厚度范围为50-200埃。
所述多晶硅层104利用硅烷或二硅烷作为硅源，并且所述多晶硅层利用HCl气体来维持选择性生长。所述硅烷的流量范围为50-300sccm，所述二硅烷的流量范围为100-300sccm。
在盖帽层形成之后，对其进行退火以及镍硅化工艺。本实施例中，所述退火为尖峰退火或闪光退火。所述尖峰退火的温度范围为800-1200摄氏度，时间范围为1-5秒，利用的气体为氮气、氩气或者两者的混合,或者也可以利用其它种类的惰性气体来进行，但是利用氮气或者氩气可以获得更好的修复效果；所述闪光退火的温度范围为800-1300摄氏度，时间范围为1-60毫秒。所述镍硅化工艺与现有技术相同，在此不做赘述。
综上，本发明将盖帽层的制作分为两个步骤，首先在外延锗硅层上形成一层单晶硅层，该单晶硅层覆盖所述外延锗硅层，该单晶硅层制作过程利用含有二氯二氢硅、硼源以及选择性刻蚀气体制作，因而可以包覆外延锗硅层；然后在单晶硅层上形成多晶硅层，该单晶硅层与多晶硅层共同构成盖帽层，对外延锗硅层进行保护，防止后续的镍硅化物工艺与外延锗硅层的锗硅的反应，改善因此带来的应力问题。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种嵌入式外延锗硅层的盖帽层的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有嵌入式外延锗硅层，所述嵌入式外延锗硅层两侧有浅沟槽隔离结构；
在所述外延锗硅层上方形成单晶硅层，所述单晶硅层利用含有二氯二氢硅的硅源、硼源以及选择性刻蚀气体制作，所述单晶硅层包覆所述外延锗硅层；
在所述单晶硅层上形成多晶硅层，所述多晶硅层与单晶硅层共同构成盖帽层；
对所述盖帽层依次进行退火工艺和镍硅化工艺。
2.如权利要求1所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述单晶硅层的厚度范围为100-200埃，所述多晶硅层的厚度范围为50-200埃。
3.如权利要求1所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述单晶硅层与所述多晶硅层利用不同的硅源制作。
4.如权利要求3所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述多晶硅层使用不含有二氯二氢硅的硅源制作。
5.如权利要求4所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述单晶硅层利用含有二氯二氢硅的硅源、硼源以及HCl制作，其中二氯二氢硅的流量为50-600sccm、硼源为BH3或B2H6，硼源的流量为50-200sccm，HCl的流量为70～200sccm，反应温度为580-680摄氏度。
6.如权利要求3所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述多晶硅层利用硅烷或二硅烷作为硅源，并且所述多晶硅层利用HCl气体来维持选择性生长。
7.如权利要求6所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述硅烷的流量范围为50-300sccm，所述二硅烷的流量范围为100-300sccm。
8.如权利要求1所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述退火为尖峰退火或闪光退火。
9.如权利要求8所述的嵌入式外延锗硅层的盖帽层的制作方法，其特征在于，所述尖峰退火的温度范围为800-1200摄氏度，时间范围为1-5秒，利用的气体为氮气、氩气或者两者的混合；所述闪光退火的温度范围为800-1300摄氏度，时间范围为1-60毫秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510707673.5A CN105261567B (zh) | 2015-10-27 | 2015-10-27 | 嵌入式外延锗硅层的盖帽层的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510707673.5A CN105261567B (zh) | 2015-10-27 | 2015-10-27 | 嵌入式外延锗硅层的盖帽层的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105261567A CN105261567A (zh) | 2016-01-20 |
| CN105261567B true CN105261567B (zh) | 2018-11-09 |
Family
ID=55101196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510707673.5A Active CN105261567B (zh) | 2015-10-27 | 2015-10-27 | 嵌入式外延锗硅层的盖帽层的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105261567B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369615A (zh) * | 2016-05-12 | 2017-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106449414B (zh) * | 2016-11-09 | 2019-07-23 | 上海华力微电子有限公司 | 半导体器件及其制备方法 |
| CN112201691A (zh) * | 2020-09-28 | 2021-01-08 | 上海华力集成电路制造有限公司 | 锗硅源漏结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425534A (zh) * | 2007-10-31 | 2009-05-06 | 周星工程股份有限公司 | 晶体管及其制造方法 |
| CN102623487A (zh) * | 2011-01-26 | 2012-08-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101776926B1 (ko) * | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2015
- 2015-10-27 CN CN201510707673.5A patent/CN105261567B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425534A (zh) * | 2007-10-31 | 2009-05-06 | 周星工程股份有限公司 | 晶体管及其制造方法 |
| CN102623487A (zh) * | 2011-01-26 | 2012-08-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105261567A (zh) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| CN105590846B (zh) | 半导体结构的形成方法 | |
| US9159834B2 (en) | Faceted semiconductor nanowire | |
| US7553717B2 (en) | Recess etch for epitaxial SiGe | |
| CN104347423B (zh) | 集成结和接触件的形成以形成晶体管 | |
| TWI545769B (zh) | 半導體裝置結構與其形成方法 | |
| CN103871894A (zh) | 半导体器件及其形成方法 | |
| TWI524392B (zh) | 穩定矽化金屬膜及其製造方法 | |
| CN105261567B (zh) | 嵌入式外延锗硅层的盖帽层的制作方法 | |
| US20150318169A1 (en) | Methods of forming epitaxial semiconductor cladding material on fins of a finfet semiconductor device | |
| CN103632972A (zh) | 一种半导体结构及其制造方法 | |
| US20140264612A1 (en) | Growth of epitaxial semiconductor regions with curved top surfaces | |
| CN100541758C (zh) | 形成浅槽隔离区的方法、制备集成电路的方法以及形成衬里的方法 | |
| CN105742284A (zh) | 半导体器件制备方法以及半导体器件 | |
| US10868156B2 (en) | Method of forming epitaxial silicon layer and semiconductor device thereof | |
| CN103187269B (zh) | 晶体管的形成方法 | |
| TWI596708B (zh) | Ｃｍｏｓ結構其製備方法 | |
| CN102487006B (zh) | 半导体器件及其形成方法 | |
| US10446666B2 (en) | Semiconductor structure and fabrication method thereof | |
| US8501593B2 (en) | Method of NiSiGe epitaxial growth by introducing Al interlayer | |
| WO2017067157A1 (zh) | 一种提高锗硅源漏区质量的制造方法 | |
| CN103633027B (zh) | 一种形成源漏区双外延层的方法 | |
| CN105374665B (zh) | 嵌入式外延锗硅层的盖帽层的制作方法 | |
| US10090170B2 (en) | Semiconductor fabrication method including non-uniform cover layer | |
| CN105575808B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |