JP2007329200A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007329200A
JP2007329200A JP2006157638A JP2006157638A JP2007329200A JP 2007329200 A JP2007329200 A JP 2007329200A JP 2006157638 A JP2006157638 A JP 2006157638A JP 2006157638 A JP2006157638 A JP 2006157638A JP 2007329200 A JP2007329200 A JP 2007329200A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
silicon film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006157638A
Other languages
English (en)
Inventor
Ichiro Mizushima
一郎 水島
Kiyotaka Miyano
清孝 宮野
Katsuaki Natori
克晃 名取
Yoshio Ozawa
良夫 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006157638A priority Critical patent/JP2007329200A/ja
Priority to US11/806,926 priority patent/US20070298594A1/en
Priority to KR1020070054941A priority patent/KR100914807B1/ko
Publication of JP2007329200A publication Critical patent/JP2007329200A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

【課題】平坦性の高い単結晶シリコン薄膜を、簡便かつ低コストに絶縁膜上に形成できる半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、単結晶シリコン11の主表面上に、開口部を有する絶縁膜12を形成する工程と、前記開口部において露出している前記単結晶シリコン11の表面上及び前記絶縁膜の表面上に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を単結晶化するための熱処理工程と、前記アモルファスシリコン膜が単結晶化した領域15上に、気相成長法により単結晶シリコン膜19を形成する工程とを具備する。
【選択図】 図３

Description

本発明は、絶縁膜上に単結晶シリコン薄膜を形成する半導体装置の製造方法に関する。
絶縁膜上の単結晶シリコン薄膜、いわゆるＳＯＩ(Silicon On Insulator)上へのＭＯＳＦＥＴの形成は、そのショートチャネル効果の抑止の容易さ等の点で、デバイス形成方法として有用なものの一つである。しかしながら通常のＳＯＩは、ＳＩＭＯＸ(Silicon IMplanted OXide)、あるいはスマートカット（ＳｍａｒｔＣｕｔ）と言われる方法によって予め異なった構造の基板を作成することで実現されている。
このような、予め特殊な基板を準備せずにＳＯＩ構造を得る方法として、絶縁膜によって被覆されて部分的に露出したシリコン基板表面上にアモルファスシリコンを堆積し、その開口部を起点としてアモルファスシリコンを単結晶化する固相成長法がある（例えば、特許文献１、２、３参照。）。
しかしながらこの固相成長法により得られる単結晶領域の大きさは、開口部から数μｍの範囲に限られるのが通常である。これは固相成長法による単結晶化が、固相成長の進行領域の先での不均一核の発生に起因した多結晶化によって抑止されてしまい、そこまでに単結晶化できる領域が数μｍの範囲であることによる。また、開口部が単結晶化してから横方向の固相成長が進行するまでの間に、成長の遅れが存在することも理由の一つとなっている。
特開平２−２０８９２０号公報 特開平２−２１１６１６号公報 特許第２９９４６６７号公報
本発明は、平坦性の高い単結晶シリコン薄膜を、簡便かつ低コストに絶縁膜上に形成できる半導体装置の製造方法を提供する。
この発明の第１の態様に係る半導体装置の製造方法は、単結晶シリコンの主表面上に、開口部を有する絶縁膜を形成する工程と、前記開口部において露出している前記単結晶シリコンの表面上及び前記絶縁膜の表面上に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を単結晶化するための熱処理工程と、前記アモルファスシリコン膜が単結晶化した領域上に、気相成長法により単結晶シリコン膜を形成する工程とを具備する。
この発明の第２の態様に係る半導体装置の製造方法は、単結晶シリコンの主表面上に、開口部を有する絶縁膜を形成する工程と、前記開口部において露出している前記単結晶シリコンの表面上に、第１の単結晶シリコン膜を形成する工程と、前記絶縁膜及び前記第１の単結晶シリコン膜の上に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を単結晶化するための熱処理工程と、前記アモルファスシリコン膜が単結晶化した領域上に、気相成長法により第２の単結晶シリコン膜を形成する工程とを具備する。
本発明によれば、平坦性の高い単結晶シリコン薄膜を、簡便かつ低コストに絶縁膜上に形成できる半導体装置の製造方法を提供することが可能である。
以下、図面を参照して本発明の実施形態について詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法を、図１乃至図３の断面図を用いて説明する。
図１に示すように、はじめに、シリコン基板１１（単結晶シリコン）の主表面上に、開口部を有する厚さ１０ｎｍの例えばシリコン酸化膜である絶縁膜１２を形成する。具体的には、ＣＶＤ法によりＴＥＯＳ（Tetra Ethylortho Silicate)等を熱分解することによって、シリコン基板１１上にシリコン酸化膜１２を堆積し、その後レジストを塗布及びパターニングして開口部を形成する。これによりシリコン基板１１は、上記開口部において表面が露出した状態になる。
そして、露出したシリコン基板１１（単結晶シリコン）及びシリコン酸化膜１２の表面上に、シラン（ＳｉＨ４）を用いた減圧ＣＶＤ法により、堆積温度５８０℃でアモルファスシリコン膜１３を５０ｎｍ堆積する（図１）。
次に、図２に示すように６２０℃３０分の熱処理による固相成長法でアモルファスシリコン膜１３を単結晶化し、開口部周辺に単結晶シリコン領域１５を形成する。単結晶化されない領域は多結晶シリコン領域１７となる。
その後、図３に示すように、単結晶シリコン領域１５上で、例えばジクロルシラン（ＳｉＨ２Ｃｌ２）（流量１００ｓｃｃｍ）と塩酸（ＨＣｌ）（流量４０ｓｃｃｍ）との混合ガスを用いて、圧力１０Ｔｏｒｒ、温度７８０℃の条件下で気相成長を行った。流量単位のｓｃｃｍ(standard cubic centimeter per minute)は、１分あたりに流れる標準状態（２５℃、１気圧）での体積（cc)である。ここで、例えばジクロルシランの代わりにモノシラン等を用いてもかまわない。また、ハロゲンガスとしては、塩酸の代わりに塩素等を用いてもよいが、ハロゲンガスは多結晶シリコンをエッチングするために混入してあるのでなくてもかまわない。
この気相成長の結果、単結晶シリコン領域１５上には単結晶シリコン薄膜１９が１０ｎｍ堆積し、多結晶シリコン領域１７上には表面の荒れた多結晶薄膜が形成される。
このようにして形成した単結晶薄膜上にＭＯＳＦＥＴを作成し、その特性を評価したところ、気相成長法により形成した単結晶シリコン膜１９のない場合と比較して、特に接合リークにおいて、優れた特性を示す結果が得られた。
これは、固相成長のみにより形成したシリコン単結晶薄膜は、低温での形成によるため、膜中に多数の点欠陥が残存しているのに対し、高温で形成した膜中ではこのような点欠陥の密度が低く、接合リークの要因となる再結合中心の密度が低いためであると考えられる。
また、気相成長を用いることにより、固相成長のみにより形成したシリコン単結晶薄膜に比べて表面の平坦性も高くなる。従って、レーザーアニ−ル等の手法に比べて低コストかつ簡易な手法で、表面付近に高性能なデバイスの形成に有利となる高品質なシリコン薄膜を形成することができる。
なお、本実施形態の工程の後、その上にさらに開口部を有する絶縁膜を形成して本実施形態の工程を繰り返して多層化を図ってもよい。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法を、図４の断面図を用いて説明する。本実施形態は、第１の実施形態において、シリコンの気相成長時の成長条件として、塩酸の流量を６０ｓｃｃｍに変えたものであり、図３までの工程は同一である。
本実施形態の気相成長によって、図４に示すように、気相成長層１９が単結晶シリコン１５の上にのみ形成され、多結晶上には成長しないだけでなく、もともと存在した多結晶シリコン層１７もエッチングされる。従って、結果的に単結晶シリコン薄膜１９のみが形成された構造にすることが可能である。
これは、第１の実施形態に比べて塩酸の流量が増加したことにより、堆積とエッチングの競合状態の中でのエッチングの優位性が高まり、結果的にエッチングされやすい多結晶シリコン領域１７のみがエッチングされたことによる。
この方法により、開口部周辺にのみ選択的に、表面に高品質の単結晶シリコン層を有する単結晶薄膜を形成することができる。
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置の製造方法を、図５乃至図９の断面図を用いて説明する。
図５に示すように、はじめに、シリコン基板１１（単結晶シリコン）の主表面上に、例えば第１の実施形態と同様の方法で、開口部を有する厚さ１０ｎｍのシリコン酸化膜である絶縁膜１２を形成する。
次に、上記開口部を介して露出しているシリコン基板１１及びシリコン酸化膜１２の表面上に、シランを用いた減圧ＣＶＤ法により、堆積温度５８０℃でアモルファスシリコン膜１３を５０ｎｍ堆積する。
さらに連続して、シランとホスフィン（ＰＨ３）の混合ガスを用いた減圧ＣＶＤ法により、リン（Ｐ）を添加したアモルファスシリコン（リン濃度１×１０２０ｃｍ−３）１４を１０ｎｍ堆積した（図５）。ここで、リンではなくボロン（Ｂ）を添加する場合は、ジボラン（Ｂ２Ｈ６）をシランに混合する。
次に、図６に示すように６２０℃、３０分の熱処理による固相成長法でアモルファスシリコン膜１３を単結晶化する。この結果、開口部中及び開口部周辺に堆積されていたアモルファスシリコン１３は、横方向固相成長により基板と同じ面方位を有する単結晶シリコン領域１５となり、また開口部から離れた領域ではランダムに単結晶核１６が発生した。
さらに、６２０℃、３０分の熱処理を追加することで、図７に示すように単結晶化されない領域は単結晶核１６をきっかけとして最終的に多結晶シリコン領域１７となった。このとき横方向固相成長により形成された単結晶シリコン領域１５は、開口部端から２０μｍとなった。
比較のためリン添加アモルファスシリコン１４を堆積しなかった場合について同様な実験を行ったところ、横方向固相成長により形成された単結晶領域はわずかに５μｍのみであった。このような違いは、横方向固相成長の速度が、ドーパントを添加したアモルファスシリコンと、アンドープのアモルファスシリコンとで異なっており、ドーパントを添加したアモルファスシリコンではその固相成長速度が約１０倍速いことによる。
この後、リンが添加されたシリコン層１４を、例えば希弗硝酸によるウエットエッチング、あるいは、ハロゲン系のガスによるエッチング、低温でのラジカル酸化により除去し、図８に示すようにアンドープの単結晶シリコン層１５のみが残るような加工を行った。これにより、開口部の近傍２０μｍの領域において単結晶シリコン薄膜１５を形成することができる。
この後、第１及び第２の実施形態と同様な気相成長を行って、図３及び図４の構造を形成することが可能である。
なお、上述したアモルファスシリコンの堆積及び熱処理による単結晶化は、試料を大気中に出すことなく、減圧雰囲気中で連続して行ってもよい。またエッチングをガスによって行う場合には、この工程も連続させてもよい。
本実施形態により、固相成長の初期に不純物を含有するアモルファスシリコン膜が形成されているため、固相成長に遅れが生じない。そして、不純物を含有するアモルファスシリコン膜を設けない場合に比較して大面積の単結晶層を形成することができると同時に、第１及び第２の実施形態によるメリットも得られる。
また、図５乃至図８においては絶縁膜１２の開口部が一つしか形成されていない場合を示したが、図９に示したように、開口部同士を近接させその間の距離を横方向固相成長で単結晶化できる距離よりも短くすることにより、アモルファスシリコン膜１３の全面を単結晶化することも可能である。
また本実施形態においてはドーパント不純物としてリン（Ｐ）を用いたが、ボロン（Ｂ）、砒素（Ａｓ）、あるいはアンチモン（Ｓｂ）等、それらを添加することで固相成長速度が早くなるのであれば他の材料でもよい。またシリコン薄膜中には、ゲルマニウムやカーボンなどのシリコンと同族の元素が含まれていてもよい。
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置の製造方法を、図１０及び図１１の断面図を用いて説明する。
まず、図１０に示すように、シリコン基板１１（単結晶シリコン）の主表面上に、第１の実施形態と同様に開口部を有する厚さ１０ｎｍの例えばシリコン酸化膜である絶縁膜１２を形成する。
次に、ジクロルシランとホスフィンの混合ガスを用いて、例えば８５０℃、１０Torr(≒１３３０Ｐａ）の条件下で気相成長を行う。これによって、絶縁膜１２の開口部で表面を露出しているシリコン基板１１（単結晶シリコン）の直上にのみリン添加単結晶シリコン（リン濃度２×１０２０ｃｍ−３）１８が選択的に形成される。
この後、単結晶シリコン１８および絶縁膜１２の上に、シランを用いた減圧ＣＶＤ法により、ノンドープのアモルファスシリコン膜１３を堆積する(図１０）。
第１乃至第３の実施形態と同様に熱処理により開口部周辺のアモルファスシリコン膜１３を単結晶化したところ、図１１に示すように単結晶化された距離は約１０μｍとなった。先に述べたように、リン添加単結晶シリコンを形成しないで単にアモルファスシリコン膜１３のみを形成した場合に横方向固相成長によって形成される単結晶領域の開口部端からの距離は５μｍなので、本実施形態の場合は約２倍に固相成長距離が伸びたことになる。
これは、開口部に不純物の添加された単結晶シリコン１８が盛り上がるように形成されているため、アモルファスシリコン膜１３が固相成長により単結晶化される過程において、初期の遅れ時間を低減できることによると考えられる。
従って、本実施形態においても、ドーパント不純物として、ボロン（Ｂ）、砒素（Ａｓ）、あるいはアンチモン（Ｓｂ）等の、それらを添加することで固相成長速度が早くなる他の材料を選択してもよい。例えば、ボロン（Ｂ）を添加する場合は、ジボラン（Ｂ２Ｈ６）をジクロルシランに混合して気相成長を行う。
この後、第１及び第２の実施形態と同様な気相成長を行って、図３及び図４の構造を形成することが可能である。
本実施形態により、不純物を含有する単結晶シリコンを開口部に形成しない場合に比較して大面積の単結晶シリコン層を形成することができると同時に、第１及び第２の実施形態によるメリットも得られる。また、開口部に形成した単結晶シリコンは不純物を含まなくてもよく、その場合は第１及び第２の実施形態と同様な効果が得られる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
本発明の第１の実施形態に係わる半導体装置の製造方法を示す断面図。 図１に続く半導体装置の製造方法を示す断面図。 図２に続く半導体装置の製造方法を示す断面図。 本発明の第２の実施形態に係わる半導体装置の製造方法を示す断面図。 本発明の第３の実施形態に係わる半導体装置の製造方法を示す断面図。 図５に続く半導体装置の製造方法を示す断面図。 図６に続く半導体装置の製造方法を示す断面図。 図７に続く半導体装置の製造方法を示す断面図。 本発明の第３の実施形態に係わる半導体装置の別の製造方法を示す断面図。 本発明の第４の実施形態に係わる半導体装置の別の製造方法を示す断面図。 図１０に続く半導体装置の製造方法を示す断面図。
符号の説明
１１…シリコン基板、１２…絶縁膜、１３…アモルファスシリコン膜、１４…リン添加アモルファスシリコン、１５…単結晶シリコン領域、１６…単結晶核、１７…多結晶シリコン、１８…リン添加単結晶シリコン、１９…単結晶シリコン膜（気相成長層）。

Claims (5)

  1. 単結晶シリコンの主表面上に、開口部を有する絶縁膜を形成する工程と、
    前記開口部において露出している前記単結晶シリコンの表面上及び前記絶縁膜の表面上に、アモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜を単結晶化するための熱処理工程と、
    前記アモルファスシリコン膜が単結晶化した領域上に、気相成長法により単結晶シリコン膜を形成する工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  2. 前記単結晶シリコン膜を形成する工程において、前記気相成長法をハロゲンガスを含んだ雰囲気中で行うことにより、単結晶シリコン膜を形成すると同時に非単結晶シリコン領域をエッチング除去する
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記アモルファスシリコン膜を形成する工程の後であって、前記熱処理工程の前に、前記アモルファスシリコン膜の上に不純物を含有するアモルファスシリコン膜を形成する工程と
    前記熱処理工程の後であって、前記単結晶シリコン膜を形成する工程の前に、前記不純物を含有するシリコン膜を除去する工程とをさらに具備する
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 単結晶シリコンの主表面上に、開口部を有する絶縁膜を形成する工程と、
    前記開口部において露出している前記単結晶シリコンの表面上に、第１の単結晶シリコン膜を形成する工程と、
    前記絶縁膜及び前記第１の単結晶シリコン膜の上に、アモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜を単結晶化するための熱処理工程と、
    前記アモルファスシリコン膜が単結晶化した領域上に、気相成長法により第２の単結晶シリコン膜を形成する工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  5. 前記第１の単結晶シリコン膜を形成する工程において、前記第１の単結晶シリコン膜に不純物を含有させる
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
JP2006157638A 2006-06-06 2006-06-06 半導体装置の製造方法 Pending JP2007329200A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006157638A JP2007329200A (ja) 2006-06-06 2006-06-06 半導体装置の製造方法
US11/806,926 US20070298594A1 (en) 2006-06-06 2007-06-05 Semiconductor device fabrication method
KR1020070054941A KR100914807B1 (ko) 2006-06-06 2007-06-05 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006157638A JP2007329200A (ja) 2006-06-06 2006-06-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007329200A true JP2007329200A (ja) 2007-12-20

Family

ID=38874047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157638A Pending JP2007329200A (ja) 2006-06-06 2006-06-06 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20070298594A1 (ja)
JP (1) JP2007329200A (ja)
KR (1) KR100914807B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258188A (ja) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc 基板処理方法と半導体装置の製造方法、および基板処理装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2900277B1 (fr) * 2006-04-19 2008-07-11 St Microelectronics Sa Procede de formation d'une portion monocristalline a base de silicium
JP5148131B2 (ja) * 2007-03-01 2013-02-20 株式会社東芝 半導体装置およびその製造方法
JP4445524B2 (ja) * 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
JP2009099598A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
JP5393895B2 (ja) * 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
DE112014005347T5 (de) * 2014-03-21 2016-08-04 Halliburton Energy Services, Inc. Herstellungsverfahren für integrierte Rechenelemente
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945996A (ja) * 1982-09-03 1984-03-15 Nec Corp 半導体の気相成長方法
JPS59204228A (ja) * 1983-05-06 1984-11-19 Nec Corp 半導体基板の製造方法
JPS60245211A (ja) * 1984-05-21 1985-12-05 Oki Electric Ind Co Ltd Ｓｏｉ構造の形成方法
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02208920A (ja) * 1989-02-08 1990-08-20 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02211616A (ja) * 1989-02-10 1990-08-22 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH0396222A (ja) * 1989-09-08 1991-04-22 Sanyo Electric Co Ltd 単結晶Ｓｉ膜の形成方法
JP2994667B2 (ja) * 1989-09-08 1999-12-27 三洋電機株式会社 Ｓｏｉ構造の形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219832B2 (ja) * 1992-03-24 2001-10-15 株式会社半導体エネルギー研究所 炭化珪素薄膜の作製方法
US5668025A (en) * 1995-02-28 1997-09-16 Sgs-Thomson Microelectronics, Inc. Method of making a FET with dielectrically isolated sources and drains
US5773328A (en) * 1995-02-28 1998-06-30 Sgs-Thomson Microelectronics, Inc. Method of making a fully-dielectric-isolated fet
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US20030199153A1 (en) * 2000-01-27 2003-10-23 Kovacic Stephen J. Method of producing SI-GE base semiconductor devices
US6506657B1 (en) * 2000-04-19 2003-01-14 National Semiconductor Corporation Process for forming damascene-type isolation structure for BJT device formed in trench
KR100418089B1 (ko) * 2001-06-21 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 박막 트랜지스터 제조 방법
JP3984014B2 (ja) * 2001-09-26 2007-09-26 株式会社東芝 半導体装置用基板を製造する方法および半導体装置用基板
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US6630714B2 (en) * 2001-12-27 2003-10-07 Kabushiki Kaisha Toshiba Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer
JP2003243528A (ja) * 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
JP3974542B2 (ja) * 2003-03-17 2007-09-12 株式会社東芝 半導体基板の製造方法および半導体装置の製造方法
US7910448B2 (en) * 2004-01-23 2011-03-22 Nxp B.V. Method for fabricating a mono-crystalline emitter
KR20050079808A (ko) * 2004-02-06 2005-08-11 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 웨이퍼 제조 방법
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7504693B2 (en) * 2004-04-23 2009-03-17 International Business Machines Corporation Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법
US7608522B2 (en) * 2007-03-11 2009-10-27 United Microelectronics Corp. Method for fabricating a hybrid orientation substrate
JP2009016692A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
JP5537102B2 (ja) * 2009-09-11 2014-07-02 株式会社東芝 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945996A (ja) * 1982-09-03 1984-03-15 Nec Corp 半導体の気相成長方法
JPS59204228A (ja) * 1983-05-06 1984-11-19 Nec Corp 半導体基板の製造方法
JPS60245211A (ja) * 1984-05-21 1985-12-05 Oki Electric Ind Co Ltd Ｓｏｉ構造の形成方法
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02208920A (ja) * 1989-02-08 1990-08-20 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH02211616A (ja) * 1989-02-10 1990-08-22 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JPH0396222A (ja) * 1989-09-08 1991-04-22 Sanyo Electric Co Ltd 単結晶Ｓｉ膜の形成方法
JP2994667B2 (ja) * 1989-09-08 1999-12-27 三洋電機株式会社 Ｓｏｉ構造の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258188A (ja) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc 基板処理方法と半導体装置の製造方法、および基板処理装置

Also Published As

Publication number Publication date
KR20070116735A (ko) 2007-12-11
KR100914807B1 (ko) 2009-09-02
US20070298594A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
US10573714B2 (en) Sacrificial layer for channel surface retention and inner spacer formation in stacked-channel FETs
JP2007329200A (ja) 半導体装置の製造方法
KR102370595B1 (ko) 자기 정렬식 대체 핀 형성
US20210280674A1 (en) Field effect transistor structures
JP5145672B2 (ja) 半導体装置の製造方法
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
US9601378B2 (en) Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same
US7547914B2 (en) Single-crystal layer on a dielectric layer
US20060051941A1 (en) Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
US7807535B2 (en) Methods of forming layers comprising epitaxial silicon
US7749817B2 (en) Single-crystal layer on a dielectric layer
TWI230418B (en) A method of forming an element of a microelectronic circuit
JP4794425B2 (ja) 半導体装置及びその製造方法
JP5891597B2 (ja) 半導体基板または半導体装置の製造方法
JP2001284468A (ja) 半導体装置およびその製造方法
JP2006140503A (ja) 半導体基板及びその製造方法
US20170053985A1 (en) DEVICES INCLUDING HIGH PERCENTAGE SiGe FINS FORMED AT A TIGHT PITCH AND METHODS OF MANUFACTURING SAME
JP2011199105A (ja) 半導体装置の製造方法
JP5063867B2 (ja) Ｓｏｉ基板の製造方法
JP2005085777A (ja) 半導体微細構造の製造方法および半導体デバイス
CN115732314A (zh) 多晶薄膜的制备方法
US8921208B1 (en) Method for fabricating semiconductor device
JP2005251939A (ja) 半導体装置及びトランジスタ並びに半導体装置の製造方法
JP2008198786A (ja) 半導体装置の製造方法
JP2009200384A (ja) 単結晶層含有基板、ｓｏｉ基板、半導体装置およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710