JP2994667B2 - Ｓｏｉ構造の形成方法 - Google Patents
Ｓｏｉ構造の形成方法Info
- Publication number
- JP2994667B2 JP2994667B2 JP1233292A JP23329289A JP2994667B2 JP 2994667 B2 JP2994667 B2 JP 2994667B2 JP 1233292 A JP1233292 A JP 1233292A JP 23329289 A JP23329289 A JP 23329289A JP 2994667 B2 JP2994667 B2 JP 2994667B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal
- substrate
- solid phase
- soi structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、SOI（Silicon on Insulator）構造の形成
方法に関し、特に固相成長法によりSi膜を形成するもの
に関する。
方法に関し、特に固相成長法によりSi膜を形成するもの
に関する。
（ロ）従来の技術 絶縁層（絶縁物の基板も含む）上に単結晶Si層を形成
したものは、SOI構造と称され、狭い領域で容易に素子
分離が行え、高集積化や高速化が可能なものとして知ら
れている。そして、従来のSi基板上に素子が作製される
半導体集積回路（IC）に比べて、特性向上が図られるこ
とから盛んに研究開発が行われている。
したものは、SOI構造と称され、狭い領域で容易に素子
分離が行え、高集積化や高速化が可能なものとして知ら
れている。そして、従来のSi基板上に素子が作製される
半導体集積回路（IC）に比べて、特性向上が図られるこ
とから盛んに研究開発が行われている。
絶縁層上に単結晶Si膜を形成させるものの一つに、固
相エピタキシャル成長法があり、これは、単結晶Si基板
上に、Si基板面の一部をシードとして露出させて絶縁膜
を形成し、シードと絶縁膜上に非晶質Si（以下ａ−Siと
称する）膜を堆積し、600℃程度の低温でアニールする
ことで、横方向に固相成長させてａ−Si膜を単結晶化さ
せるものである。
相エピタキシャル成長法があり、これは、単結晶Si基板
上に、Si基板面の一部をシードとして露出させて絶縁膜
を形成し、シードと絶縁膜上に非晶質Si（以下ａ−Siと
称する）膜を堆積し、600℃程度の低温でアニールする
ことで、横方向に固相成長させてａ−Si膜を単結晶化さ
せるものである。
固相成長における横方向の成長距離を伸ばす方法とし
て、絶縁膜上のａ−Si膜にP+イオンを高濃度に注入して
から、アニール処理を行うものがある（Extended Abstr
acts of the 16th Conference on Solid State Devices
and Materials,Kobe,1984.pp507−510参照）。
て、絶縁膜上のａ−Si膜にP+イオンを高濃度に注入して
から、アニール処理を行うものがある（Extended Abstr
acts of the 16th Conference on Solid State Devices
and Materials,Kobe,1984.pp507−510参照）。
しかし、横方向の成長距離を伸ばすために、P+イオン
を３×1020cm-3という高濃度にドーピングするので、固
相成長した単結晶Si膜中の不純物（Ｐ）濃度が非常に高
くなってしまい、この固相成長した単結晶Si膜上での半
導体デバイスの作製は困難であった。
を３×1020cm-3という高濃度にドーピングするので、固
相成長した単結晶Si膜中の不純物（Ｐ）濃度が非常に高
くなってしまい、この固相成長した単結晶Si膜上での半
導体デバイスの作製は困難であった。
そこで、絶縁膜上に堆積したａ−Si膜の絶縁膜との界
面を除く表面付近だけにP+イオンを注入して固相成長さ
せ、その後、P+イオンを注入した部分を除去すること
で、不純物濃度の低い大面積のSOI構造を得ることが考
えられている（1989、第20回理研シンポジウム、予稿集
第５頁乃至８頁参照）。
面を除く表面付近だけにP+イオンを注入して固相成長さ
せ、その後、P+イオンを注入した部分を除去すること
で、不純物濃度の低い大面積のSOI構造を得ることが考
えられている（1989、第20回理研シンポジウム、予稿集
第５頁乃至８頁参照）。
（ハ）発明が解決しようとする課題 しかしながら、ａ−Si膜の表面付近だけにP+イオンを
注入して固相成長させる場合、Ｐが導入されていない領
域で、エピタキシャル成長のためのシード（単結晶基板
面）の結晶方位を継承しない核が発生しやすい。このた
め、その様な核の発生によりシードからのエピタキシャ
ル成長が阻害され、ａ−Si膜の膜厚方向の全領域にＰを
導入した場合に較べ、横方向のエピタキシャル成長距離
が短くなってしまう。
注入して固相成長させる場合、Ｐが導入されていない領
域で、エピタキシャル成長のためのシード（単結晶基板
面）の結晶方位を継承しない核が発生しやすい。このた
め、その様な核の発生によりシードからのエピタキシャ
ル成長が阻害され、ａ−Si膜の膜厚方向の全領域にＰを
導入した場合に較べ、横方向のエピタキシャル成長距離
が短くなってしまう。
本発明は、斯様な点に鑑みて為されたもので、横方向
のエピタキシャル成長距離を伸ばし、不純物濃度が低
く、大面積のSOI構造を形成するものである。
のエピタキシャル成長距離を伸ばし、不純物濃度が低
く、大面積のSOI構造を形成するものである。
（ニ）課題を解決するための手段 本発明は、単結晶Si基台上に基台表面の一部を露出さ
せて絶縁膜を形成する工程と、基台と絶縁膜表面上にａ
−Si膜を形成する工程と、該ａ−Si膜の前記絶縁膜との
界面付近に核の発生を抑え不活性な元素を導入する工程
と、前記ａ−Si膜の前記不活性な元素の導入された領域
よりも表面側に核の発生を抑え活性な元素を導入する工
程と、アニールによりａ−Si膜を固相成長させる工程
と、固相成長したSi膜のうち前記活性な元素を導入した
領域を除去する工程とを備えるSOI構造の形成方法であ
る。
せて絶縁膜を形成する工程と、基台と絶縁膜表面上にａ
−Si膜を形成する工程と、該ａ−Si膜の前記絶縁膜との
界面付近に核の発生を抑え不活性な元素を導入する工程
と、前記ａ−Si膜の前記不活性な元素の導入された領域
よりも表面側に核の発生を抑え活性な元素を導入する工
程と、アニールによりａ−Si膜を固相成長させる工程
と、固相成長したSi膜のうち前記活性な元素を導入した
領域を除去する工程とを備えるSOI構造の形成方法であ
る。
（ホ）作用 横方向のエピタキシャル成長を阻害する核は、ａ−Si
膜と絶縁膜との界面付近で発生するので、その界面付近
に核の発生を抑え不活性な元素を導入し、その領域の上
に核の発生を抑え活性な元素を導入することで、核の発
生がａ−Si膜全体で抑えられ、同時に活性な元素を導入
した領域で横方向への固相エピタキシャル成長速度が大
きくなるので、ａ−Si膜全体の横方向の固相エピタキシ
ャル成長速度が大きくなって、横方向の固相エピタキシ
ャル成長距離が伸びる。そして、活性な元素を導入した
領域を除去することにより、不純物濃度の低いSi膜から
なるSOI構造が得られる。
膜と絶縁膜との界面付近で発生するので、その界面付近
に核の発生を抑え不活性な元素を導入し、その領域の上
に核の発生を抑え活性な元素を導入することで、核の発
生がａ−Si膜全体で抑えられ、同時に活性な元素を導入
した領域で横方向への固相エピタキシャル成長速度が大
きくなるので、ａ−Si膜全体の横方向の固相エピタキシ
ャル成長速度が大きくなって、横方向の固相エピタキシ
ャル成長距離が伸びる。そして、活性な元素を導入した
領域を除去することにより、不純物濃度の低いSi膜から
なるSOI構造が得られる。
（ヘ）実施例 第１図Ａ乃至Ｆは本発明一実施例の概略工程図を示
す。本実施例では、単結晶基台として単結晶Si基板を用
いているが、絶縁基板等の基板上に形成された単結晶Si
膜を用いてもよい。
す。本実施例では、単結晶基台として単結晶Si基板を用
いているが、絶縁基板等の基板上に形成された単結晶Si
膜を用いてもよい。
（１）は（100）面を主面とする単結晶Si基台としての
単結晶Si基板で、その表面に絶縁膜として膜厚500Å程
のSiO2膜（２）をCVD法あるいは熱酸化により形成し、
更に公知の技術であるフォトりソグラフィ技術により、
［001］方向のストライプ状に、シードとしてのSi基板
表面が露出する開孔部（2a）を形成する（第１図Ａ）。
単結晶Si基板で、その表面に絶縁膜として膜厚500Å程
のSiO2膜（２）をCVD法あるいは熱酸化により形成し、
更に公知の技術であるフォトりソグラフィ技術により、
［001］方向のストライプ状に、シードとしてのSi基板
表面が露出する開孔部（2a）を形成する（第１図Ａ）。
次に基板を洗浄後、図示しないCVD装置に設置し、基
板表面（開孔部（2a）において露出しているSi基板
（１）表面とSiO2膜（２）上）にａ−Si膜（３）を約60
0nm堆積させる（第１図Ｂ）。
板表面（開孔部（2a）において露出しているSi基板
（１）表面とSiO2膜（２）上）にａ−Si膜（３）を約60
0nm堆積させる（第１図Ｂ）。
そして、ａ−Si膜（３）とSiO2膜（２）との界面付近
に、核の発生を抑え不活性な元素である、例えばF+イオ
ンを加速エネルギー190keV、ドーズ量１×1014cm-2でイ
オン注入する（第１図Ｃ）。注入するイオンは、F+イオ
ンの他に、例えばN+イオンでもよい。
に、核の発生を抑え不活性な元素である、例えばF+イオ
ンを加速エネルギー190keV、ドーズ量１×1014cm-2でイ
オン注入する（第１図Ｃ）。注入するイオンは、F+イオ
ンの他に、例えばN+イオンでもよい。
更に続いて、核の発生を抑え活性な元素であるP+イオ
ンを、F+イオンが注入された領域（Ｆドープ層（3a））
よりも表面側（上側）に、加速エネルギー200keV、ドー
ズ量４×1015cm-2と、加速エネルギー100keV、ドーズ量
1.5×1015cm-2との重ね合わせのイオン注入を行う（第
１図Ｄ）。注入するイオンは、P+イオンの他、例えばAs
+イオンでもよい。
ンを、F+イオンが注入された領域（Ｆドープ層（3a））
よりも表面側（上側）に、加速エネルギー200keV、ドー
ズ量４×1015cm-2と、加速エネルギー100keV、ドーズ量
1.5×1015cm-2との重ね合わせのイオン注入を行う（第
１図Ｄ）。注入するイオンは、P+イオンの他、例えばAs
+イオンでもよい。
ここで、活性な元素とは、固相成長時にその成長距離
を伸ばす働きをする元素であり、またキャリアを発生す
る元素である。一方、不活性な元素とは、半導体層中に
おいてキャリアを発生しない。通常、ａ−Si膜中にSi以
外の元素を導入した場合、そのａ−Si膜の固相成長時に
核の発生は抑えられる。
を伸ばす働きをする元素であり、またキャリアを発生す
る元素である。一方、不活性な元素とは、半導体層中に
おいてキャリアを発生しない。通常、ａ−Si膜中にSi以
外の元素を導入した場合、そのａ−Si膜の固相成長時に
核の発生は抑えられる。
第２図の不純物濃度プロファイルに示すように、イオ
ン注入の結果、ａ−Si膜（３）とSiO2膜（２）との界面
付近にＦが導入されたＦドープ層（3a）と、そのＦドー
プ層（3a）上にＰが導入されたＰドープ層（3b）が形成
される。
ン注入の結果、ａ−Si膜（３）とSiO2膜（２）との界面
付近にＦが導入されたＦドープ層（3a）と、そのＦドー
プ層（3a）上にＰが導入されたＰドープ層（3b）が形成
される。
次に、基板を電気炉にセットし、窒素（N2）雰囲気中
で、600℃、約12時間のアニール処理を行う。このアニ
ール処理により単結晶Si基板（１）上のａ−Si膜（3a）
は、単結晶Si基板（１）をシードとして、固相エピタキ
シャル成長し単結晶Si膜（３′）が形成される（第１図
Ｅ）。
で、600℃、約12時間のアニール処理を行う。このアニ
ール処理により単結晶Si基板（１）上のａ−Si膜（3a）
は、単結晶Si基板（１）をシードとして、固相エピタキ
シャル成長し単結晶Si膜（３′）が形成される（第１図
Ｅ）。
このとき、ａ−Si膜（３）全体の横方向の固相エピタ
キシャル成長速度は、Ｐドープ層（3b）の厚さ（本実施
例ではおよそ270乃至350nm）で決定し、この場合、約６
×10-8cm/sであり、同時にａ−Si膜（３）中に導入した
核の発生を抑える元素により、核の発生（特にａ−Si膜
（３）とSiO2膜（２）との界面付近での発生）が抑えら
れて、25μｍの横方向へのエピタキシャル成長距離が得
られた。
キシャル成長速度は、Ｐドープ層（3b）の厚さ（本実施
例ではおよそ270乃至350nm）で決定し、この場合、約６
×10-8cm/sであり、同時にａ−Si膜（３）中に導入した
核の発生を抑える元素により、核の発生（特にａ−Si膜
（３）とSiO2膜（２）との界面付近での発生）が抑えら
れて、25μｍの横方向へのエピタキシャル成長距離が得
られた。
最後に、高濃度の不純物層であるＰドープ層（3b）
を、このＰドープ層（3b）だけを除去するエッチャン
ト、例えばHF:HNO3:CH3COOH＝1:3:8のエッチャントによ
りウェットエッチングして、不活性な元素が導入されデ
バイス作製時に不都合な不純物が少ない領域だけの単結
晶Si膜（３′）とし、SOI構造が形成される（第１図
Ｆ）。
を、このＰドープ層（3b）だけを除去するエッチャン
ト、例えばHF:HNO3:CH3COOH＝1:3:8のエッチャントによ
りウェットエッチングして、不活性な元素が導入されデ
バイス作製時に不都合な不純物が少ない領域だけの単結
晶Si膜（３′）とし、SOI構造が形成される（第１図
Ｆ）。
（ト）発明の効果 本発明のSOI構造の形成方法にあっては、不純物濃度
の低い、大面積の単結晶Si膜を形成することができるの
で、半導体デバイスの作成に適したSOI構造の基板が提
供でき、半導体集積回路における高集積化や特性の向上
に寄与するものである。
の低い、大面積の単結晶Si膜を形成することができるの
で、半導体デバイスの作成に適したSOI構造の基板が提
供でき、半導体集積回路における高集積化や特性の向上
に寄与するものである。
第１図Ａ乃至Ｆは本発明一実施例の工程説明図、第２図
は本発明一実施例に係る不純物濃度のプロファイルを示
す図である。
は本発明一実施例に係る不純物濃度のプロファイルを示
す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−58879（ＪＰ，Ａ) 特開 昭62−239520（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20
Claims (1)
- 【請求項１】単結晶Si基台上に基台表面の一部を露出さ
せて絶縁膜を形成する工程と、基台と絶縁膜表面上に非
晶質Si膜を形成する工程と、該非晶質Si膜の前記絶縁膜
との界面付近に核の発生を抑え不活性な元素を導入する
工程と、前記非晶質Si膜の前記不活性な元素の導入され
た領域よりも表面側に核の発生を抑え活性な元素を導入
する工程と、アニールにより非晶質Si膜を固相成長させ
る工程と、固相成長したSi膜のうち前記活性な元素を導
入した領域を除去する工程とを備えることを特徴とする
SOI構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233292A JP2994667B2 (ja) | 1989-09-08 | 1989-09-08 | Ｓｏｉ構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1233292A JP2994667B2 (ja) | 1989-09-08 | 1989-09-08 | Ｓｏｉ構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396223A JPH0396223A (ja) | 1991-04-22 |
| JP2994667B2 true JP2994667B2 (ja) | 1999-12-27 |
Family
ID=16952820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1233292A Expired - Lifetime JP2994667B2 (ja) | 1989-09-08 | 1989-09-08 | Ｓｏｉ構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994667B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329200A (ja) * | 2006-06-06 | 2007-12-20 | Toshiba Corp | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
-
1989
- 1989-09-08 JP JP1233292A patent/JP2994667B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329200A (ja) * | 2006-06-06 | 2007-12-20 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0396223A (ja) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JPH0785470B2 (ja) | デバイスの製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2994667B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS61119079A (ja) | 薄膜トランジスタの製造方法 | |
| JP2698147B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPH0468770B2 (ja) | ||
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPH0277113A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JP2815997B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2007318097A (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH02133928A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPS59194431A (ja) | 半導体基板へのイオン注入方法 | |
| JPH07335848A (ja) | 半導体基板の製造方法 |