JP2695488B2 - 結晶の成長方法 - Google Patents

結晶の成長方法

Info

Publication number
JP2695488B2
JP2695488B2 JP1262161A JP26216189A JP2695488B2 JP 2695488 B2 JP2695488 B2 JP 2695488B2 JP 1262161 A JP1262161 A JP 1262161A JP 26216189 A JP26216189 A JP 26216189A JP 2695488 B2 JP2695488 B2 JP 2695488B2
Authority
JP
Japan
Prior art keywords
crystal
amorphous
region
film
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1262161A
Other languages
English (en)
Other versions
JPH03125422A (ja
Inventor
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1262161A priority Critical patent/JP2695488B2/ja
Priority to DE69015550T priority patent/DE69015550T2/de
Priority to EP90310993A priority patent/EP0422864B1/en
Publication of JPH03125422A publication Critical patent/JPH03125422A/ja
Priority to US07/998,765 priority patent/US5457058A/en
Application granted granted Critical
Publication of JP2695488B2 publication Critical patent/JP2695488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thermal Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は結晶の成長方法に係り、特に非晶質膜と固相
成長によって結晶化させて結晶膜を形成する結晶の成長
方法に関する。
〔従来の技術〕
非晶質基板等の基体上に結晶薄膜を成長させる結晶形
成技術の分野におけるひとつの方法として、基体上に予
め形成された非晶質薄膜を融点以下の低温におけるアニ
ールによって固相成長させる方法が提案されている。例
えば、非晶質のSiO2表面上に形成された膜厚約100nm程
度の非晶質Si薄膜を、N2雰囲気中において、600℃でア
ニールすることにより、前記非晶質Si薄膜を結晶化する
と、大粒径が５μｍ程度の多結晶薄膜になるという結晶
形成方法が報告された（T.Noguchi,H.Hayashi and H.Oh
shima,1987,Mat.Res.Sos.Symp.Proc.,106,Polysilicon
and Interfaces.293,（Elsevier Science Publishing,N
ew York 1988））。この方法により得られる多結晶薄膜
の表面は平坦なままであるので、そのままMOSトランジ
スタやダイオードのような電子素子を形成することが可
能である。また、それらの素子は、多結晶の平均粒径が
LPCVD法によって堆積した通常のSi ICプロセスに用いら
れる多結晶Si等に比べてずっと大きいために、比較的高
性能のものが得られる。
しかしながら、この結晶形成方法においては、結晶粒
径こそ大きいものの、その分布と結晶粒界の位置が制御
されていない。なぜなら、この場合、非晶質Si薄膜の結
晶化は、アニールによって非晶質中にランダムに発生し
た結晶核の固相成長に基づいているため、粒界の位置も
またランダムに形成され、その結果、粒径が広い範囲に
わたって分布してしまうからである。したがって、単に
結晶粒の平均粒径が大きいだけでは以下のような問題点
が生じる。
例えば、MOSトランジスタにおいては、ゲートの大き
さが平均結晶粒径と同程度、あるいはそれ以下になるた
めに、ゲート部分には、粒界が含まれない部分と数個含
まれる部分とが生ずる。粒界が含まれない部分と数個含
まれる部分とでは電気特性が大きく変化する。そのため
に複数の素子間の特性に大きなバラツキが生じ、集積回
路等を形成する場合、結晶粒径のバラツキは集積回路上
著しい障害となっていた。
上記の固相結晶化による大粒径多結晶薄膜における問
題点のうち、粒径のバラツキを抑制する方法については
特開昭58−56406号公報で提案されている。その方法を
第４図を用いて説明する。まず、第４図（ａ）に示すよ
うに非晶質基板41上に形成した非晶質Si薄膜42の表面
に、他の材料からなる薄膜小片43を周期的に設けて、こ
の基板全体を通常の加熱炉でアニールする。すると非晶
質Si薄膜42中で薄膜小片43の周辺と接する箇所から優先
的に結晶核44の核形成が生ずる。そこでこの結晶核をさ
らに成長させると、非晶質Si薄膜42は全域にわたって結
晶化し、第４図（ｂ）に示すような大粒径の結晶粒群45
からなる多結晶薄膜が得られる。特開昭58−56406号公
報によれば、この方法では先に示した従来法と比較して
粒径のバラツキを1/3程度まで低減できるという。
しかしながら、それでもまた不充分である。例えば、
薄膜小片43を10μｍ間隔を格子点状に配した場合、粒径
のバラツキは３〜８μｍの範囲に収められるに過ぎな
い。更に結晶粒界位置の制御にいたっては、ほとんど制
御されていないのが実状である。その理由は、非晶質Si
薄膜42と薄膜小片43の周辺部が接する部分における弾性
エネルギーの局在効果によって、薄膜小片43の周辺に優
先的な核形成が生じる為に、周辺に沿って複数個の核が
発生し、かつその数を制御することが困難であるからで
ある。
非晶質Si薄膜の固相成長における核形成位置の制御方
法に関しては、他にも特開昭63−253616号公報等で提案
されている。これらは、第５図に示すように、非晶質基
板51上の非晶質Si薄膜52に局所的にSi以外のイオン53を
イオン注入した領域54を設けて、そこに優先的に結晶核
を発生させようとする方法である。Si以外のイオン53と
してはＮやＢなどが提案されているが、その場合、現実
にはイオン注入された領域54とそれ以外の領域の間で核
形成に関する選択性が不足しており、実際にこれを実現
した報告はない。
本発明は、上記従来例の有する課題を解決するもので
あり、本発明の目的は、固相中における結晶成長基点を
制御し、結晶領域が拡大化され、かつ、粒径分布が狭小
化さた結晶を形成することができる結晶の成長方法を提
供することにある。
［課題を解決するための手段］ 本発明の結晶の成長方法は、基体上に形成された非晶
質膜を熱処理することによって多結晶膜に固相成長させ
る工程と、前記多結晶膜上におのおのが該多結晶膜の結
晶粒径よりも小さな所定の面積を有する複数のマスクを
所定の間隔で設ける工程と、前記多結晶膜を構成する材
料と同一材料のイオンを注入し、前記マスクで覆われた
領域を残して多結晶膜を非晶質化する工程と、前記非晶
質化された膜を熱処理することによって、前記非晶質化
されずに残った領域を核として結晶を固相成長させる工
程とから成ることを特徴とする。
〔作 用〕
以下に本発明の作用・構成の詳細を本発明をなすに際
して得た知見とともに説明する。
本発明のポイントは如何に固相中で結晶体の成長する
位置を制御するかにある。すなわち、非晶質薄膜におい
て、結晶成長基点を配し、そこから優先的に結晶を伸長
させ、他の領域の核発生を抑制するかにある。
本発明者は、例えばSiO2からなる下地材料上に多結晶
Si層を堆積させ、その後Siイオンを注入し多結晶Si層を
非晶質化した後、熱処理する際に、その結晶核発生温度
（結晶化温度）がそのイオン注入エネルギーに強く依存
するという現象を発見した。
そこで、結晶核発生温度が何故にイオン注入エネルギ
ーに依存するかの解明を行ったところ次の事項が判明し
た。以下にその詳細を述べる。
注入エネルギーを変化させると、非晶質化した後のSi
層（非晶質Si層）中において、注入されたSiイオンの分
布は変化し、その結果、生成される空孔子の分布、即ち
注入損傷の存在する領域の分布が注入エネルギーによっ
て膜厚方向に変化する。
又、非晶質物質内では、表面エネルギー不利を克服し
た核が生成し、その後、Si原子の非晶質相から結晶層へ
の相転移が生ずる。
ところが、核形成には均一核形成と不均一核形成とが
あり、前者は、均一物質中（例えば非晶質Si膜内部）の
核形成であり、かかる核形成が生じるか否かは主に表面
エネルギー不利を克服して大きくなれるか否かにかかっ
ている。一方、後者の不均一核形成では、異物との接触
によって核発生がうながされるものであり、その活性化
エネルギーは、後者の方が前者より低い。即ち、不均一
核形成が均一核形成より起こりやすい。実際、非晶質Si
薄膜における核形成は主に下地界面近傍の不均一核形成
に律速されている。
イオン注入の注入深さ（投影飛程）は、注入量一定の
条件下でも、前述した界面に於ける不均一核形成に重大
な影響を与えることを本発明者は発見した。
第２図は、注入エネルギーと結晶化温度との相関を示
すグラフである。
この時の条件は以下の通りである。注入層は、SiO2基
板上に620℃でSiH4の分解による減圧CVDにて堆積した厚
さ100nmの多晶質Si層であり、注入イオンはSi+である。
注入量は臨界注入量（約1015cm-2）を越えて一定（この
場合５×1015cm-2）であった。注入エネルギーを、40ke
Vから80keVまで変化させ、注入層は、イオン衝突により
Si原子は格子位置よりノックオン（knock on）され臨界
注入量以上の注入で損傷領域は連続となり、非晶質化さ
れる。この非晶質Si層をN2雰囲気中で、各温度に於いて
20時間熱処理し、固相に於ける再結晶化過程を主に透過
電子顕微鏡を用いて観察し、上記条件下に於ける結晶化
温度を調べた。
例えば、40keVの注入エネルギーと、70keVのものに注
目する、40keVと70keVの注入深さ（投影飛程）は各々5
5.2nmと99.7nmであり、これらは、100nmの層内で、膜厚
中央近傍と、下地材料との界面近傍に相応する。そし
て、それらの結晶化温度には50℃以上の差異があり、下
地界面近傍に注入したものの方が結晶化温度が高く結晶
化しにくいことを示しており、これは、損傷領域が界面
にまでより大きくおよびその結果不均一核形成が阻害さ
れたものと考えられる。更に、加うるに、膜厚中央近傍
に投影飛程が来る様に40keVで注入して非晶質化した層
や、CVDで堆積した非晶層が１時間以内で結晶化する温
度（即ち600℃）において、70keVで界面近傍に注入深さ
が来る様にして非晶質化した層を熱処理したところ、こ
の層は10時間以上経過して結晶化しないことが透過電子
顕微鏡に確認された。その様子、即ち、熱処理開始から
結晶化開始までの時間（潜伏時間）と注入深さの関係を
第３図に示す。第３図に示す様に、注入深さが界面に向
って深くなればなるほど潜伏時間は伸長し、結晶化しに
くい。（注入深さ）／（膜厚）＝１即ち界面近傍が最も
損傷を受ける所で潜伏時間は最大となり極大点をもつ。
以上のことより注入エネルギーを変化させることによ
って結晶化温度と、潜伏時間に差異が出ることが明から
にされ、その原因は、界面近傍の不均一核形成の阻害に
よるものと判断される。
本発明は、以上説明した現象を利用して核形成位置の
制御を行わんとするものであって、非晶質薄膜内に、注
入損傷の無い残留結晶微小領域が、所望の位置に形成さ
れるように、該非晶質薄膜の構成物質のイオンを注入
し、次いで、該非晶質薄膜の融点以下の温度において熱
処理を行うことにより、該微小領域から優先的に結晶領
域を拡大させるものである。
〔実施例〕
以下、本発明の実施例について図面を用いて詳細に説
明する。
まず、本発明の実施例の説明に先だって、本発明の実
施態様について説明する。
第１図（Ａ）〜（Ｃ）は本発明の結晶の成長方法の一
実施態様例を説明するための工程図である。
第１図（Ａ）に示す様に非晶質膜を固相成長させ粒径
の比較的大きな多結晶Si膜の表面にレジスト等のマスク
１を用いて、粒径より小さい第１の領域となる粒径より
小さい領域を覆い、他の領域にのみSiイオンを非晶質Si
層と下地界面近傍が損傷を受ける様に注入エネルギーを
選び注入する。
レジストでマスクしていない部分の主に界面近傍に損
傷が与えられ、その後の熱処理の際核発生が阻害され
る。注入損傷の程度が高い領域（以下、界面損傷領域と
いう）４上の領域（以下、注入非晶質領域という。なお
これが第２の領域となる。）３が結晶化されず、注入損
傷を受けていない領域は非晶質化されず、結晶領域（以
下、残留結晶領域という。なおこれが第１の領域とな
る。）２が残存、保存される。
次に、レジストを除去し注入され非晶質化された領域
が結晶化しない温度および時間を第２図、第３図から求
めて、界面にSiイオンを注入した非晶質Si層を、N2或い
はH2中で熱処理する。かかる熱処理により残留結晶領域
２より、注入非晶質領域３へ結晶が伸長し、注入非晶質
領域３では、ランダムな核発生が抑制される、非晶質Si
層に対しては典型的には、630℃近辺で100時間程の熱処
理が適当である。
これは非晶質中の原子が既存の結晶相にとり込まれる
活性エネルギーは、非晶質中に表面エネルギー不利を乗
り越えてランダム核発生るエネルギーより、低いから他
ならない。
非界面損傷領域上の領域即ち残留結晶領域２は微小面
積（５μｍ径以下、望ましくは２μｍ（径）以下、もっ
と最適には１μｍ（径）以下の面積）にしておくと、熱
処理を開始すると微小な残留結晶領域から結晶領域の拡
大化が起き、残留結晶領域２が単一ドメインである場合
には拡大された単一ドメインの結晶が成長する（第１図
（Ｂ））。この単一ドメインをもつ結晶相は、熱処理を
続けると、周囲に結晶相と非晶質相の界面を外側に向っ
て移動する。即ち非晶質中のSi原子は、界面をジャンプ
して、結晶相へとり込まれてゆく。この様にして結晶の
大きさは増大しつづけるが、この非晶質相から結晶相へ
の相転移は、表面エネルギー不利の核形成のためのエネ
ルギーより低エネルギーで起こるため、界面損傷領域４
には核形成が行なわれぬうちに残留結晶領域２から生じ
た単一の結晶相へとり込まれてゆき、最終的には隣接す
る結晶領域2a同士が衝突して、そこに結晶粒界５が形成
される（第１図（Ｃ））。
この時、結晶粒界は非注入残留結晶領域３の間隔に等
しくなり、任意に決めることができると共にその粒界位
置も決定される。
なお、本発明における非晶質薄膜は、多結晶薄膜にイ
オン注入を行うことにより多結晶薄膜を非晶質化して形
成したものだけに限らず、堆積時に非晶質構造を有する
ものでも良い。
出発材料が多結晶層である場合には、まずマスクを設
けずに、投影飛程が、多結晶薄膜の中央近傍にくるよう
に１回目のイオン注入を行う。かかるイオン注入によ
り、多結晶薄膜と下地基板との界面近傍には注入損傷を
与えることなく多結晶薄膜を非晶質化できる。次いで膜
全体を固相成長により１〜５μｍほどの比較的大粒径の
多結晶膜にした後、微小領域に対応する部分にレジスト
によりマスクを設けた状態で、投影飛程が非晶質薄膜と
下地基体との界面近傍にくるように２回目のイオン注入
を行う。かかるイオン注入によりマスクが設けられた部
分以外における非晶質薄膜と下地基体との界面近傍には
注入損傷が生じ、一方マスクが設けられた部分には注入
損傷が生じないのでこの部分には、結晶相が残留する。
以下、本発明の実施例について説明する。
（実施例１） ガラスからなる下地基板上に、減圧化学気相法によっ
てSiH4を熱分解し、多結晶Si薄膜を100nm堆積した。形
成温度は620℃、圧力0.3Torrであり、その粒径は微細で
あり50nm程度であった。Si注入は２回行った。まず、最
初にレジストマスクなしに全面に40keVの注入エネルギ
ーで３×1015cm-2の注入量でSiイオンを該多結晶Si層へ
注入し、前述したように、損傷は連続となり、非晶質化
された。ただし、40keVの投影飛程は100nmの膜厚中央近
傍に位置し、その結果、Si/SiO2下地界面近傍の損傷は
ほとんどない。
この非晶質Si膜をN2中600℃50hrs程熱処理すると、粒
径が１〜５μｍの多結晶Si膜に固相成長する。
その後、レジストマスクを１μｍ径で５μm,10μｍ間
隔で施し、２回目のSi+イオン注入を今度は70keVで行
い、界面近傍に損傷を導入した。注入量は１回目の注入
と同一とした。レジスト剥離後N2中で620℃、100時間熱
処理した。その結果、粒径が５μｍ±１μｍ、10μｍ±
１μｍとなり、しかも、粒界が格子状に整列していた。
実施例１で得た100nmのSi層に通常のICプロセスを用
いて多数個のチャネル長３μｍの電界効果トランジスタ
を試作したところ、電子移動度は200±5mc2/V・sec、し
きい値のバラツキは±0.2Vであった。トランジスタのチ
ャネル部分には粒界が存在しないように配置することが
可能なため素子特性の高性能化、素子特性の分布の狭心
化が可能となった。
（実施例２） 非晶質Ge薄膜を50nmの厚さで、SiO2上に電子ビームに
よって真空蒸着する。真空度は１×10-6Torr、室温で堆
積した。
この非晶質Ge膜を350℃50hrsN2中で固相成長させ１〜
３μｍ径の粒径をもつ多結晶膜にした後、レジストによ
って1.5μｍ径、間隔10μｍの領域をマスクし、全域をG
e+イオンを130keVで注入する。注入量は２×1015cm-2で
あった。Ge+イオンの注入深さは表面より約50nmであ
り、主に下地基板界面近傍に集中的に注入され、界面部
分に損傷が与えられる。マスクを除去した後、N2中、或
いはH2雰囲気中で380℃50時間熱処理したところ、マス
クで覆われてGe+イオンが注入されず損傷が無い残留結
晶微小領域のみからGe+イオンにより界面に損傷が導入
された非晶質Ge領域へ結晶が伸長し、隣接する結晶核発
生地点の中間で両結晶が衝突し、そこで結晶粒界が形成
された。透過電子顕微鏡で結晶構造を調べた結果、各単
一ドメインの結晶の径は10μｍ±１μｍとなっていた。
（実施例３） 多結晶Ge薄膜を減圧CVD法でGeH4熱分解により堆積温
度400℃で50nmの厚さにSiO2上に形成した。この堆積し
たままの多結晶Geは約100nmの粒径をもつことが透過電
子顕微鏡によって明らかとなっている。次にGe+イオン
を60keVの注入エネルギーで２×1015cm-2の注入量で注
入し、膜全体を非晶質化する。60keVの注入エネルギー
による注入深さは表面より約25nmであり、この時には、
Ge膜/SiO2下地基板界面にはほとんど損傷は導入されな
い。
この非晶質Ge膜を360℃で50hrsN2中で固相成長させ１
〜４μｍの粒径をもつ多結晶膜にした後、更に、レジス
トによって、1.2μｍ径の部分を15μｍ間隔にマクス
し、Ge+イオンを130keVで注入量２×1015cm-2注入し
た。この時、注入領域の主に界面（Ge/SiO2）に損傷が
導入される。レジストマスクを除去した後、N2雰囲気中
で390℃で60時間熱処理を施した。
Ge膜の界面に損傷を受けていない微小残留結晶領域か
ら更に、結晶はその結晶構造を維持して、界面に損傷が
導入された領域にまで結晶が伸長してゆき、最終的には
隣接する結晶と衝突し、隣接する微小界面非損傷領域の
中間に粒界が形成された。
透過電子顕微鏡で調べた結果、粒径は15μｍ±２μｍ
であった。
（実施例４） 石英基板上に超高真空中における電子ビーム蒸着法に
よって下記の条件の下に非晶質Siを100nmの膜厚で堆積
した。
到達真空度 １×1010Torr 蒸着中真空度 ５×1010Torr 基板温度 300 ℃ 堆積速度 〜100nm/hr 該非晶質Si薄膜を600℃,50hrsN2中で固相成長させ１
〜４μｍの粒径をもつ多結晶膜にし、この多晶質Si薄膜
上にレジストを通常のフォトリソグラフィー工程によっ
て、１μｍ角の領域を10μｍ間隔の格子点状に残るよう
にパターニングした。
更に、この基板全体に70keVのエネルギーに加速され
たSi+イオンを１×1015cm-2の注入量でイオン注入し
た。この場合、Si中でのSiイオンの投影飛程は99.7nmで
あるから、レジストでおおわれていない領域は非晶質Si
となり、石英基板との界面近傍に最も多くのSiイオンが
分布し、界面に多くの損傷が導入される。
レジストを除去した後に、N2雰囲気中で基板温度を59
0℃に保って熱処理した。熱処理開始後15時間ほどで、
１μｍ角のSiイオンの注入されていない残留結晶領域か
らレジストで覆われずにSiイオンを注入された領域では
何ら該形成は生じていないので、更にアニールを続ける
と、１μｍ角の領域で既に形成されていた結晶はその領
域を超えて横方向に成長を開始した。そして120時間ほ
どアニールすると、10μｍ程離れた隣接する領域から成
長してきた結晶粒と成長端面を接して粒界をなすに至
り、非晶質Si薄膜はほぼ全域にわたって結晶化した。結
果として、結晶粒界をほぼ10μｍ間隔の格子状に配しな
がら、平均粒径10μｍの結晶粒群からなる薄膜結晶が得
られた。
〔発明の効果〕
以上、詳細に説明したように、本発明の結晶の成長方
法によれば、平坦でかつ大粒径の薄膜を形成することが
できる。
また、本発明によれば、粒径拡大化、粒径分布狭小化
更には、隣接する結晶粒同士が形成する結晶粒界の位置
を、また、粒径をに任意に制御することができる。
従って、バラツキの少ない各種素子を大面積にわたっ
て形成することができる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は、本発明の結晶の成長方法の一
実施態様例を説明するための工程図である。 第２図は、注入エネルギーと結晶化温度との関係を示す
グラフである。 第３図は、投影飛程と潜伏時間との関係を示すグラフで
ある。 第４図及び第５図は従来の結晶の成長方法を示す縦断面
図である。 1:マスク、2:残留結晶領域、2a:結晶領域、3:注入非晶
質領域、3a:非晶質領域、4:界面損傷領域、5:結晶粒
界。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】基体上に形成された非晶質膜を熱処理する
    ことによって多結晶膜に固相成長させる工程と、前記多
    結晶膜上におのおのが該多結晶膜の結晶粒径よりも小さ
    な所定の面積を有する複数のマスクを所定の間隔で設け
    る工程と、前記多結晶膜を構成する材料と同一材料のイ
    オンを注入し、前記マスクで覆われた領域を残して多結
    晶膜を非晶質化する工程と、前記非晶質化された膜を熱
    処理することによって、前記非晶質化されずに残った領
    域を核として結晶を固相成長させる工程とから成る結晶
    の成長方法。
JP1262161A 1989-10-09 1989-10-09 結晶の成長方法 Expired - Fee Related JP2695488B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1262161A JP2695488B2 (ja) 1989-10-09 1989-10-09 結晶の成長方法
DE69015550T DE69015550T2 (de) 1989-10-09 1990-10-08 Verfahren zum Züchten eines Kristalls.
EP90310993A EP0422864B1 (en) 1989-10-09 1990-10-08 Crystal growth method
US07/998,765 US5457058A (en) 1989-10-09 1992-12-30 Crystal growth method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1262161A JP2695488B2 (ja) 1989-10-09 1989-10-09 結晶の成長方法

Publications (2)

Publication Number Publication Date
JPH03125422A JPH03125422A (ja) 1991-05-28
JP2695488B2 true JP2695488B2 (ja) 1997-12-24

Family

ID=17371913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1262161A Expired - Fee Related JP2695488B2 (ja) 1989-10-09 1989-10-09 結晶の成長方法

Country Status (4)

Country Link
US (1) US5457058A (ja)
EP (1) EP0422864B1 (ja)
JP (1) JP2695488B2 (ja)
DE (1) DE69015550T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121112A (en) * 1905-08-29 2000-09-19 Canon Kabushiki Kaisha Fabrication method for semiconductor substrate
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
JP3141909B2 (ja) * 1993-05-14 2001-03-07 株式会社半導体エネルギー研究所 半導体装置作製方法
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP3190520B2 (ja) * 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5753544A (en) * 1994-07-07 1998-05-19 Lg Semicon Co., Ltd. Crystallization process and method of manufacturing thin film transistor using same
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
US5548132A (en) 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
JPH08236443A (ja) 1995-02-28 1996-09-13 Fuji Xerox Co Ltd 半導体結晶の成長方法および半導体製造装置
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
GB9606083D0 (en) * 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6680223B1 (en) 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
KR20000009251A (ko) * 1998-07-22 2000-02-15 윤종용 반도체 장치의 게이트 전극 구조 및 그 제조방법
US6437403B1 (en) * 1999-01-18 2002-08-20 Sony Corporation Semiconductor device
US6265250B1 (en) * 1999-09-23 2001-07-24 Advanced Micro Devices, Inc. Method for forming SOI film by laser annealing
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
JP6985711B2 (ja) * 2017-02-28 2021-12-22 国立大学法人 筑波大学 半導体装置の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0020134A1 (en) * 1979-05-29 1980-12-10 Massachusetts Institute Of Technology Method of enhancing epitaxy and preferred orientation in films deposited on solid substrates
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
JPS5856406A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体膜の製造方法
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS58169905A (ja) * 1982-03-31 1983-10-06 Hitachi Ltd 単結晶薄膜の製造方法
JPS5931068A (ja) * 1982-08-13 1984-02-18 Seiko Epson Corp 半導体集積回路装置の製造方法
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPS6066471A (ja) * 1983-09-21 1985-04-16 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH0722121B2 (ja) * 1984-09-25 1995-03-08 ソニー株式会社 半導体の製造方法
JPS61116821A (ja) * 1984-11-13 1986-06-04 Sony Corp 単結晶薄膜の形成方法
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS61196515A (ja) * 1985-02-26 1986-08-30 Mitsubishi Electric Corp 帯域溶融型半導体製造装置
JPS61203682A (ja) * 1985-03-07 1986-09-09 Nec Corp 半導体装置及びその製造方法
JP2536472B2 (ja) * 1985-11-06 1996-09-18 ソニー株式会社 多結晶半導体膜の固相成長方法
JPS62119914A (ja) * 1985-11-20 1987-06-01 Sony Corp 半導体層の固相成長方法
JPS62137819A (ja) * 1985-12-12 1987-06-20 Sony Corp 半導体薄膜の固相成長方法
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
JPS62263627A (ja) * 1986-05-09 1987-11-16 Sharp Corp 半導体用基板の製造方法
JP2709591B2 (ja) * 1986-08-27 1998-02-04 セイコーインスツルメンツ株式会社 再結晶半導体薄膜の製造方法
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
JPS63192223A (ja) * 1987-02-05 1988-08-09 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2550968B2 (ja) * 1987-02-10 1996-11-06 ソニー株式会社 半導体薄膜の結晶化方法
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
JP2595525B2 (ja) * 1987-04-10 1997-04-02 ソニー株式会社 半導体薄膜の形成方法
JPS63254720A (ja) * 1987-04-13 1988-10-21 Sony Corp 半導体薄膜の形成方法
JP2746606B2 (ja) * 1987-09-18 1998-05-06 ゼロックス コーポレーション 大粒子多結晶質膜の製造方法
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
US4885052A (en) * 1987-11-13 1989-12-05 Kopin Corporation Zone-melting recrystallization process
JPH01239093A (ja) * 1988-03-18 1989-09-25 Nec Corp 結晶成長方法
JPH01239094A (ja) * 1988-03-18 1989-09-25 Nec Corp 結晶成長方法
JP2600827B2 (ja) * 1988-07-23 1997-04-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH02103925A (ja) * 1988-10-13 1990-04-17 Seiko Epson Corp 半導体装置の製造方法
JP2994667B2 (ja) * 1989-09-08 1999-12-27 三洋電機株式会社 Ｓｏｉ構造の形成方法
JPH03120715A (ja) * 1989-10-04 1991-05-22 Canon Inc 結晶成長方法および結晶物品
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法

Also Published As

Publication number Publication date
EP0422864A1 (en) 1991-04-17
US5457058A (en) 1995-10-10
DE69015550T2 (de) 1995-05-11
EP0422864B1 (en) 1994-12-28
DE69015550D1 (de) 1995-02-09
JPH03125422A (ja) 1991-05-28

Similar Documents

Publication Publication Date Title
JP2695488B2 (ja) 結晶の成長方法
US5531182A (en) Method of making a semiconductor thin-film
US5290712A (en) Process for forming crystalline semiconductor film
EP0472970B1 (en) Process for growing crystalline thin film
JP2695466B2 (ja) 結晶成長方法
JPH02260524A (ja) 結晶性半導体膜及びその形成方法
US5207863A (en) Crystal growth method and crystalline article obtained by said method
JPH0329316A (ja) 半導体薄膜の形成方法
JPH03104210A (ja) 半導体装置の製造方法
JP2749945B2 (ja) 固相結晶成長法
JPH0442918A (ja) 半導体薄膜の形成方法
EP0390607B1 (en) Process for forming crystalline semiconductor film
JPH059099A (ja) 結晶の成長方法
JPH06132218A (ja) 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JP3306925B2 (ja) 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法
JP2603351B2 (ja) 結晶成長方法及び該方法によって得られた結晶物品
JPH03120715A (ja) 結晶成長方法および結晶物品
JPH02258690A (ja) 半導体薄膜の形成方法
JP3217419B2 (ja) 結晶膜の形成方法
JP2767833B2 (ja) ポリシリコン薄膜トランジスタの製造方法
JPH0732123B2 (ja) 半導体装置用基板の製造方法
JPH04188612A (ja) 結晶成長方法及び該方法によって得られた結晶物品
JPH0547660A (ja) 半導体薄膜の固相成長方法
JP2833878B2 (ja) 半導体薄膜の形成方法
JPH04180218A (ja) 結晶物品及び結晶の成長方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees