JPS62137819A - 半導体薄膜の固相成長方法 - Google Patents
半導体薄膜の固相成長方法Info
- Publication number
- JPS62137819A JPS62137819A JP27995685A JP27995685A JPS62137819A JP S62137819 A JPS62137819 A JP S62137819A JP 27995685 A JP27995685 A JP 27995685A JP 27995685 A JP27995685 A JP 27995685A JP S62137819 A JPS62137819 A JP S62137819A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film
- grain size
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体薄膜の固相成長方法に関するもので、
特にグレインサイズの大きい超薄膜を成長させる方法に
関する。
特にグレインサイズの大きい超薄膜を成長させる方法に
関する。
本発明は、絶縁性基体上に形成した半導体薄膜を固相成
長させる方法に於いて、その半導体薄膜に中性元素イオ
ンを注入して非晶質化した後、その薄膜を薄膜化して熱
処理を行うことによってグレインサイズの大きな半導体
薄膜を得ようとするものである。
長させる方法に於いて、その半導体薄膜に中性元素イオ
ンを注入して非晶質化した後、その薄膜を薄膜化して熱
処理を行うことによってグレインサイズの大きな半導体
薄膜を得ようとするものである。
昭和５９年秋季の応用物理学会学術講演会に於いて、東
工大の総理工のグループは、５００℃Ｎ＋＋後の温度に
保ってＳｉ膜を基板に蒸着し、その表面に熱酸化膜を形
成してそれを通してＢ゛、Ｐ゛のイオン注入を行って、
この試料をＮ２中６００°Ｃでアニールして得た試料を
調査し、Ｂをドープした場合には非晶質Ｓｉ膜の横方向
固相成長が促進されること、Ｐをドープした場合には核
発生速度が１７１０以下に抑制されることを示した。（
講演予稿集第４４１頁） この技術を利用して超薄膜トランジスタを製作した従来
例が第２図に示されている。基板５の上に非晶質Ｓｉｌ
を８００人の厚さに形成し、ゲート部分に対応する部所
を酸化膜２で被う。次に酸化膜２で被われていない部分
つまりソース、ドレイン領域に不純物をイオン注入する
。（第２図Ａ）これを６００℃のＮ２中でアニールして
、結晶のグレインサイズを大きくした後、２００人の厚
さに薄膜化する。（第２図Ｂ） 薄膜化した半導体薄膜１にゲート酸化膜３とゲート電極
４を設けて超薄膜トランジスタを完成させる。（第２図
Ｃ） 〔発明が解決しようとする問題点〕 第２図Ａで示されるように、ゲート部分はイオン注入に
よる結晶破壊がないので、その後のアニーリング処理に
よってもゲート部分のグレインサイズは、ソース、ドレ
イン領域のダレインサイズ程大きくならない。
工大の総理工のグループは、５００℃Ｎ＋＋後の温度に
保ってＳｉ膜を基板に蒸着し、その表面に熱酸化膜を形
成してそれを通してＢ゛、Ｐ゛のイオン注入を行って、
この試料をＮ２中６００°Ｃでアニールして得た試料を
調査し、Ｂをドープした場合には非晶質Ｓｉ膜の横方向
固相成長が促進されること、Ｐをドープした場合には核
発生速度が１７１０以下に抑制されることを示した。（
講演予稿集第４４１頁） この技術を利用して超薄膜トランジスタを製作した従来
例が第２図に示されている。基板５の上に非晶質Ｓｉｌ
を８００人の厚さに形成し、ゲート部分に対応する部所
を酸化膜２で被う。次に酸化膜２で被われていない部分
つまりソース、ドレイン領域に不純物をイオン注入する
。（第２図Ａ）これを６００℃のＮ２中でアニールして
、結晶のグレインサイズを大きくした後、２００人の厚
さに薄膜化する。（第２図Ｂ） 薄膜化した半導体薄膜１にゲート酸化膜３とゲート電極
４を設けて超薄膜トランジスタを完成させる。（第２図
Ｃ） 〔発明が解決しようとする問題点〕 第２図Ａで示されるように、ゲート部分はイオン注入に
よる結晶破壊がないので、その後のアニーリング処理に
よってもゲート部分のグレインサイズは、ソース、ドレ
イン領域のダレインサイズ程大きくならない。
また第２図Ｃで示されるように、ゲート酸化膜、ゲート
電極をセルファラインにすることが困難なので、ゲート
８Ｎ域がずれてしまうと言う問題点もある。
電極をセルファラインにすることが困難なので、ゲート
８Ｎ域がずれてしまうと言う問題点もある。
前述の従来例に於いては、第２図への工程から第２図Ｂ
の工程に移る際に、アニール処理をした後に薄膜化を行
っているが、この処理を逆にして薄膜化を行ってからア
ニール処理を行った場合には超薄膜中の不純物はアウト
ディフュージョンしてしまうと言う問題点がある。
の工程に移る際に、アニール処理をした後に薄膜化を行
っているが、この処理を逆にして薄膜化を行ってからア
ニール処理を行った場合には超薄膜中の不純物はアウト
ディフュージョンしてしまうと言う問題点がある。
さらにこの従来例では、最初の段階の半導体薄膜は８０
０人の厚さがあるが、この膜厚を始めから２００人にし
ておくと、イオン注入されたイオンは半導体薄膜を突き
抜けてしまうとか、２００人の半導体薄膜にあらかじめ
不純物をドープしておくことは困難である等の問題点が
ある。
０人の厚さがあるが、この膜厚を始めから２００人にし
ておくと、イオン注入されたイオンは半導体薄膜を突き
抜けてしまうとか、２００人の半導体薄膜にあらかじめ
不純物をドープしておくことは困難である等の問題点が
ある。
［問題点を解決するための手段〕
絶縁性基体上に半導体を形成し、その半導体薄膜中に中
性元素イオンを注入して半導体薄膜を非晶質化させた後
、その半導体薄膜を薄膜化した後熱処理を行って半導体
薄膜全体のグレインサイズを大きくして従来の問題点を
解決した。
性元素イオンを注入して半導体薄膜を非晶質化させた後
、その半導体薄膜を薄膜化した後熱処理を行って半導体
薄膜全体のグレインサイズを大きくして従来の問題点を
解決した。
本発明の半導体薄膜の固相成長方法に於いては、半導体
薄膜全体にＳｉ”等の中性元素を照射して、それをアニ
ール処理するので、半導体薄膜全体に渡ってグレインサ
イズが大きく成長する。また、本発明に於いてはゲート
酸化膜・ゲート電極を形成した後に、ソース、ドレイン
領域に不純物をドープするため、必然的にゲート領域は
セルファラインで形成される。
薄膜全体にＳｉ”等の中性元素を照射して、それをアニ
ール処理するので、半導体薄膜全体に渡ってグレインサ
イズが大きく成長する。また、本発明に於いてはゲート
酸化膜・ゲート電極を形成した後に、ソース、ドレイン
領域に不純物をドープするため、必然的にゲート領域は
セルファラインで形成される。
実施例（ｉ）
基板５上にＳｉを８００人の厚さに電子ビーム蒸着さｉ
た後、４０ｋｅｖで加速したＳｉ”をＳｉ蒸着膜１に１
．５ Ｘ １０Ｉ１０ｌ５’イオン注入させて、結晶性
を破壊させる。（第１図Ａ） 次にこの８００人の半導体薄膜ｌを２００人の厚さに薄
膜化させて、６００℃のＮ２又は０□雰囲気中で２０時
間以上アニール処理を行った。この処理によって半導体
薄膜中のグレインサイズが太き（なる。（第１図Ｂ） ゲート酸化膜３、ゲート電極４を形成した後、Ｐ（１３
、Ｂ２Ｈ，又は八。Ｎ３等のドーパントガス中に半導体
薄膜１をさらしてソース、ドレイン領域にドーピングを
行ってＦＥＴを行って完成させた。（第１図Ｃ） 実施例（ｉｉ） 第１図Ｂの工程に於いては、半導体薄膜の膜厚を８００
人から２００人に薄膜化するだけでアニール処理は行わ
ない。アニール処理は第１図Ｃの工程のドーピング処理
と同時に行う。
た後、４０ｋｅｖで加速したＳｉ”をＳｉ蒸着膜１に１
．５ Ｘ １０Ｉ１０ｌ５’イオン注入させて、結晶性
を破壊させる。（第１図Ａ） 次にこの８００人の半導体薄膜ｌを２００人の厚さに薄
膜化させて、６００℃のＮ２又は０□雰囲気中で２０時
間以上アニール処理を行った。この処理によって半導体
薄膜中のグレインサイズが太き（なる。（第１図Ｂ） ゲート酸化膜３、ゲート電極４を形成した後、Ｐ（１３
、Ｂ２Ｈ，又は八。Ｎ３等のドーパントガス中に半導体
薄膜１をさらしてソース、ドレイン領域にドーピングを
行ってＦＥＴを行って完成させた。（第１図Ｃ） 実施例（ｉｉ） 第１図Ｂの工程に於いては、半導体薄膜の膜厚を８００
人から２００人に薄膜化するだけでアニール処理は行わ
ない。アニール処理は第１図Ｃの工程のドーピング処理
と同時に行う。
実施例（ｉｉｉ ）
第１図Ｃの工程に於けるドーピング処理をイオン注入に
よって行う。イオン注入によってソース、ドレイン領域
を形成した後アニール処理を行って半導体薄膜中のグレ
インサイズを大きくする。
よって行う。イオン注入によってソース、ドレイン領域
を形成した後アニール処理を行って半導体薄膜中のグレ
インサイズを大きくする。
本発明の半導体薄膜の固相成長方法によれば、半導体薄
膜の全領域に渡ってグレインサイズが大きい超薄膜が得
られる。具体的には２０−０人のグレインサイズの結晶
粒径が６０時間のアニーリング後、最大１．５μのグレ
インサイズに成長した。
膜の全領域に渡ってグレインサイズが大きい超薄膜が得
られる。具体的には２０−０人のグレインサイズの結晶
粒径が６０時間のアニーリング後、最大１．５μのグレ
インサイズに成長した。
また超薄膜トランジスタに本発明を適用した場合には、
各領域をセルファラインで形成することができる。
各領域をセルファラインで形成することができる。
第１図は本発明の半導体薄膜の固相成長方法を示す図で
ある。 第２図は従来の半導体薄膜の固相成長方法を示す図であ
る。 １・・・・・・非晶質Ｓｉ膜 ２・・・・・・
酸化膜３・・・・・・ゲート酸化膜 ４・・・・
・・ゲート電極５・・・・・・基板
ある。 第２図は従来の半導体薄膜の固相成長方法を示す図であ
る。 １・・・・・・非晶質Ｓｉ膜 ２・・・・・・
酸化膜３・・・・・・ゲート酸化膜 ４・・・・
・・ゲート電極５・・・・・・基板
Claims (1)
- 絶縁性基体上に半導体薄膜を形成し、該半導体薄膜に
中性元素イオンを注入して非晶質化した後、上記半導体
薄膜をさらに薄膜化して熱処理を行い、上記半導体薄膜
を固相成長させる方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27995685A JPS62137819A (ja) | 1985-12-12 | 1985-12-12 | 半導体薄膜の固相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27995685A JPS62137819A (ja) | 1985-12-12 | 1985-12-12 | 半導体薄膜の固相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137819A true JPS62137819A (ja) | 1987-06-20 |
Family
ID=17618266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27995685A Pending JPS62137819A (ja) | 1985-12-12 | 1985-12-12 | 半導体薄膜の固相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457058A (en) * | 1989-10-09 | 1995-10-10 | Canon Kabushiki Kaisha | Crystal growth method |
| US6383899B1 (en) * | 1996-04-05 | 2002-05-07 | Sharp Laboratories Of America, Inc. | Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation |
-
1985
- 1985-12-12 JP JP27995685A patent/JPS62137819A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457058A (en) * | 1989-10-09 | 1995-10-10 | Canon Kabushiki Kaisha | Crystal growth method |
| US6383899B1 (en) * | 1996-04-05 | 2002-05-07 | Sharp Laboratories Of America, Inc. | Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JPS62137819A (ja) | 半導体薄膜の固相成長方法 | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| US5874344A (en) | Two step source/drain anneal to prevent dopant evaporation | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| KR101002045B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPS6273704A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPH0350823A (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH01293668A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH04152639A (ja) | 半導体装置の製造方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JP3307362B2 (ja) | 半導体装置の製造方法 | |
| JPH0284718A (ja) | 半導体膜への不純物導入法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPS639940A (ja) | 半導体装置の製造方法 | |
| JP2770324B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02163942A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 |