JPH08191140A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH08191140A JPH08191140A JP7017480A JP1748095A JPH08191140A JP H08191140 A JPH08191140 A JP H08191140A JP 7017480 A JP7017480 A JP 7017480A JP 1748095 A JP1748095 A JP 1748095A JP H08191140 A JPH08191140 A JP H08191140A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- implanted
- crystal defects
- heat treatment
- simox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 42
- 230000007547 defect Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- -1 oxygen ions Chemical class 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 125000004429 atom Chemical group 0.000 claims description 15
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 14
- 238000011084 recovery Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000004854 X-ray topography Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 241001168730 Simo Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
- C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 結晶欠陥が少ない、即ち結晶性に優れたSOI
基板(SIMOX基板を含む)の製造方法を提供すること。 【構成】 SIMOX法によるSOI基板(又はSIMOX基板)の製
造に際し、予めSi基板の内部の所望位置に結晶欠陥を導
入し、その後通常のSIMOX基板の製造工程である酸素イ
オン注入及び高温熱処理を施す。１例を挙げると、Si基
板10にSi原子をイオン注入して(但しダメ−ジ回復のた
め低温熱処理を施す)、Si基板10の内部の所望位置に結
晶欠陥11を導入する。その後低ド−ズ(2×1017/cm2)の
酸素イオンを注入し、続いて高温熱処理する。 【効果】 予め結晶欠陥11を導入することで、従来技術
では困難であった低ド−ズの酸素イオン注入によるSOI
構造の形成が可能となり、結晶欠陥の減少とプロセスコ
ストの低下という効果が得られる。
基板(SIMOX基板を含む)の製造方法を提供すること。 【構成】 SIMOX法によるSOI基板(又はSIMOX基板)の製
造に際し、予めSi基板の内部の所望位置に結晶欠陥を導
入し、その後通常のSIMOX基板の製造工程である酸素イ
オン注入及び高温熱処理を施す。１例を挙げると、Si基
板10にSi原子をイオン注入して(但しダメ−ジ回復のた
め低温熱処理を施す)、Si基板10の内部の所望位置に結
晶欠陥11を導入する。その後低ド−ズ(2×1017/cm2)の
酸素イオンを注入し、続いて高温熱処理する。 【効果】 予め結晶欠陥11を導入することで、従来技術
では困難であった低ド−ズの酸素イオン注入によるSOI
構造の形成が可能となり、結晶欠陥の減少とプロセスコ
ストの低下という効果が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、次世代ＬＳＩの基板材
料として有望な“絶縁体上に半導体活性層を有するＳＯ
Ｉ(Silicon on insulator)基板”の製造方法に関する。
料として有望な“絶縁体上に半導体活性層を有するＳＯ
Ｉ(Silicon on insulator)基板”の製造方法に関する。
【０００２】
【従来の技術】絶縁体上に半導体活性層を有するＳＯＩ
構造を形成する方法として、例えば「“ジャ−ナル・オ
ブ・マテリアル・リサ−チ”8巻,3号,1993年(“J.Mate
r.Res.”Vol.8,No3,1993)」の523〜534頁に記載されて
いるように、高ド−ズの酸素イオン(Ｏ+)をＳｉ基板に
イオン注入し、続いて高温の熱処理を施して連続な酸化
膜(SiO2膜)を基板内部に形成するＳＩＭＯＸ(Seperatio
n by implanted oxygen)法が知られている。
構造を形成する方法として、例えば「“ジャ−ナル・オ
ブ・マテリアル・リサ−チ”8巻,3号,1993年(“J.Mate
r.Res.”Vol.8,No3,1993)」の523〜534頁に記載されて
いるように、高ド−ズの酸素イオン(Ｏ+)をＳｉ基板に
イオン注入し、続いて高温の熱処理を施して連続な酸化
膜(SiO2膜)を基板内部に形成するＳＩＭＯＸ(Seperatio
n by implanted oxygen)法が知られている。
【０００３】この方法では、比較的簡便にＳＯＩ基板を
得ることができるが、デバイスを作成する領域である上
部Ｓｉ活性層に結晶欠陥が残留する欠点を有している。
この残留結晶欠陥の密度は、注入酸素イオンの量(ド−
ズ)に依存し、高ド−ズの場合には低ド−ズの場合に比
べて多数の結晶欠陥が残留する。
得ることができるが、デバイスを作成する領域である上
部Ｓｉ活性層に結晶欠陥が残留する欠点を有している。
この残留結晶欠陥の密度は、注入酸素イオンの量(ド−
ズ)に依存し、高ド−ズの場合には低ド−ズの場合に比
べて多数の結晶欠陥が残留する。
【０００４】従って、この結晶欠陥を低減させるために
は、注入酸素イオンのド−ズを低くすることが必要とな
る。例えば、180KeVで3〜4×1017/cm2以下の低ド−ズの
酸素イオンを注入した場合には、結晶欠陥を低減させる
ことができる。しかしながら、このような低ド−ズの酸
素イオンをＳｉ基板に注入すると、その後の高温熱処理
で連続な酸化膜が形成されず、そのため、電流リ−クの
経路となって良好なデバイス特性が得られないという欠
点がある。
は、注入酸素イオンのド−ズを低くすることが必要とな
る。例えば、180KeVで3〜4×1017/cm2以下の低ド−ズの
酸素イオンを注入した場合には、結晶欠陥を低減させる
ことができる。しかしながら、このような低ド−ズの酸
素イオンをＳｉ基板に注入すると、その後の高温熱処理
で連続な酸化膜が形成されず、そのため、電流リ−クの
経路となって良好なデバイス特性が得られないという欠
点がある。
【０００５】図３に、従来技術で低ド−ズの酸素イオン
をＳｉ基板に注入した場合を模式的に示す。該図に示す
ように、Ｓｉ基板30に低ド−ズの酸素イオンを注入し、
続いて高温の熱処理を施すと、この基板30内に不連続な
酸化物島31が生成する［図３(Ｂ)参照］。
をＳｉ基板に注入した場合を模式的に示す。該図に示す
ように、Ｓｉ基板30に低ド−ズの酸素イオンを注入し、
続いて高温の熱処理を施すと、この基板30内に不連続な
酸化物島31が生成する［図３(Ｂ)参照］。
【０００６】
【発明が解決しようとする課題】以上説明したように、
Ｓｉ基板に高ド−ズの酸素イオン(Ｏ+)を注入するＳＩ
ＭＯＸ法では、比較的簡便にＳＯＩ基板を得ることがで
きる長所を持つが、デバイスを作成する領域である上部
Ｓｉ活性層に結晶欠陥が残留するという問題があった。
一方、結晶欠陥を低減する目的で低ド−ズの酸素イオン
を注入した場合には、その後の高温熱処理で連続な酸化
膜が形成されず、電流リ−クの経路となって良好なデバ
イス特性が得られないという欠点を有している。
Ｓｉ基板に高ド−ズの酸素イオン(Ｏ+)を注入するＳＩ
ＭＯＸ法では、比較的簡便にＳＯＩ基板を得ることがで
きる長所を持つが、デバイスを作成する領域である上部
Ｓｉ活性層に結晶欠陥が残留するという問題があった。
一方、結晶欠陥を低減する目的で低ド−ズの酸素イオン
を注入した場合には、その後の高温熱処理で連続な酸化
膜が形成されず、電流リ−クの経路となって良好なデバ
イス特性が得られないという欠点を有している。
【０００７】本発明は、上記問題点及び欠点に鑑み成さ
れたものであって、その目的とするところは、ＳＩＭＯ
Ｘ法の上記問題点及び欠点を解消することにあり、詳細
には、低ド−ズの酸素イオンを注入しても連続な酸化膜
の形成が可能であるＳＯＩ基板の製造方法を提供するこ
とにあり、また、結晶欠陥のより少ないＳＩＭＯＸ基板
の製造方法を提供することにある。
れたものであって、その目的とするところは、ＳＩＭＯ
Ｘ法の上記問題点及び欠点を解消することにあり、詳細
には、低ド−ズの酸素イオンを注入しても連続な酸化膜
の形成が可能であるＳＯＩ基板の製造方法を提供するこ
とにあり、また、結晶欠陥のより少ないＳＩＭＯＸ基板
の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、酸素イオンを
Ｓｉ基板にイオン注入し、続いて高温熱処理を施して連
続な酸化膜を基板内部に形成するＳＯＩ基板(該基板の
一種であるＳＩＭＯＸ基板を含む)の製造方法におい
て、Ｓｉ基板に酸素イオンを注入するに先立って、予め
Ｓｉ基板の内部の所望位置に結晶欠陥を導入することを
特徴とし、これにより低ド−ズの酸素イオンを注入して
も連続な酸化膜の形成が可能となり、かつ結晶欠陥が殆
どないＳＯＩ基板(ＳＩＭＯＸ基板を含む)の製造方法を
提供するものである。
Ｓｉ基板にイオン注入し、続いて高温熱処理を施して連
続な酸化膜を基板内部に形成するＳＯＩ基板(該基板の
一種であるＳＩＭＯＸ基板を含む)の製造方法におい
て、Ｓｉ基板に酸素イオンを注入するに先立って、予め
Ｓｉ基板の内部の所望位置に結晶欠陥を導入することを
特徴とし、これにより低ド−ズの酸素イオンを注入して
も連続な酸化膜の形成が可能となり、かつ結晶欠陥が殆
どないＳＯＩ基板(ＳＩＭＯＸ基板を含む)の製造方法を
提供するものである。
【０００９】即ち、本発明は、「(1) Ｓｉ基板内部の所
望位置に結晶欠陥を導入する工程、(2) 該Ｓｉ基板に酸
素原子をイオン注入する工程、(3) 熱処理を施す工程、
を含むことを特徴とするＳＯＩ基板の製造方法。」(請
求項１)を要旨とする。
望位置に結晶欠陥を導入する工程、(2) 該Ｓｉ基板に酸
素原子をイオン注入する工程、(3) 熱処理を施す工程、
を含むことを特徴とするＳＯＩ基板の製造方法。」(請
求項１)を要旨とする。
【００１０】そして、本発明は、上記(1)の工程におけ
る結晶欠陥の導入手段として、 ・Ｓｉ原子もしくは酸素と異なる他の原子(例えばＢ原
子)をイオン注入し、回復熱処理を行うこと(請求項
２)、 ・Ｓｉ基板上にエピタキシャル成長を行い、該エピタキ
シャル成長層／基板界面にミスフイット転位を形成する
こと(請求項３)、を本発明の好ましい実施態様とするも
のである。
る結晶欠陥の導入手段として、 ・Ｓｉ原子もしくは酸素と異なる他の原子(例えばＢ原
子)をイオン注入し、回復熱処理を行うこと(請求項
２)、 ・Ｓｉ基板上にエピタキシャル成長を行い、該エピタキ
シャル成長層／基板界面にミスフイット転位を形成する
こと(請求項３)、を本発明の好ましい実施態様とするも
のである。
【００１１】また、本発明は、 ・上記(2)の工程における酸素原子をイオン注入する代
わりに、窒素原子をイオン注入すること(請求項４)、を
本発明のその他の好ましい実施態様とするものである。
わりに、窒素原子をイオン注入すること(請求項４)、を
本発明のその他の好ましい実施態様とするものである。
【００１２】以下、本発明を詳細に説明する。まず、本
発明の方法により、低ド−ズの酸素イオンを注入しても
連続な酸化膜の形成が可能となり、かつ結晶欠陥の極め
て少ないＳＩＭＯＸ基板が得られる作用について説明す
る。
発明の方法により、低ド−ズの酸素イオンを注入しても
連続な酸化膜の形成が可能となり、かつ結晶欠陥の極め
て少ないＳＩＭＯＸ基板が得られる作用について説明す
る。
【００１３】本発明者等は、ＳＩＭＯＸ法によるＳＯＩ
構造の形成メカニズムについて詳細に検討した。その結
果、180KeVの加速エネルギ−で、ほぼ1.2×1018/cm2以
上の高ド−ズでは、イオン注入直後の状態で既に連続な
酸化膜が形成されており、その後の高温熱処理でさらに
周辺の酸素原子を集めてＳＯＩ構造が完成することが分
かった。但し、この場合、上部Ｓｉ活性層に結晶欠陥が
認められた。
構造の形成メカニズムについて詳細に検討した。その結
果、180KeVの加速エネルギ−で、ほぼ1.2×1018/cm2以
上の高ド−ズでは、イオン注入直後の状態で既に連続な
酸化膜が形成されており、その後の高温熱処理でさらに
周辺の酸素原子を集めてＳＯＩ構造が完成することが分
かった。但し、この場合、上部Ｓｉ活性層に結晶欠陥が
認められた。
【００１４】また、1.2×1018/cm2〜3×1017/cm2程度の
ド−ズでは、イオン注入直後には微小な酸化物島の点在
が認められたが、その後の高温熱処理により、この微小
な酸化物島の一部は成長し、また、該酸化物島のある部
分は消滅し、成長した酸化物島どうしが合体することに
より連続な酸化膜の形成が認められた。但し、上記と同
様結晶欠陥が認められた。一方、3×1017/cm2程度以下
の低ド−ズでは、その後の高温熱処理によっても連続な
酸化膜が形成されず(前記図３(Ｂ)の“不連続な酸化物
島31”参照)、そのため、電流リ−クの原因となり、良
好なＳＯＩデバイスが作製できないことが認められた。
但し、この場合には、上部Ｓｉ活性層に結晶欠陥が極め
て少ないものであった。
ド−ズでは、イオン注入直後には微小な酸化物島の点在
が認められたが、その後の高温熱処理により、この微小
な酸化物島の一部は成長し、また、該酸化物島のある部
分は消滅し、成長した酸化物島どうしが合体することに
より連続な酸化膜の形成が認められた。但し、上記と同
様結晶欠陥が認められた。一方、3×1017/cm2程度以下
の低ド−ズでは、その後の高温熱処理によっても連続な
酸化膜が形成されず(前記図３(Ｂ)の“不連続な酸化物
島31”参照)、そのため、電流リ−クの原因となり、良
好なＳＯＩデバイスが作製できないことが認められた。
但し、この場合には、上部Ｓｉ活性層に結晶欠陥が極め
て少ないものであった。
【００１５】上記した「ＳＩＭＯＸ法によるＳＯＩ構造
の形成メカニズム」に係る検討結果から、連続な酸化膜
を形成するためには、イオン注入直後の酸化物島の密度
と分布が重要であることが分かった。そこで、本発明で
は、予めＳｉ基板の内部に形成した結晶欠陥が酸素原子
を捕獲しやすい性質を利用し、イオン注入直後の酸化物
島の位置(その密度及び分布)を制御し、その後の高温熱
処理による連続な酸化膜の形成を促進するようにしたも
のである。
の形成メカニズム」に係る検討結果から、連続な酸化膜
を形成するためには、イオン注入直後の酸化物島の密度
と分布が重要であることが分かった。そこで、本発明で
は、予めＳｉ基板の内部に形成した結晶欠陥が酸素原子
を捕獲しやすい性質を利用し、イオン注入直後の酸化物
島の位置(その密度及び分布)を制御し、その後の高温熱
処理による連続な酸化膜の形成を促進するようにしたも
のである。
【００１６】従って、本発明によれば、従来不可能であ
った「3×1017/cm2程度以下の低ド−ズで連続な酸化膜
の形成」が可能となり、結晶欠陥の少ない良好なＳＯＩ
基板又は該基板の一種であるＳＩＭＯＸ基板の提供が可
能となる。そして、従来よりさらに低ド−ズでのＳＯＩ
基板又はＳＩＭＯＸ基板の形成が可能になるということ
は、イオン注入時間の短縮が可能であることを意味し、
プロセスコストの低減効果も同時に得られる利点を有す
る。
った「3×1017/cm2程度以下の低ド−ズで連続な酸化膜
の形成」が可能となり、結晶欠陥の少ない良好なＳＯＩ
基板又は該基板の一種であるＳＩＭＯＸ基板の提供が可
能となる。そして、従来よりさらに低ド−ズでのＳＯＩ
基板又はＳＩＭＯＸ基板の形成が可能になるということ
は、イオン注入時間の短縮が可能であることを意味し、
プロセスコストの低減効果も同時に得られる利点を有す
る。
【００１７】
【実施例】次に、本発明の実施例を比較例と共に挙げ、
本発明を詳細に説明するが、本発明は、以下の実施例に
限定されるものではない。
本発明を詳細に説明するが、本発明は、以下の実施例に
限定されるものではない。
【００１８】（実施例１、比較例１）図１は、本発明の
一実施例(実施例１)を説明するための模式図であり、図
３は、前記したとおり、従来技術で低ド−ズの酸素イオ
ンを注入した場合を模式的に示した図である。以下、本
実施例１を図１に基づいて、また、比較例１を図３に基
づいて説明する。
一実施例(実施例１)を説明するための模式図であり、図
３は、前記したとおり、従来技術で低ド−ズの酸素イオ
ンを注入した場合を模式的に示した図である。以下、本
実施例１を図１に基づいて、また、比較例１を図３に基
づいて説明する。
【００１９】本例では、6インチ(100)Ｓｉ基板でＰ型1
〜10Ω・ｃｍの基板を２組用意し(図１のＳｉ基板10及
び図３のＳｉ基板30に対応)、その一方に、本実施例１
では、Ｓｉ原子を150KeVでド−ズ8×1015/cm2のイオン
注入を行った。この段階で、Ｓｉ基板中には注入ダメ−
ジとして非晶質層が形成されたため、600℃で１時間の
熱処理を加えることでダメ−ジ回復を行った。
〜10Ω・ｃｍの基板を２組用意し(図１のＳｉ基板10及
び図３のＳｉ基板30に対応)、その一方に、本実施例１
では、Ｓｉ原子を150KeVでド−ズ8×1015/cm2のイオン
注入を行った。この段階で、Ｓｉ基板中には注入ダメ−
ジとして非晶質層が形成されたため、600℃で１時間の
熱処理を加えることでダメ−ジ回復を行った。
【００２０】600℃の熱処理を加えた後のＳｉ基板10
は、非晶質層が単結晶に回復したものの、図１(Ｂ)に示
すように、イオン注入の平均射影飛程距離の付近に多数
の結晶欠陥11(転位がその多数を占めた)が存在した(実
施例１)。また、前記したダメ−ジ回復処理は、比較の
ためにＳｉ原子をイオン注入していない組(図３のＳｉ
基板30に対応)にも同様に行った(比較例１)。
は、非晶質層が単結晶に回復したものの、図１(Ｂ)に示
すように、イオン注入の平均射影飛程距離の付近に多数
の結晶欠陥11(転位がその多数を占めた)が存在した(実
施例１)。また、前記したダメ−ジ回復処理は、比較の
ためにＳｉ原子をイオン注入していない組(図３のＳｉ
基板30に対応)にも同様に行った(比較例１)。
【００２１】次に、Ｓｉイオン注入を施した試料(実施
例１)と、施していない試料(比較例１)の双方に酸素原
子を60KeVで2×1017/cm2イオン注入した。注入酸素原子
の平均射影飛程距離は、先に行ったＳｉ原子のイオン注
入とほぼ同程度である。続いて、Ｏ2：10％含有Ａｒ雰
囲気下で1350℃、４時間の熱処理を施した。
例１)と、施していない試料(比較例１)の双方に酸素原
子を60KeVで2×1017/cm2イオン注入した。注入酸素原子
の平均射影飛程距離は、先に行ったＳｉ原子のイオン注
入とほぼ同程度である。続いて、Ｏ2：10％含有Ａｒ雰
囲気下で1350℃、４時間の熱処理を施した。
【００２２】上記のように熱処理を施したＳｉ基板につ
いて、透過型電子顕微鏡及びＸ線トポグラフ法を用いて
その詳細を評価したところ、最初にＳｉイオン注入を行
った基板10(実施例１)では、図１(Ｃ)に示すような連続
な酸化膜12が形成されていたが、もう一方の基板30(比
較例１)では、図３(Ｂ)に示すように、不連続な酸化物
島31が観察された。また、本実施例１では、結晶欠陥密
度も10個／ｃｍ2以下であり、従来のＳＩＭＯＸ法で連
続な酸化膜が形成される場合の100〜1000個／ｃｍ2に比
べて少なかった。
いて、透過型電子顕微鏡及びＸ線トポグラフ法を用いて
その詳細を評価したところ、最初にＳｉイオン注入を行
った基板10(実施例１)では、図１(Ｃ)に示すような連続
な酸化膜12が形成されていたが、もう一方の基板30(比
較例１)では、図３(Ｂ)に示すように、不連続な酸化物
島31が観察された。また、本実施例１では、結晶欠陥密
度も10個／ｃｍ2以下であり、従来のＳＩＭＯＸ法で連
続な酸化膜が形成される場合の100〜1000個／ｃｍ2に比
べて少なかった。
【００２３】なお、ここで記載した“イオン注入”“熱
処理”の各条件は、あくまでも一例を示したにすぎず、
本発明は、この条件に限定されるものではない。また、
本実施例１では、最初のイオン注入原子としてＳｉを用
いたが、本発明は、次の実施例２でも記載するように、
Ｓｉに限定されるものではなく、他の原子(例えばＢ)で
も同様の効果が得られ、Ｓｉ以外のＢなど他の原子の使
用も本発明に包含されるものである。
処理”の各条件は、あくまでも一例を示したにすぎず、
本発明は、この条件に限定されるものではない。また、
本実施例１では、最初のイオン注入原子としてＳｉを用
いたが、本発明は、次の実施例２でも記載するように、
Ｓｉに限定されるものではなく、他の原子(例えばＢ)で
も同様の効果が得られ、Ｓｉ以外のＢなど他の原子の使
用も本発明に包含されるものである。
【００２４】（実施例２、比較例２）本実施例２及び比
較例２を説明するため、前記実施例１及び比較例１と同
様、図１及び図３を参照して説明する。
較例２を説明するため、前記実施例１及び比較例１と同
様、図１及び図３を参照して説明する。
【００２５】まず、前記実施例１及び比較例１と同様、
6インチ(100)Ｓｉ基板(Ｐ型1〜10Ω・ｃｍ)を２組用意
し(図１のＳｉ基板10及び図３のＳｉ基板30に対応)、そ
の一方に、本実施例２では、Ｂ原子を180KeVでド−ズ1
×1015/cm2のイオン注入を行った。この段階では、ド−
ズが低いため、前記の実施例１と異なり、Ｓｉ基板中に
非晶質層は形成されていないが、Ｂ原子の存在そのもの
が不純物原子として図１(Ｂ)の“結晶欠陥11”に対応し
ている。なお、このＢ原子は、酸素原子を捕獲する働き
が顕著である。
6インチ(100)Ｓｉ基板(Ｐ型1〜10Ω・ｃｍ)を２組用意
し(図１のＳｉ基板10及び図３のＳｉ基板30に対応)、そ
の一方に、本実施例２では、Ｂ原子を180KeVでド−ズ1
×1015/cm2のイオン注入を行った。この段階では、ド−
ズが低いため、前記の実施例１と異なり、Ｓｉ基板中に
非晶質層は形成されていないが、Ｂ原子の存在そのもの
が不純物原子として図１(Ｂ)の“結晶欠陥11”に対応し
ている。なお、このＢ原子は、酸素原子を捕獲する働き
が顕著である。
【００２６】次に、Ｂイオン注入を施した試料(実施例
２)と、施していない試料(比較例２)の双方に酸素原子
を180KeVで2×1017/cm2イオン注入した。注入酸素原子
の平均射影飛程距離は、先に行ったＢ原子イオン注入と
ほぼ同程度である。続いて、Ｏ2：10％含有Ａｒ雰囲気
下で1350℃、４時間の熱処理を施した。
２)と、施していない試料(比較例２)の双方に酸素原子
を180KeVで2×1017/cm2イオン注入した。注入酸素原子
の平均射影飛程距離は、先に行ったＢ原子イオン注入と
ほぼ同程度である。続いて、Ｏ2：10％含有Ａｒ雰囲気
下で1350℃、４時間の熱処理を施した。
【００２７】上記のように熱処理を施したＳｉ基板につ
いて、透過型電子顕微鏡及びＸ線トポグラフ法を用いて
その詳細を評価したところ、最初にＢイオン注入を行っ
た基板10(実施例２)では、図１(Ｃ)に示すような連続な
酸化膜12が形成されていたが、もう一方の基板30(比較
例２)では、図３(Ｂ)に示すように、不連続な酸化物島3
1が観察された。また、本実施例２では、前記実施例１
と同様、結晶欠陥密度も10個／ｃｍ2以下であり、従来
のＳＩＭＯＸ法で連続な酸化膜が形成される場合の100
〜1000個／ｃｍ2に比べて少なかった。
いて、透過型電子顕微鏡及びＸ線トポグラフ法を用いて
その詳細を評価したところ、最初にＢイオン注入を行っ
た基板10(実施例２)では、図１(Ｃ)に示すような連続な
酸化膜12が形成されていたが、もう一方の基板30(比較
例２)では、図３(Ｂ)に示すように、不連続な酸化物島3
1が観察された。また、本実施例２では、前記実施例１
と同様、結晶欠陥密度も10個／ｃｍ2以下であり、従来
のＳＩＭＯＸ法で連続な酸化膜が形成される場合の100
〜1000個／ｃｍ2に比べて少なかった。
【００２８】（実施例３、比較例３）図２は、本発明の
他の実施例(実施例３)を説明するための模式図であり、
図３は、前記したとおり、従来技術で低ド−ズの酸素イ
オンを注入した場合を模式的に示した図である。以下、
本実施例３を図２に基づいて、また、比較例３を図３に
基づいて説明する。
他の実施例(実施例３)を説明するための模式図であり、
図３は、前記したとおり、従来技術で低ド−ズの酸素イ
オンを注入した場合を模式的に示した図である。以下、
本実施例３を図２に基づいて、また、比較例３を図３に
基づいて説明する。
【００２９】まず、前記実施例１及び比較例１と同様、
6インチ(100)Ｓｉ基板(Ｎ型0.01〜0.02Ω・ｃｍ)を２組
用意し(図２のＳｉ基板20及び図３のＳｉ基板30に対
応)、その一方に、本実施例３では、ジシランガスを用
いた基板温度：800℃の気相成長法により図２(Ｂ)に示
す“エピタキシャルＳｉ膜24”を約0.5μｍ成長した。
本実施例３では、成長中の不純物ド−ピングを特に行わ
ないけれども、Ｎ型のＳｉ基板20とエピタキシャルＳｉ
膜24の間で格子定数が異なり、元々のＳｉ基板20の表面
とエピタキシャルＳｉ膜24との界面に、図２(Ｂ)に示す
結晶欠陥21(主にミスフィット転位)が形成された。
6インチ(100)Ｓｉ基板(Ｎ型0.01〜0.02Ω・ｃｍ)を２組
用意し(図２のＳｉ基板20及び図３のＳｉ基板30に対
応)、その一方に、本実施例３では、ジシランガスを用
いた基板温度：800℃の気相成長法により図２(Ｂ)に示
す“エピタキシャルＳｉ膜24”を約0.5μｍ成長した。
本実施例３では、成長中の不純物ド−ピングを特に行わ
ないけれども、Ｎ型のＳｉ基板20とエピタキシャルＳｉ
膜24の間で格子定数が異なり、元々のＳｉ基板20の表面
とエピタキシャルＳｉ膜24との界面に、図２(Ｂ)に示す
結晶欠陥21(主にミスフィット転位)が形成された。
【００３０】次に、エピタキシャル成長を行った試料
(実施例３)と、行っていない試料(比較例３)の双方に酸
素原子を180KeVで2×1017/cm2イオン注入した。注入酸
素原子の平均射影飛程距離は、先に導入した結晶欠陥21
とほぼ同じ位置である。続いて、Ｏ2：10％含有Ａｒ雰
囲気下で1350℃、４時間の熱処理を施した。
(実施例３)と、行っていない試料(比較例３)の双方に酸
素原子を180KeVで2×1017/cm2イオン注入した。注入酸
素原子の平均射影飛程距離は、先に導入した結晶欠陥21
とほぼ同じ位置である。続いて、Ｏ2：10％含有Ａｒ雰
囲気下で1350℃、４時間の熱処理を施した。
【００３１】上記のように熱処理を施したＳｉ基板につ
いて、透過型電子顕微鏡及びＸ線トポグラフ法を用いて
その詳細を評価したところ、エピタキシャル成長を行っ
た基板20(実施例３)では、図２(Ｃ)に示すような連続な
酸化膜22が形成されていたが、もう一方の基板(比較例
３)では、図３(Ｂ)に示すように、不連続な酸化物島31
が観察された。また、本実施例３では、前記実施例１及
び実施例２と同様、結晶欠陥密度も10個／ｃｍ2以下で
あり、従来のＳＩＭＯＸ法で連続な酸化膜が形成される
場合の100〜1000個／ｃｍ2に比べて少なかった。
いて、透過型電子顕微鏡及びＸ線トポグラフ法を用いて
その詳細を評価したところ、エピタキシャル成長を行っ
た基板20(実施例３)では、図２(Ｃ)に示すような連続な
酸化膜22が形成されていたが、もう一方の基板(比較例
３)では、図３(Ｂ)に示すように、不連続な酸化物島31
が観察された。また、本実施例３では、前記実施例１及
び実施例２と同様、結晶欠陥密度も10個／ｃｍ2以下で
あり、従来のＳＩＭＯＸ法で連続な酸化膜が形成される
場合の100〜1000個／ｃｍ2に比べて少なかった。
【００３２】なお、本実施例３では、エピタキシャル成
長法として気相成長を行ったが、これに限定されるもの
ではなく、例えばＭＢＥ等の他の成長方法を用いること
ができる。また、本実施例３における成長温度やイオン
注入及び熱処理等の条件についても、これらの条件に限
定されるものではない。更に、Ｓｉ基板の導電タイプや
不純物濃度も本実施例３に限定されるものではなく、本
実施例３では、図２(Ｂ)に示すように、エピタキシャル
Ｓｉ膜24との界面に結晶欠陥21が導入されることのみが
必要であり、この条件を満たす限り種々の変更が可能で
ある。
長法として気相成長を行ったが、これに限定されるもの
ではなく、例えばＭＢＥ等の他の成長方法を用いること
ができる。また、本実施例３における成長温度やイオン
注入及び熱処理等の条件についても、これらの条件に限
定されるものではない。更に、Ｓｉ基板の導電タイプや
不純物濃度も本実施例３に限定されるものではなく、本
実施例３では、図２(Ｂ)に示すように、エピタキシャル
Ｓｉ膜24との界面に結晶欠陥21が導入されることのみが
必要であり、この条件を満たす限り種々の変更が可能で
ある。
【００３３】また、前記実施例１〜３では、結晶欠陥導
入後に、ＳＩＭＯＸ法として酸素原子をイオン注入し高
温熱処理することで、連続な酸化膜(SiO2膜)を形成する
方法を行った。しかし、ＳＩＭＯＸ法の派生的な方法と
して、酸素原子に代えて窒素原子をイオン注入し、高温
熱処理することで連続な窒化膜(Si3N4膜)を形成し、こ
れによりＳＯＩ構造を形成する方法が知られている。
入後に、ＳＩＭＯＸ法として酸素原子をイオン注入し高
温熱処理することで、連続な酸化膜(SiO2膜)を形成する
方法を行った。しかし、ＳＩＭＯＸ法の派生的な方法と
して、酸素原子に代えて窒素原子をイオン注入し、高温
熱処理することで連続な窒化膜(Si3N4膜)を形成し、こ
れによりＳＯＩ構造を形成する方法が知られている。
【００３４】この方法でも、本発明に示したように、予
めＳｉ基板内部の所望位置に結晶欠陥を導入する工程を
採用することで、注入窒素原子のド−ズを低減しても連
続な窒化膜を得る効果があり、結晶欠陥の低減と低コス
ト化に効果があった。
めＳｉ基板内部の所望位置に結晶欠陥を導入する工程を
採用することで、注入窒素原子のド−ズを低減しても連
続な窒化膜を得る効果があり、結晶欠陥の低減と低コス
ト化に効果があった。
【００３５】
【発明の効果】本発明は、以上詳記したとおり、Ｓｉ基
板に酸素イオンを注入するに先立って、予めＳｉ基板の
内部の所望位置に結晶欠陥を導入することを特徴とし、
これにより従来技術では困難であった低ド−ズ酸素イオ
ン注入によるＳＯＩ構造の形成が可能となり、結晶欠陥
の減少とプロセスコストの低下という顕著な効果が得ら
れる。
板に酸素イオンを注入するに先立って、予めＳｉ基板の
内部の所望位置に結晶欠陥を導入することを特徴とし、
これにより従来技術では困難であった低ド−ズ酸素イオ
ン注入によるＳＯＩ構造の形成が可能となり、結晶欠陥
の減少とプロセスコストの低下という顕著な効果が得ら
れる。
【図１】本発明の一実施例(実施例１、同２)を説明する
ための模式図。
ための模式図。
【図２】本発明の他の実施例(実施例３)を説明するため
の模式図。
の模式図。
【図３】従来技術で低ド−ズの酸素イオンを注入した場
合を説明するための模式図。
合を説明するための模式図。
１０ Ｓｉ基板 １１ 結晶欠陥 １２ 連続な酸化膜 １３ Ｓｉ活性層 ２０ Ｓｉ基板 ２１ 結晶欠陥 ２２ 連続な酸化膜 ２３ Ｓｉ活性層 ２４ エピタキシャルＳｉ膜 ３０ Ｓｉ基板 ３１ 不連続な酸化物島
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/322 Ｊ
Claims (4)
- 【請求項１】 (1) Ｓｉ基板内部の所望位置に結晶欠陥
を導入する工程と、(2) 該Ｓｉ基板に酸素原子をイオン
注入する工程と、(3) 熱処理を施す工程とを含むことを
特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 前記(1)の工程における結晶欠陥の導入
手段として、Ｓｉ原子もしくは酸素と異なる他の原子を
Ｓｉ基板にイオン注入し、回復熱処理を行うことを特徴
とする請求項１に記載のＳＯＩ基板の製造方法。 - 【請求項３】 前記(1)の工程における結晶欠陥の導入
手段として、Ｓｉ基板上にエピタキシャル成長を行い、
該エピタキシャル成長層とＳｉ基板との界面にミスフイ
ット転位を形成することを特徴とする請求項１に記載の
ＳＯＩ基板の製造方法。 - 【請求項４】 前記(2)の工程における酸素原子をイオ
ン注入する代わりに、窒素原子をイオン注入することを
特徴とする請求項１に記載のＳＯＩ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7017480A JP2666757B2 (ja) | 1995-01-09 | 1995-01-09 | Ｓｏｉ基板の製造方法 |
| US08/570,232 US5888297A (en) | 1995-01-09 | 1995-12-11 | Method of fabricating SOI substrate |
| KR1019960000293A KR0182855B1 (ko) | 1995-01-09 | 1996-01-09 | 에스오아이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7017480A JP2666757B2 (ja) | 1995-01-09 | 1995-01-09 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08191140A true JPH08191140A (ja) | 1996-07-23 |
| JP2666757B2 JP2666757B2 (ja) | 1997-10-22 |
Family
ID=11945175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7017480A Expired - Lifetime JP2666757B2 (ja) | 1995-01-09 | 1995-01-09 | Ｓｏｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5888297A (ja) |
| JP (1) | JP2666757B2 (ja) |
| KR (1) | KR0182855B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
| JP2007502541A (ja) * | 2003-08-14 | 2007-02-08 | アイビス・テクノロジー・コーポレイション | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング |
| JP2012517694A (ja) * | 2009-02-10 | 2012-08-02 | ソイテック | キャビティ層の形成方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090689A (en) * | 1998-03-04 | 2000-07-18 | International Business Machines Corporation | Method of forming buried oxide layers in silicon |
| KR100300193B1 (ko) * | 1997-09-05 | 2001-10-27 | 하제준 | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 |
| CN1194380C (zh) * | 2000-04-24 | 2005-03-23 | 北京师范大学 | 绝缘体上单晶硅(soi)材料的制造方法 |
| US6414355B1 (en) | 2001-01-26 | 2002-07-02 | Advanced Micro Devices, Inc. | Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness |
| US6548369B1 (en) * | 2001-03-20 | 2003-04-15 | Advanced Micro Devices, Inc. | Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox |
| EP1493179B1 (en) * | 2002-04-10 | 2007-12-12 | MEMC Electronic Materials, Inc. | Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer |
| EP1879224A3 (en) * | 2002-04-10 | 2008-10-29 | MEMC Electronic Materials, Inc. | Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer |
| US8475693B2 (en) | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
| FR2860249B1 (fr) * | 2003-09-30 | 2005-12-09 | Michel Bruel | Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium |
| CN100466203C (zh) * | 2003-12-16 | 2009-03-04 | 国际商业机器公司 | 绝缘体上硅晶片的成形绝缘层及其制造方法 |
| JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| US9105744B2 (en) * | 2012-03-01 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof |
| US10515956B2 (en) | 2012-03-01 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof |
| US10170315B2 (en) | 2013-07-17 | 2019-01-01 | Globalfoundries Inc. | Semiconductor device having local buried oxide |
| US9252272B2 (en) | 2013-11-18 | 2016-02-02 | Globalfoundries Inc. | FinFET semiconductor device having local buried oxide |
| US20150263040A1 (en) | 2014-03-17 | 2015-09-17 | Silicon Storage Technology, Inc. | Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same |
| US9431407B2 (en) | 2014-09-19 | 2016-08-30 | Silicon Storage Technology, Inc. | Method of making embedded memory device with silicon-on-insulator substrate |
| US9466729B1 (en) | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
| US9634020B1 (en) | 2015-10-07 | 2017-04-25 | Silicon Storage Technology, Inc. | Method of making embedded memory device with silicon-on-insulator substrate |
| FR3048425B1 (fr) | 2016-03-07 | 2021-02-12 | Soitec Silicon On Insulator | Structure pour dispositif avec microsystemes electromecaniques integres |
| US10790292B2 (en) | 2018-05-14 | 2020-09-29 | Silicon Storage Technology, Inc. | Method of making embedded memory device with silicon-on-insulator substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293637A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63217657A (ja) * | 1987-03-05 | 1988-09-09 | Nec Corp | 半導体基板の製造方法 |
| JPH02237033A (ja) * | 1989-03-09 | 1990-09-19 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| JPH03235348A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770695B2 (ja) * | 1989-03-27 | 1995-07-31 | シャープ株式会社 | 炭化珪素半導体装置の製造方法 |
| JPH0377329A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04212738A (ja) * | 1990-04-03 | 1992-08-04 | Olympus Optical Co Ltd | Ｓｔｍメモリー媒体およびその製造方法 |
| US5183767A (en) * | 1991-02-14 | 1993-02-02 | International Business Machines Corporation | Method for internal gettering of oxygen in iii-v compound semiconductors |
| US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
| JPH065826A (ja) * | 1992-06-18 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-01-09 JP JP7017480A patent/JP2666757B2/ja not_active Expired - Lifetime
- 1995-12-11 US US08/570,232 patent/US5888297A/en not_active Expired - Lifetime
-
1996
- 1996-01-09 KR KR1019960000293A patent/KR0182855B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293637A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63217657A (ja) * | 1987-03-05 | 1988-09-09 | Nec Corp | 半導体基板の製造方法 |
| JPH02237033A (ja) * | 1989-03-09 | 1990-09-19 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| JPH03235348A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
| JP2007502541A (ja) * | 2003-08-14 | 2007-02-08 | アイビス・テクノロジー・コーポレイション | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング |
| JP2012517694A (ja) * | 2009-02-10 | 2012-08-02 | ソイテック | キャビティ層の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5888297A (en) | 1999-03-30 |
| KR0182855B1 (ko) | 1999-04-15 |
| JP2666757B2 (ja) | 1997-10-22 |
| KR960030316A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666757B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| JPH0469814B2 (ja) | ||
| US20030219954A1 (en) | Manufacturing method of semiconductor substrate | |
| JPH05347313A (ja) | 高速半導体デバイスの極薄活性領域の製造方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH06177036A (ja) | 半導体薄膜結晶の成長方法 | |
| JP2638737B2 (ja) | 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH02210820A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JP3042803B2 (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH10214843A (ja) | 半導体基板の製造方法 | |
| JPH1197377A (ja) | Ｓｏｉ基板の製造方法 | |
| KR950002178B1 (ko) | 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법 | |
| JPH09232324A (ja) | 半導体基板及びその製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH03185712A (ja) | 半導体装置の製造方法 | |
| JPH05283355A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |