JPH02237033A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH02237033A
JPH02237033A JP5517089A JP5517089A JPH02237033A JP H02237033 A JPH02237033 A JP H02237033A JP 5517089 A JP5517089 A JP 5517089A JP 5517089 A JP5517089 A JP 5517089A JP H02237033 A JPH02237033 A JP H02237033A
Authority
JP
Japan
Prior art keywords
atoms
impurity
semiconductor substrate
oxygen
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5517089A
Other languages
English (en)
Inventor
Toshiaki Shinohara
俊朗 篠原
Yasuo Tarui
垂井 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP5517089A priority Critical patent/JPH02237033A/ja
Publication of JPH02237033A publication Critical patent/JPH02237033A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の利用分野〕 この発明は.SOI型半導体基板の性能を向上させる技
術に関する. 〔従来技術〕 従来の半導体基板の製造方法としては,例えば第2図に
示すごとき,通常SIMOX(サイモックス)と呼ばれ
ている技術がある. 歴史的には,1966年にκ,vatanabeらがイ
オン注入によるシリコン酸化膜の形成を後記の文献1に
発表し,1978年にK.Izumiらがこれを利用す
ることによって注入酸素による絶縁分離法としてSIM
OX法を後記の文献2に発表して以来,多くの研究が行
なわれている。
以下,第2図に基づいてSIMOX法を簡単に説明する
. 第2図において、まず、(a)に示すように、シリコン
基板1に酸素イオンを高濃度(1G”個/cII1!−
以上》にイオン注入する.このとき、イオン注入された
酸素原子2の分布は.(a’)に示すようにガウス分布
となる。
次に、この基板を高温熱処理すると、(b′)に示すよ
うに,酸素原子の分布が狭く高密度になり,酸素原子は
基板の構成原子であるシリコンと化合して酸化シリコン
膜を形成する.この結果,(b)に示すように,埋め込
み酸化膜3とSOI膜4とが形成され、SOI型半導体
基板が形成されることになる. 特に、高温熱処理後の酸素原子分布に注目すると,後記
の文献3から引用した第3図に示すように,酸素イオン
注入量に応じて酸素原子分布は変化し,注入量の多い方
が分布のテイルがシャープになっている. 文献1: 「ジャパニーズジャーナルオブアプライド 
フィジクス1966年第5巻737〜738頁」(  
M.vatanabe,  and  A.Tooi:
  “Formation  of  Sin,fib
+s  by  oxygen−ion  bomba
rdmant,”,  JapaneseJourna
l of Applied Physics, vol
m5. pp.737〜738  .1966  ) 文献2: 「エレクトロニクス レターズ1978年1
4.18  593頁J( K.Izumi, M.D
oken, and H.Ariyoshi:“C.M
.O.S. DEVICHS FABRICATED 
ON BURIEDSin, LAYERS FORM
ED BY OXYGEN IMPLANTATION
INTO SILICON.”s Electroni
cs Letters, 14,18,p.593 1
078). 文献3: 『マテリアルズリサーチソサエティシンポジ
ュームプロスイーデイング1984年第23巻443 
〜452頁J  ( K.Izumi, Y.Omur
a, andS.Nakashima:“Format
ion of buried oxide insil
icon by high−dope oxygen 
implantation,and applicat
ion of this technology to
 CMOSdevices”, Materials 
Research Society Sympo−si
um Procaading, vol.23, pp
.443〜452.  1984)〔発明が解決しよう
とする課題〕 しかしながら,このような従来の半導体基板の製造方法
においては、酸素自身が或る濃度以上となることによっ
て、その周辺からの酸素を集める効果が生じるものであ
り、酸素イオンの注入量によって酸素原子分布のテイル
のシャープさが決まる構成となっている.そのため,さ
らにテイルをシャープにし,表面単結晶半導体膜中の酸
素原子濃度を下げようとする場合には,酸素原子の注入
量を極端に大きくする必要があり、その結果、注入後に
表面領域に残存する酸素量が多くなって結果的に熱処理
後の残存量も多くなるという問題が生じる.また,多量
の酸素原子を注入するため,イオン注入時間の極端な増
大およびその結果として生じるイオン注入装置の極端な
償却によって半導体基板の大幅なコスト上昇が生じると
いう問題がある. また.SIMOX法においては,不純物分布のシャープ
なテイルを得るためには、後記の文献4に示されるよう
に, 1200℃以上の7ニール温度が必要であり,し
たがって、イオン注入された酸素のピーク付近で酸素の
集中及び析出が始まると同時に酸素濃度・のより少ない
部分においても或る確率をもって酸素析出が起こるため
,完全な単結晶層を得るためには充分ではない,等の多
くの問題があった. 本発明は、上記のごとき従来技術の問題を解決すること
を目的とするものである. 文献4: 吉野明、笠間邦彦,浜野那幸、小林敬三“S
IMOX構造における酸素原子の再配列過程に対する熱
処理温度の効果”,第34回応用物理学関係連合講演会
予稿集、第545頁 1987年〔課題を解決するため
の手段〕 上記の目的を達成するため,本発明においては、特許請
求の範囲に記載するように構成している.すなわち,本
発明においては,半導体基板中の表面単結晶半導体膜が
形成される領域以外の一部または全部に、埋め込み絶縁
膜形成のためのイオン注入された不純物原子(第2の不
純物)の集中を助ける効果のある不純物(すなわちゲッ
タリングセンターとなる第1の不純物)を予めドープす
ることにより、第2の不純物原子(例えば酸素原子)を
局部的に集中させて半導体基板の構成原子と化合させる
ことにより,第2の不純物原子分布のテイルのシャープ
さを向上させるようにしたものである.すなわち、本発
明においては、第2の不純物原子(例えば酸素原子)を
集める手段(第1の不純物ドープ)を別個に設けること
により、例えば酸素濃度が特に多くない場合でもテイル
をシャープにすることを可能にしたものである。
なお、本発明においては、上記の機能の他に、銀(Ag
),網(Cu)などの望ましくない不純物のゲッタリン
グも同時に行うことが出来る.〔実施例〕 以下、この発明を図面に基づいて説明する。
第1図は、本発明による半導体基板の製造方法の一実施
例を示す図である。
第1図において,まず、(a)では、シリコン基板10
1に、電気的に不活性であり、かつ酸素原子の移動をア
シストする効果のある不純物、たとえば炭素原子102
をイオン注入法、熱拡散法またはシリコンインゴット引
き上げ時にドープする方法等によって所定量添加する. 次に,(b)において、前記シリコン基板101の主面
上に、前記不純物を含まないか、または、前記不純物を
(a)に記載の所定量よりも著しく少ない量しか含まな
いエピタキシャルシリコン層103を形成する。このと
き、エピタキシャルシリコン層103の厚みは、SOI
膜が完成したときに必要となるS○工膜の膜厚と同程度
にしておく.次に、(c)において、シリコン原子と化
合して絶縁膜を作る不純物、たとえば酸素原子104を
イオン注入法によって前記基板に注入する.このとき、
注入された酸素原子の分布は、(C′)に示すように、
概ねガウス分布となる。
次に、(d)において、例えば1100℃程度の高温熱
処理(詳細後述)を行なうことにより、酸素原子の移動
及び酸素原子とシリコン原子の化合を行なわせ、埋め込
み型酸化膜105および半導体薄膜106の形成を行な
うことにより、本発明による半導体基板が完成する. 〔作 用〕 第1図(C′)に示すように,イオン注入された酸素イ
オンは概ねガウス分布をしている.この分布が,熱処理
によって凝集し、埋め込み酸化膜が形成されるのは、次
のメカニズムで説明される.注入された酸素イオンは,
非常に高濃度で過飽和状態にあるため,容易に結晶シリ
コン原子と結合し、酸化シリコンとして析出する.rR
化シリコンは、シリコン原子に比べ大きいため,結晶に
歪をもたらし、その歪の作る応力が,結晶格子を伝わっ
て伝搬するので,その応力に引き寄せられて不純物原子
(ここでは未析出の酸素原子)が移動する.この現象は
ゲッタリングと呼ばれ、また、ゲッタリングのもとにな
る物質は,ゲッタリングセンターと呼ばれる。このゲッ
タリングが起こる結果,酸素原子の高濃度な領域はます
ます過飽和状態となってさらに酸化シリコンが形成され
る.上記のような連鎖反応によって高濃度酸素イオン注
入領域に埋め込み型酸化膜が形成されることになる。
なお、成る程度酸化膜が形成されると,結晶格子が切れ
て応力が及ばなくなり,その結果、酸素原子の集中が起
こらず未飽和のまま残るため、完全に酸素原子が酸化膜
に変わることはない。
本発明においては,炭素原子等のように,酸素原子の移
動をアシストする効果のあるゲッタリングセンターとな
る原子を、予めシリコン基板中にドープしておくため、
飽和酸素の析出のまえからゲッタリングが起こり,すな
わちテイル領域の酸素原子は速やかにゲッタリングセン
ターのあるシリコン基板内部に移動して局部的に集中す
る.そのため、酸素原子分布のテイル領域のシャープさ
が改善されると同時に、表面結晶半導体層内の酸素なら
びに銀、綱などの望ましくない不純物はゲッタリングさ
れて良質の結晶暦を得ることが出来る。
上記のように本実施例においては,ゲッタリングセンタ
ーとなる不純物を予めドープしておくことによって酸素
原子の居部的な集中を助けるので、酸素原子の注入量を
従来より大幅に減少させてもテイル領域をシャープにす
ることが出来、したがってイオン注入装置の償却を低減
して製造コストを減少させることが出来る。
なお、ゲッタリングセンターとなる不純物のドープをシ
リコン基板の表面のみに限ることによって、埋め込み型
酸化膜の厚みを限定することも可能である. 次に、前記の製造工程(d)における熱処理について説
明する。
前記の実施例においては,酸素イオン注入後の熱処理は
1段階しか示さなかったが,熱処理温度を2段階以上に
すると、次に示すごとき大きな効果が得られる。すなわ
ち、例えば、最初, 1000℃程度の比較的低い温度
で熱処理を行なえば、この温度での酸素自身の効果によ
る酸素原子の集中、析出は少ないが、炭素原子等の第1
の不純物によるゲッタリング効果によって表面結晶半導
体層となるべき領域の僅かな酸素や銀、銅などの望まし
くない不純物は第1の不純物をドープした部分へ集めら
れる。続いて. 1100℃程度の温度において熱処理
を行なうことによって、より完全な表面シリコン層の結
晶化と酸素の集中による完全な絶縁膜層の形成が行なね
れることになる。
なお、ここでは、1000℃と1100℃の温度の例を
述べたが,従来イントリンシック・ゲッタリングと呼ば
れる方法として知られる段階的な温度処理を併用するこ
とによって、より効果を増すことが出来る。
上記のように本実施例においては,従来より100℃以
上の低温化が可能となり,また、従来と同様に1200
℃程度の高温で熱処理を行った場合は,従来の172以
下の熱処理時間で同等の効果を得ることが出来る。した
がって、単結晶層の品質を向上させることが出来ると共
に、熱処理装置の長寿命化が可能となり、コストを低減
することが出来る。
なお、本実施例においては、ゲッタリングセンターとな
る不純物として炭素原子を用いた場合を例示したが、下
記の文献5および文献6に示されているように,この不
純物は、炭素に限らず、窒素,酸素、シリコン、ゲルマ
ニウム、スズ、アルゴン、キセノン、クリプトン及びネ
オンのうちのいずれか1種または複数種であってもよい
文献5: 「アブライドフィジクス レターズ第52巻
889〜89l頁( H.Won, and N.W.
Cheung:“Gattaring of gold
 and copper with implante
dcarbon in  silicon”,Appl
ied Physics Letters,VOI,5
2,pp,889〜891  1988)文献6: 特
開昭60−31231号公報〔発明の効果〕 以上説明してきたように、この発明によれば、半導体基
板中の少なくとも表面単結晶半導体膜が形成される領域
以外の部分に、埋め込み絶縁膜形成のためイオン注入さ
れた不純物原子の移動をアシストする効果のある不純物
をドーブすることによって酸化膜形成用の不純物原子を
局部的に集中させることにより、該不純物原子分布のテ
イルのシャープさを向上させるように構成しているので
、従来よりさらにティルをシャープにすることが出来る
.したがって、・酸素原子の注入量をi端に大きくする
必要がないので、結晶欠陥の非常に少ない表面単結晶半
導体膜を持つ半導体基板を安価に形成することが出来る
。また、従来より低い温度あるいは従来より大幅に短い
時間の熱処理によって従来と同程度のシャープさを得る
ことが出来るので、これによっても単結晶膜の品質向上
と低コスト化が可能になる、等の多くの優れた効果が得
ら九る.
【図面の簡単な説明】
第1図は本発明による半導体基板の製造工程の一実施例
図、第2図は従来の半導体基板の製造工程の一例図、第
3図は従来の半導体基板の製造方法における酸素原子分
布の酸素イオン注入量依存性を示した特性図である。 〈符号の説明〉 101・・・シリコン基板 102・・・炭素原子 103・・・エピタキシャルシリコン層104・・・酸
素原子 105・・・埋め込み型酸化膜 106・・・半導体薄膜

Claims (1)

  1. 【特許請求の範囲】  半導体基板の一部または全部に電気的に不活性でゲッ
    タリングセンターとなる第1の不純物をドープする工程
    と、 該半導体基板の主面上に上記第1の不純物をドープして
    いないエピタキシャル成長層を形成する工程と、 該半導体基板に主面側から該半導体基板の構成原子と化
    合して絶縁物を形成する第2の不純物をイオン注入する
    工程と、 該半導体基板を熱処理し、上記第2の不純物を局部的に
    集中させて該半導体基板の構成原子と化合させることに
    より、表面に単結晶の半導体層を残して該半導体基板の
    内部に埋め込み型の絶縁膜を形成する工程と、 を備えたことを特徴とする半導体基板の製造方法。
JP5517089A 1989-03-09 1989-03-09 半導体基板の製造方法 Pending JPH02237033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5517089A JPH02237033A (ja) 1989-03-09 1989-03-09 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5517089A JPH02237033A (ja) 1989-03-09 1989-03-09 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02237033A true JPH02237033A (ja) 1990-09-19

Family

ID=12991255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5517089A Pending JPH02237033A (ja) 1989-03-09 1989-03-09 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02237033A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144761A (ja) * 1991-03-27 1993-06-11 Mitsubishi Materials Corp Soi基板の製造方法
JPH08191140A (ja) * 1995-01-09 1996-07-23 Nec Corp Soi基板の製造方法
WO2002097892A1 (fr) * 2001-05-29 2002-12-05 Nippon Steel Corporation Substrat silicium sur isolant
EP1102314A3 (en) * 1999-11-17 2005-08-03 Denso Corporation Method for manufacturing a SOI substrate
WO2006137146A1 (ja) * 2005-06-24 2006-12-28 Fujitsu Limited 電界効果トランジスタ及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139946A (en) * 1981-02-24 1982-08-30 Nippon Telegr & Teleph Corp <Ntt> Forming method for buried insulating layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139946A (en) * 1981-02-24 1982-08-30 Nippon Telegr & Teleph Corp <Ntt> Forming method for buried insulating layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144761A (ja) * 1991-03-27 1993-06-11 Mitsubishi Materials Corp Soi基板の製造方法
US5891265A (en) * 1991-03-27 1999-04-06 Mitsubishi Denki Kabushiki Kaisha SOI substrate having monocrystal silicon layer on insulating film
JPH08191140A (ja) * 1995-01-09 1996-07-23 Nec Corp Soi基板の製造方法
EP1102314A3 (en) * 1999-11-17 2005-08-03 Denso Corporation Method for manufacturing a SOI substrate
US7220654B2 (en) 1999-11-17 2007-05-22 Denso Corporation Method for manufacturing semiconductor substrate
US7754580B2 (en) 1999-11-17 2010-07-13 Denso Corporation Method for manufacturing semiconductor substrate
WO2002097892A1 (fr) * 2001-05-29 2002-12-05 Nippon Steel Corporation Substrat silicium sur isolant
US7084459B2 (en) 2001-05-29 2006-08-01 Nippon Steel Corporation SOI substrate
WO2006137146A1 (ja) * 2005-06-24 2006-12-28 Fujitsu Limited 電界効果トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
EP0506416B1 (en) Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film
JPH0469814B2 (ja)
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
JP2007318102A (ja) Soiウエーハの製造方法
JP2998330B2 (ja) Simox基板及びその製造方法
JPH02237033A (ja) 半導体基板の製造方法
JPH09139511A (ja) 半導体装置及びその製造方法
JPH11191617A (ja) Soi基板の製造方法
KR100543252B1 (ko) Soi 기판
JPH06216137A (ja) 半導体装置およびその製造方法
JP3810168B2 (ja) 半導体基板の製造方法
JPH11307471A (ja) Soi基板の製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JPH11214322A (ja) シリコン半導体基板の製造方法
JPH1022289A (ja) 半導体装置およびその製造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
JP3091800B2 (ja) Soi基板の製造方法
JPH10214844A (ja) 半導体基板の製造方法
JPH11307470A (ja) Soi基板の製造方法
JPH0479372A (ja) 半導体基板の製造方法
JPH06283421A (ja) Soi基板およびその製造方法
JP2994667B2 (ja) Soi構造の形成方法
JP4598241B2 (ja) Simox基板の製造方法
JP4531339B2 (ja) 半導体基板の製造方法
JPH1079355A (ja) Soi基板の製造方法