KR100543252B1

KR100543252B1 - Ｓｏｉ 기판

Info

Publication number: KR100543252B1
Application number: KR1020037001302A
Authority: KR
Inventors: 사사키쓰토무; 하마구치이사오; 마쓰무라아쓰키
Original assignee: 신닛뽄세이테쯔 카부시키카이샤
Priority date: 2001-05-29
Filing date: 2002-05-15
Publication date: 2006-01-20
Also published as: EP1391931A1; WO2002097892A1; US7084459B2; TW561527B; EP1391931A4; KR20030019631A; JPWO2002097892A1; US20040018363A1

Abstract

단결정 웨이퍼 상에 절연층 및 표면 단결정 실리콘층을 순차 형성한 SOI 구조를 가지는 SOI 기판에 있어서, SOI층에서의 피트 발생이 없고, 또한 저코스트로 생산성이 높은 제조가 가능하며 우수한 게터링 능력을 가지는 SOI 기판을 제공하는 것을 목적으로 하며, SOI 기판 중에 질소와 탄소를 함유하고, 질소 함유량이 1×10¹⁶atoms/cm³이하인 것을 특징으로 하는 SOI기판으로 한다.

Description

ＳＯＩ 기판{SOI SUBSTRATE}

본 발명은 실리콘 기판의 표면 근방에 매몰 산화층을 배치하고, 그 위에 단결정 실리콘층 (이하, SOI(Silicon-On-Insulator)층으로 한다)을 형성시킨 SOI 기판에 관한 것이다. 또한, 본 발명은 SIMOX (Separation by IMplanted OXygen) 기술에 의한 SOI 기판에 관한 것이다.

실리콘 산화물과 같은 절연물상에 단결정 실리콘층을 형성하는 SOI 기판으로서는 SIMOX 기판과 접합 웨이퍼가 주로 알려져 있다. SIMOX 기판은 산소 이온의 이온 주입에 의하여 단결정 실리콘 기판 내부에 산소 이온을 주입하고, 이어서 이루어지는 어닐링 처리에 의하여 이들 산소 이온과 실리콘 원자를 화학반응시켜, 매몰 산화층을 형성시킴으로써 얻어지는 SOI 기판이다.

한편, 접합 웨이퍼는 2장의 단결정 실리콘 웨이퍼를 산화층을 사이에 두고 접착시키고, 2장 중 한 쪽 웨이퍼를 박막화함으로써 얻어지는 SOI 기판이다.

이들, SIMOX 기판이나 접합 웨이퍼에는 초코랄스키(CZ)법, 또는 자장인가CZ법에 의하여 육성된 실리콘 단결정이 이용된다. 이와 같은 실리콘 단결정은 통상 보이드 결함을 포함하고 있는데, 이들은 SOI 기판을 사용한 디바이스 제작상 문제가 된다. SIMOX 기판의 경우, 고온 열처리 후의 표면 단결정 실리콘층(SOI층) 표면에 보이드 결함이 노출되는 경우가 있고, 4각 표면 피트로서 관찰된다. 표면 피트는 SOI층의 막 두께 변동을 가져와, 디바이스 제작상 바람직하지 않다. 또한 표면 피트의 일부는 SIMOX 기판을 사용하여 제작한 MOSFET의 게이트 산화막 신뢰성을 열화시키는 것으로, 표면 피트가 없는 것이 요망된다. 한편, 접합 웨이퍼에 있어서도, SOI층의 두께가 보이드 결함의 크기 정도이면, SOI층에 있는 보이드 결함은 SOI층을 관통하는 피트가 되어, 예를 들면 25wt% HF액에 침지함으로써 매몰 산화막이 용출하여, 원형의 오목부로서 관찰된다. 이 때문에, HF결함으로 불리나, 이와 같은 SOI를 관통하는 피트는 디바이스 구조 그 자체를 파괴하는 것으로, SOI층에 존재하지 않을 것이 요망된다.

이와 같은 피트의 발생을 막으려면, 아래의 두 가지 방법을 생각할 수 있다. 하나는 단결정 실리콘 웨이퍼 상에, 단결정 실리콘을 에피택셜(epitaxial) 성장시킨 에피 웨이퍼를 사용하는 방법이다. 이 방법은 사용하는 이유는 에피 웨이퍼의 에피층에는 피트를 일으키는 원인이 되는 보이드 결함이 없기 때문이다. 또 하나는 특개평10-64837호 공보에 제안되어 있는 CZ법에서의 결정 육성시에 질소를 첨가한 단결정 실리콘 웨이퍼를 사용하는 방법이다. 질소 농도를 제어함으로써 피트를 줄이거나 없애는 것이 가능하다. 그러나, 에피 웨이퍼는 코스트 증가가 현저하기 때문에 바람직한 선택은 아니다. 한편, 질소 첨가 단결정 실리콘 웨이퍼에서는 질소 농도가 높을수록 피트 발생 억제 효과가 높지만, 질소 첨가량이 많을수록 결정 육성시에 다결정화하기 쉬운 경향이 있고, 고생산성·저코스트를 동시에 취할 수 없다.

본 발명은 상기 과제를 해결하고, SOI층에서의 피트 발생이 없고, 또한, 저 코스트로 높은 생산성의 제조가 가능하며, 또한 우수한 게터링 능력을 가지는 SOI 기판을 제공하는 것을 목적으로 한다.

발명의 요약

본 발명자들은 SOl 기판의 SOI층 중에 발생하는 피트에 대하여 예의 검토하고, SOI층에서의 피트 발생이 없고, 또한, 저코스트로 생산성이 높은 제조가 가능하며, 또한 우수한 게터링 능력을 가지는 SOI 기판을 제공하는 본 발명을 완성하였다.

즉, 본 발명은

단결정 웨이퍼상에 절연층 및 표면 단결정 실리콘층을 순차적으로 형성한 SOI 구조를 가지는 SOI 기판으로서, 상기 SOI 기판 중에 질소와 탄소를 함유하고, 상기 질소 함유량이 1×10¹⁶atoms/cm³이하이고, 또한, 상기 탄소 함유량이 1×10¹⁸atoms/cm³이하임을 특징으로 한다.

상기 SOI 기판에 있어서, 상기 질소와 상기 탄소가 상기 SOI 기판 내에 농도 분포를 가지고, 상기 질소의 최대 농도가 1×10¹²atoms/cm³이상이고, 또한, 상기 탄소의 최대 농도가 5×10¹⁵atoms/cm³이상임을 특징으로 한다.

실리콘 단결정 웨이퍼에 산소 이온을 주입하고, 그 후 고온 열처리를 함으로써 절연층인 매몰산화층과 표면 단결정 실리콘층을 형성시키는 SIMOX법에 의한 SOI 기판으로서, 상기 SOI 기판 중에 질소와 탄소를 함유하며, 상기 질소 함유량이 1×10¹⁶atoms/cm³이하이고, 또한 상기 탄소 함유량이 1×10¹⁸atoms/cm ³이하임을 특징으로 한다.

상기 SOI 기판에 있어서 상기 질소의 최대 농도가 1×10¹²atoms/cm³이상이고, 또한, 상기 탄소의 최대 농도가 5×10¹⁵atoms/cm³이상임을 특징으로 한다.

상기 SOI 기판을 두께 방향으로 2차 이온 질량 분석법으로 질소 분석한 경우, 상기 표면 실리콘층과 상기 절연층과의 계면부근에 질소 편석을 나타내는 신호 강도 변화를 가지는 것을 특징으로 한다.

상기 SOI 기판을 두께 방향으로 2차 이온 질량 분석법으로 질소 분석한 경우, 상기 절연층과 상기 단결정 웨이퍼와의 계면 부근에 질소 편석을 나타내는 신호 강도 변화를 가지는 것을 특징으로 한다.

상기 SOI 기판이 제작 전, 제작 도중, 또는 제작 후에, 700℃ 이상 1000℃ 이하에서 5분 이상 20시간 이하의 열처리와, 900℃ 이상 1100℃ 이하에서 5분 이상 20시간 이하의 열처리를 받아 이루어진 것을 특징으로 한다.

상기 SOI 기판이 실리콘 단결정 웨이퍼에 산소 이온을 주입하고, 그 후 고온 열처리를 함으로써 절연층인 매몰 산화층과 표면 단결정 실리콘층을 형성시키는 SIMOX법에 의한 SOI 기판으로서, 고온 열처리 전, 또는 후에, 700℃ 이상 1000℃ 이하에서 5분 이상 20시간 이하의 열처리와, 900℃ 이상 1100℃ 이하에서 5분 이상 20시간 이하의 열처리를 적어도 1회 받아 이루어지는 것을 특징으로 한다.

도1a∼도1d는 실리콘 웨이퍼로부터 SIMOX 기판을 제조하는 공정을 나타낸 것이고, 도1e는 또한 SlMOX 기판에 반도체 소자를 형성한 예를 나타낸다.

도2는 접합 웨이퍼를 도시한다.

발명의 구성

이하, 본 발명에 대하여 상세하게 설명한다.

SIMOX법에 의한 SOI 기판의 제조 공정을 도1a∼ 도1d를 참조하여 간단히 설명한다. 도1a에 도시하는 바와 같은 초코랄스키법으로 제조된 단결정 실리콘 기판(1)은 도1b와 같이, 실리콘 기판(1) 상방으로부터 산소 이온(2)을 고전계하에서 실리콘 기판(1)의 내부에 주입되어 도1c와 같이 매몰 산소층(3)이 실리콘 기판(1) 내부에 형성된다. 그 후 실리콘 기판(1)은 열처리되고, 실리콘 기판(1)과 매몰산소층(3)과 그 위의 실리콘층(4)로 이루어지는 SOI 기판이 된다 (도1d).

이와 같은 SOI 기판은 그 후 반도체 제조 공정을 거쳐, 산소층(3) 상의 실리콘층(4)을 이용하고 또한 그 위에 배선층(5)을 형성하여, 트랜지스터 기타 반도체 소자 혹은 반도체 회로가 형성될 수 있다 (도1e).

도2는 접합 웨이퍼의 예를 나타낸다. 단결정 실리콘 기판(11)과 절연층(12)과 표면 단결정 실리콘층(13)이 접합되어 있다. 접합은 열확산법 등을 이용할 수 있다. 표면 단결정 실리콘층(13)은 접합 후, 폴리싱 등으로 소망하는 두께로 하여 사용된다.

본 발명은 단결정 웨이퍼상에 절연층 및 표면 단결정 실리콘층을 순차적으로 형성한 SOI 기판들 중에서, SOI 기판 중에 소정량의 질소와 탄소를 함유한 것이다.

재료가 되는 단결정 실리콘 웨이퍼는 소망하는 질소 및 탄소 농도가 얻어진 것이면 되고, 그 전도형은 P형이든 N형이든 무방하다. 단결정 실리콘의 제조 방법은 초코랄스키법이든 플로팅존법이든 상관없지만, 질소와 탄소의 첨가의 용이성 및 웨이퍼의 기계적 강도의 관점에서 초코랄스키법이 바람직하다.

접합 웨이퍼의 경우에는 SOI층이 되는 측의 웨이퍼를 본 발명에서 규정하는 질소 및 탄소 농도로 하면 좋다. 다른 일방의 웨이퍼로서는 단결정 실리콘, 폴리실리콘, 석영, 수정, 사파이어 등의 재질을 사용하는 것도 가능하다.

SOI 기판 중의 질소 함유량이 1×10¹⁶atoms/cm³을 초과하면, 질소의 실리콘에서의 고용 한도에 가까워지기 때문에 다결정화되기 쉬워 실용에는 부적당하다. 또 탄소 함유량이 1×10¹⁸atoms/cm³를 초과하는 경우에도, 탄소의 실리콘에서의 고용 한도에 가까워지기 때문에 다결정화되기 쉬워 실용에는 부적당하다.

한편, SOI 기판 중의 질소의 최대 농도가 1×10¹²atoms/cm³미만이고, 또한 탄소의 최대 농도가 5×10¹⁵atoms/cm³미만인 경우는 피트의 소멸 효과를 볼 수 없다.

본 발명에 관한 SOI 기판은 SIMOX법 또는 접합법 중 어느 하나로 제조된 경우에도 열처리를 거치기 때문에, 함유된 질소가 외방 확산된다. 질소는 절연층과 실리콘의 계면에 편석하기 때문에, SOI 기판을 두께 방향으로 2차 이온 질량 분석법으로 질소 분석한 경우, 절연층과 단결정 웨이퍼와의 계면 부근, 혹은 표면 실리콘층과 절연층과의 계면 부근에서 질소 편석을 나타내는 신호 강도 변화를 가지는 것이 된다.

SIMOX법에 의한 SOI 기판의 경우, 예를 들면, 가속 에너지 180keV로 도즈량 4×10¹⁷atoms/cm²의 산소 이온을 주입하고, 소정 깊이로 고농도 산소 이온 주입층을 형성하며, 어닐링 온도를 1350℃로 하고, Ar에 0.5% 농도의 산소를 첨가한 분위기 가스 중에서 4시간 어닐링한 후, 산소 농도를 70%로 하여 다시 4시간 어닐링하는 공정으로 제조할 수 있다. 그러나, SIMOX 기판의 제조 조건에 관하여는 특별히 이에 한정되는 것은 아니다.

금속 불순물 원소에 의한 오염은 집적회로소자(디바이스)의 동작 불량을 가져오기 때문에, 제조 과정·환경의 청정화가 필요하다. 그러나, 그와 같은 오염을 완전히 배제하는 것은 곤란하기 때문에, 지금까지 집적회로용 기판에는 게터링 능력, 즉, 오염 금속 불순물 원소를 디바이스 활성 영역 외로 포획하여 무해화하는 기능이 요구되어 왔다.

이것을 구현하는 수단은 몇 가지 있으나, 디바이스 제조 과정의 저온화와 함께, 산소 석출물과 그 형성에 수반하여 형성되는 결함, 즉, BMD (Bulk Micro Defect)가 이용되고 있다. 게터링에 필요한 BMD 밀도는 용도 등에 따라 반드시 일정하지는 않으나, 예를 들면 특개평 2000-44389호 공보나 특개평2001-102384호 공보에 나타내는 바와 같이, 대강 1×10⁸개/cm³을, 그 기능 발현 하한치로서 생각할 수 있다. BMD의 형성에는 통상, 700℃ 이상 1000℃ 이하에서 5분 이상 20시간 이하의 열처리와, 900℃ 이상 1100℃ 이하에서 5분 이상 20시간 이하의 열처리를 실시하는 것이 많다. 비산화성 분위기 중에서 800℃ 4시간에 이어 1000℃ 8시간의 열처리하는 등을 일례로서 들 수 있다.

접합법에서는 SOI층이 되는 웨이퍼가 아닌, 다른 쪽의 웨이퍼에 상기 열처리를 하고, 충분한 BMD를 형성하면 좋다. 상기 열처리는 접합에 의한 SOI 기판 제작 전이어도 제작 후이어도 무방하다. 접합 열처리가 900℃ 이상 1100℃ 이하에서 5분 이상 20시간 이하의 열처리이면, 이를 생략하고, 700℃ 이상 1000℃ 이하에서 5분 이상 20시간 이하의 열처리만을 하여도 된다.

SIMOX법의 경우, 고온 열처리가 포함되기 때문에, SOI 제작 전의 상기 열처리에서는 형성된 BMD의 일부가 소실되지만, 당해 고온 열처리중의 우발적 오염의 영향을 배제하는 것이 가능하다. 상기 분량의 질소와 탄소를 함유하는 경우, SIMOX법에서의 고온 열처리 후에도, 상기 열처리를 함으로써 충분한 BMD 밀도가 얻어지고, 따라서 충분한 게터링 능력이 부여된다.

실시예

이하, 실시례를 들어 본 발명을 구체적으로 설명한다.

초코랄스키법에 의하여 보론 도프 단결정 실리콘을 육성하였다. 특개2000-281491호 공보의 실시예에 준하여, 질소를 l×10¹⁵atoms/cm³, 탄소를 1×10¹⁷atoms/cm³을 각각 포함하는 결정을 얻고, 8인치(200mm)의 단결정 웨이퍼를 얻었다.

그 후, 종래의 일반적인 SIMOX 기판의 제작 방법에 따라, SIMOX 기판을 제작하였다. 즉, 가속 에너지 180keV에서 도즈량 4×10¹⁷atoms/cm²의 산소 이온을 주입하고, 소정의 깊이로 고농도 산소 이온 주입층을 형성하였다. 어닐링 온도를 1350℃로 하고, Ar에 0.5% 농도의 산소를 첨가한 분위기 가스중에서 4시간 어닐링한 후, 산소 농도를 70%로 하고 다시 4시간 어닐링을 하였다. 그 결과, 표면 실리콘층의 두께가 약 160nm, 매몰 산화막의 두께가 약 110nm인 SIMOX 기판을 얻었다.

기판 중의 질소 농도와 탄소 농도를 저온의 적외 흡수에 의하여 조사한 결과, 질소 농도는 약 5×10¹³atoms/cm³이고, 탄소 농도는 약 1×10¹⁷atoms/cm³이었다. 표면 실리콘층의 질소는 2차 이온 질량 분석법 및 표면의 전기저항 측정 결과로부터, 1×10¹²atoms/cm³미만으로 평가되었다. 또한 SOI 기판을 두께 방향으로 2차 이온 질량 분석법으로 질소 분석하였더니, 표면 실리콘층과 절연층과의 계면 및 절연층과 단결정 실리콘과의 계면에 질소 편석을 나타내는 질소의 신호 강도에 피크가 관찰되었다.

어닐링 후, 표면 산화막을 제거한 후에, 광학 현미경에 의하여 표면 관찰을 하였으나, 표면 피트의 발생은 관찰되지 않았다.

또한, 800℃ 1시간에 이어, 1000℃ 4시간의 열처리를 Ar 중에서 실시하였더니 적외선 토모그래프에 의하여 표면보다 10μm 이상 깊은 웨이퍼 내부에 1×10⁹개/cm³의 결함이 형성된 것이 관찰되었고, 충분한 게터링 능력을 가지는 것을 알게 되었다.

한편, 질소 및 탄소를 첨가하고 있지 않는 통상의 웨이퍼를 사용하여, 동일한 SIMOX 프로세스로 SIMOX 기판을 제작하였다. 표면 산화막 제거 후에 광학 현미경에 의한 표면 관찰에서, 약 10개/cm² 밀도의 피트가 관찰되었다. 피트의 형상은 직경 10μm 정도의 원뿔상, 또는 4각 뿔상이었다. 이 웨이퍼를 불화수소산에 침지하면 피트 부분으로부터 매몰 산화층이 녹아 들어가는 상태가 관찰되고, 피트 부근의 SOI 구조가 파괴되어 있는 것을 알게 되었다.

또한 이어서 800℃ 1시간과 1000℃ 4시간의 열처리를 Ar 중에서 하였으나, 적외선 토모그래프에 따르면, BMD는 웨이퍼 내부에 관찰되지 않고 검출 하한 이하이며, 게터링 능력은 불충분하다는 것을 알 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, SOI층에서의 피트 발생이 없고, 또한, 저코스트·고생산성의 제조가 가능하며, 우수한 게터링 능력을 가지는 SOI 기판을 제공할 수 있고, 또한 이 SOI 기판을 사용하여 디바이스를 제작하면, 양호한 동작 특성을 가지는 디바이스를 고수율로 얻을 수 있다.

Claims

단결정 웨이퍼 상에 절연층 및 표면 단결정 실리콘층을 순차적으로 형성한 SOI 구조를 가지는 SOI 기판으로서, 상기 SOI 기판 중에 질소와 탄소를 함유하고, 상기 질소 함유량이 1×10¹⁶atoms/cm³이하이고, 또한 상기 탄소 함유량이 l×10¹⁸atoms/cm³이하임을 특징으로 하는 SOI 기판.
제 1항에 있어서,

상기 SOI 기판에 있어서, 상기 질소와 상기 탄소가 상기 SOI 기판 내에 농도 분포를 가지고, 상기 질소의 최대 농도가 1×10¹²atoms/cm³이상이고, 또한 상기 탄소의 최대 농도가 5×10¹⁵atoms/cm³이상인 SOI 기판.
실리콘 단결정 웨이퍼에 산소 이온을 주입하고, 그 후 고온 열처리를 함으로써 절연층인 매몰 산화층과 표면 단결정 실리콘층을 형성시키는 SIMOX법에 의한 SOI 기판으로서, 상기 SOI 기판 중에 질소와 탄소를 함유하고, 상기 질소 함유량이 1×10¹⁶atoms/cm³이하이고, 또한 상기 탄소 함유량이 1×10¹⁸atoms/cm³이하임을 특징으로 하는 SOI 기판.
제 3항에 있어서,

상기 SOI 기판에 있어서 상기 질소의 최대 농도가 1×10¹²atoms/cm³이상이고, 또한 상기 탄소의 최대 농도가 5×10¹⁵atoms/cm³이상인 SOI 기판.
제 1항 내지 제 4항 중 어느 한 항에 있어서,

상기 SOI 기판의 상기 표면 실리콘층과 상기 절연층과의 계면 부근에 질소가 편석되어 있는 SOI 기판.
제 1항 내지 제 4항 중 어느 한 항에 있어서,

상기 SOI 기판의 상기 절연층과 상기 단결정 웨이퍼와의 계면 부근에 질소가 편석되어 있는 SOI 기판.
제 1항 내지 제 4항 중 어느 한 항에 있어서,

상기 SOI 기판이 제작 전, 제작 도중, 또는 제작 후에, 700℃ 이상 1000℃ 이하에서 5분 이상 20시간 이하의 열처리와 900℃ 이상 1100℃ 이하에서 5분 이상 20시간 이하의 열처리를 받아 이루어진 SOI 기판.
제 3항 또는 제 4항 중 어느 한 항에 있어서,

상기 SOI 기판이 실리콘 단결정 웨이퍼에 산소 이온을 주입하고, 그 후 고온 열처리를 함으로써 절연층인 매몰 산화층과 표면 단결정 실리콘층을 형성시키는 SIMOX법에 의한 SOI 기판이고, 고온 열처리 전, 또는 후에, 700℃ 이상 1000℃ 이하에서 5분 이상 20시간 이하의 열처리와 900℃ 이상1100℃ 이하에서 5분 이상 20시간 이하의 열처리를 적어도 1회 받아 이루어진 SOI 기판.