JP3870293B2 - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP3870293B2 JP3870293B2 JP2000080222A JP2000080222A JP3870293B2 JP 3870293 B2 JP3870293 B2 JP 3870293B2 JP 2000080222 A JP2000080222 A JP 2000080222A JP 2000080222 A JP2000080222 A JP 2000080222A JP 3870293 B2 JP3870293 B2 JP 3870293B2
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- silicon
- semiconductor substrate
- single crystal
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体基板の品質改善に関し、特に、ゲッタリング能力に優れ、基板上に作成するデバイスの歩留りを向上させるシリコン半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板を用いて半導体デバイスを作成する際に、基板中の結晶欠陥がデバイスの動作不良を引き起こし、基板中の結晶欠陥密度によりデバイスの製造歩留りが変化することが知られている。近年、このデバイス動作不良を引き起こす結晶欠陥として、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれる欠陥が注目されている。これは、シリコン半導体基板をアンモニア−過酸化水素の混合液でエッチングした際、結晶中の格子欠陥を原因としたピットが基板表面に生じ、基板表面のパーティクルを計数する検査装置によりこのピットが測定されるため、このように呼ばれている。ＣＯＰとはこのような測定法で検出される欠陥全般を指す名称であるが、通常のチョクラルスキー（ＣＺ）法もしくは磁場を印加したＣＺ法により育成されたシリコン単結晶では、この欠陥の実体は結晶中の八面体様の空隙（以下、空孔欠陥と称す）と考えられており、これがデバイスの構造的な破壊を引き起こすと推定されている。このようなデバイス作成に有害なＣＯＰを低減あるいは消滅させる技術として、これまでにいくつかの提案がなされている。
【０００３】
ＣＯＰを消滅させる技術として、単結晶育成の際の結晶成長速度を０．８ｍｍ／ｍｉｎ以下とすることが知られている（特開平２−２６７１９５号公報）。これは、空孔欠陥を作る要素である空孔型点欠陥（ｖａｃａｎｃｙ）の結晶成長界面での導入量を減少させ、また単結晶の冷却速度を緩やかなものとすることにより、冷却中に発生する過飽和な空孔型点欠陥（ｖａｃａｎｃｙ）の発生を抑えるものである。しかしながら、この方法では、成長速度の低下による生産性の低下を招くとともに、転位ループ等のＣＯＰとは別種の結晶欠陥を発生させると言う問題がある。
【０００４】
ＣＯＰ発生を抑制する技術としては、単結晶の冷却挙動の制御、特に単結晶が約１２００℃から１０００℃の温度範囲を通過する時間の制御が有効であることが知られている（特開平８−１２４９３号公報、特開平８−９１９８３号公報、特開平９−２２７２８９号公報）。これらの技術は、単結晶の成長速度を大きく低下させないため、生産性という点では問題はないが、ＣＯＰ密度の低減下限は概ね１０5 個／ｃｍ3 程度であり、更なる低減、例えば１０4 個／ｃｍ3 以下の密度を達成することは困難である。
【０００５】
また、ＣＯＰ低減技術として結晶育成時に結晶を冷却する際８５０℃〜１１００℃の温度範囲での冷却中の単結晶の保持時間を８０分未満とし、または結晶を育成する際窒素濃度が１×１０14ａｔｏｍｓ／ｃｍ3であるシリコン単結晶を育成し、その後シリコンウエハに加工後１０００℃以上の温度で１時間以上熱処理する技術が知られている（特開平１０−９８０４７号公報）。これは、結晶製造時に発生するＣＯＰのサイズ分布をより小さい方にシフトさせることにより熱処理の際に欠陥を消滅させやすくする技術である。しかしながら、このサイズ減少の効果は酸素濃度が低いほど顕著とされており、チョクラルスキー法で常用される７〜１０×１０17ａｔｏｍｓ／ｃｍ3の酸素濃度では実施されていない。このため、通常基板中の酸素濃度を高めることにより得られる基板内部での酸素析出物の発生を利用したゲッタリング能の付与とＣＯＰの低減との両立が難しい。
【０００６】
また、単結晶育成時のＣＯＰ低減技術以外にも、単結晶からスライス・研磨して基板とした後に熱処理をすることにより、基板表面のＣＯＰを低減・消滅させる技術も知られている。例えば、特開平３−２３３９３６号公報には、８００〜１２５０℃で１０時間以下の熱処理を行うことが提案されている。しかしながら、この公報の実施例に示されている酸化雰囲気で熱処理を行うと、基板表面の酸化侵食に伴い、空孔欠陥が基板表面に転写され、基板表面のピットの増大を招くと言う欠点があるとともに、基板表面から深さ１μｍの範囲内のＣＯＰ密度を１０4 個／ｃｍ3 以下とすることは困難である。また、特開昭５９−２０２６４号公報には、水素雰囲気中で熱処理することが提案されている。この方法は、水素雰囲気を用いることにより、最表面のＣＯＰを消滅させ、かつ表面から０．５μｍ以内のＣＯＰ密度を１０4 個／ｃｍ3 以下とすることができるが、表面からさらに深い部分のＣＯＰ密度を１０4 個／ｃｍ3 以下とすることはできず、デバイス作成の観点からは無欠陥層の形成が不充分である。さらに、この方法では、水素という爆発性の雰囲気を用いるため安全上の対策を充分に行う必要がある。
【０００７】
さらに本発明者らは、半導体デバイス作成用のシリコン半導体基板において、前述したような従来の技術では完全には除去できないデバイス作成上問題となる結晶欠陥を、生産性良く、効果的に低減あるいは消滅させたシリコン半導体基板を製造する方法として、特定濃度の窒素を含有するシリコン融液を用いてＣＺ法により育成したシリコン単結晶から得たシリコン半導体基板を、１０００℃以上１３００℃以下の温度で１時間以上熱処理する、および同様のシリコン半導体基板上にエピタキシャル成長層を堆積させるシリコン単結晶基板の製造方法を提案した（特開２０００−２６１９６号公報）。このように窒素ドープの結晶においてはｇｒｏｗｎ−ｉｎ欠陥として酸素析出物が高密度に形成され、ゲッタリングサイトとして活用することができること、またこのｇｒｏｗｎ−ｉｎ欠陥はＤＺ層を作成する際に容易に消滅し、高品質なＤＺ層を作成できるというものである。
【０００８】
このように窒素ドープを用いた欠陥制御技術の本質はｇｒｏｗｎ−ｉｎ酸素析出物の生成にあるが、この析出物の密度は、引上速度、窒素添加量によっては、あまり大きく変わらず、ゲッタリング能力をさらに増加させるために析出物密度をさらに向上させるという要望に答えることは困難であった。
【０００９】
【発明が解決しようとする課題】
本発明は、半導体デバイス作成用のシリコン半導体基板において、ゲッタリング能力をさらに向上させることのできるシリコン半導体基板及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者らは、窒素ドープのシリコン半導体基板中に生成するｇｒｏｗｎ−ｉｎ欠陥の析出密度の向上について鋭意検討を加え、基板表面部に高品質なＤＺ層を容易に作成し得る一方で、基板の厚み中心領域における析出欠陥の密度をより高いものとできることを見出し、本発明を完成させたものである。
【００１１】
即ち、本発明は、（１）シリコン半導体基板中の窒素含有量が１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下であり、炭素含有量が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4個／ｃｍ3以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であることを特徴とするシリコン半導体基板である。
【００１２】
本発明はまた、（２）１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、非酸化性雰囲気において１０００℃以上１３００℃以下の温度で１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法であって、さらに（３）シリコン単結晶をチョクラルスキー法により育成する際に、引上速度をＶ（ｍｍ／ｍｉｎ）、シリコン融液から１３００℃までの温度範囲における引上軸方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇ≧０．２（ｍｍ2／℃・ｍｉｎ）を満足する条件で育成することが望ましい。
【００１３】
本発明はまた、（４）１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板である。
【００１４】
本発明はまた、（５）１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法である。
【００１５】
本発明はまた、（６）上記（１）記載のシリコン単結晶基板の表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板である。
【００１６】
本発明はまた（７）上記（２）または（３）に記載の製造方法において得られたシリコン単結晶基板の表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法である。
【００１７】
【発明の実施の形態】
以下に、本発明について詳細に説明する。
【００１８】
本発明に係る第１のシリコン半導体基板は、シリコン半導体基板中の窒素含有量が１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下であり、炭素含有量が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4個／ｃｍ3以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であることを特徴とする。
【００１９】
なお、ここでいう結晶欠陥に含まれるものとしては空孔欠陥、酸素析出物、積層欠陥などのデバイス不良の原因となるあらゆる結晶欠陥を指す。
【００２０】
シリコン単結晶中に窒素を導入することにより、結晶育成時の点欠陥濃度及び点欠陥の凝集挙動が変化して、結晶中に空孔欠陥を形成せず、１０7 個／ｃｍ3 以上の比較的高密度の析出物が発生するようになる。シリコンウエハの電気的特性の変化やデバイス熱処理時の積層欠陥などの欠陥発生を起こすことなく、ウエハ表面の微小ピットの発生を抑制するためには、シリコンウエハ中の窒素含有量を１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3 以下とする必要がある。
【００２１】
基板中の窒素含有量が、１×１０13ａｔｏｍｓ／ｃｍ3 未満では空孔欠陥を完全には消滅させ難く、２×１０16ａｔｏｍｓ／ｃｍ3 超になると結晶育成の際転位が入りやすくなり、また窒素が酸素と複合欠陥を形成して基板の抵抗を変化させたり、さらに熱処理により積層欠陥ができやすくなる。なお、基板中の窒素含有量は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いることにより測定できる。但しＳＩＭＳ測定の場合１０13オーダーの測定は難しく、低い窒素濃度は定量できない場合もあるが、この場合でも窒素の信号がバックグラウンドの信号よりも２倍以上の強度で局所的な増加を示す場合があり、この結晶でも窒素添加の効果は同様に起こる。
【００２２】
本発明に係る第１のシリコン単結晶基板は、上記したような所定濃度で窒素を含有することに加えて、さらに炭素を含有する。シリコン単結晶中の炭素は低温での析出核となり得るため、窒素の効果と相俟って、安定したより高密度の析出物を形成することが可能となる。特に窒素が作る析出物は比較的高温で析出しやすいが、炭素は低温で析出核となるため、お互いに相補って、広い温度範囲で高密度の析出物を作ることができる。
【００２３】
このシリコン基板中の炭素の含有量としては、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下とする必要がある。
【００２４】
基板中の炭素含有量が、１×１０16ａｔｏｍｓ／ｃｍ3未満では窒素がつくる欠陥密度に比べ炭素による欠陥密度の増大の効果が十分でなく、一方１×１０18ａｔｏｍｓ／ｃｍ3超では結晶成長の際ポリ化が起き単結晶が育成しがたくなるためである。なお基板中の炭素含有量は赤外吸収を用いることにより測定できる。
【００２５】
上記所定濃度で窒素および炭素を含有した結晶は、非常に高密度で結晶欠陥を有するが、結晶中に空孔欠陥を形成しない、もしくは空孔欠陥を変容させ、主として酸素析出物が発生しているため、ウエハ表面の酸素を外方拡散させるだけで欠陥を容易にかつほぼ完全に消滅させることができる。
【００２６】
デバイスの構造的な破壊を確実に引き起こす欠陥は、直径換算で０．１μｍ以上の大きさを持つものであり、この大きさより小さい欠陥は障害にならないことが多い。また、シリコン半導体基板のデバイス作成では、表面から深さ１μｍまでの領域の欠陥が歩留まりに大きく影響するため、少なくとも基板表面から深さ１μｍの領域において、デバイスに有害な欠陥を除去できれば、基板上に作成するデバイスの歩留りを大幅に向上できる。欠陥密度としては体積密度で１０4 個／ｃｍ3 以下であれば１ｃｍ×１ｃｍ×１μｍの領域に欠陥１個の割合であり、現在のデバイスの大きさを考慮するとほぼ十分な欠陥密度であると考えられる。
【００２７】
一方、基板の厚み中心領域における欠陥は、デバイス製作プロセスにおける有害不純物に対するゲッタリング効果を発揮する上で高密度に存在することが望ましく、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であると、非常に優れたイントリンシックゲッタリング（ＩＧ）が期待できる。なお、シリコン半導体基板の厚み中心領域とは、ウエハ表面から１μｍより深い、好ましくは２０μｍ以上内部の領域を指すものである。
【００２８】
このような本発明に係る第１のシリコン半導体基板の製造において用いられるシリコン単結晶の製造条件としては、ＣＺ法により上述の窒素および炭素濃度条件を満足する基板が得られるものであれば良く、特に限定されるものではない。さらに本発明において用いられ得るＣＺ法としては、通常のＣＺ法のみならず、例えば、磁場印加ＣＺ法等の従来知られる種々の付加的要件を付したＣＺ法が含まれる。
【００２９】
しかしながら、生産性良く効率的に本発明のシリコン半導体基板を製造するためには、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液を用いて、ＣＺ法又は磁場印加ＣＺ法に従いシリコン単結晶を育成することが望ましい。窒素の偏析係数は７×１０-4であり、また炭素の偏析係数は０．０７であって、１×１０16ａｔｏｍｓ／ｃｍ3 以上３×１０19ａｔｏｍｓ／ｃｍ3 以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液を用いれば、１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下の炭素を含有する結晶を育成し得る。
【００３０】
さらに、ＣＺ法もしくは磁場印加ＣＺ法で結晶を育成する際、引上速度をＶ（ｍｍ／ｍｉｎ）とし、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇ値を０．２（ｍｍ2 ／℃ｍｉｎ）以上の条件のもとで、１×１０16ａｔｏｍｓ／ｃｍ3 以上３×１０19ａｔｏｍｓ／ｃｍ3 以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液より育成し（通常の引き上げ炉ではこれは引上速度約１．５ｍｍ／ｍｉｎ以上で、結晶中の窒素濃度が５×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下で、炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下に対応する）、その結晶から作成した半導体基板を用いて後述するような熱処理を行うことにより、表面無欠陥領域（ＤＺ層）の深さを１μｍ以上より深くすることができる。
【００３１】
このようなシリコン単結晶から得たシリコン半導体基板を用いて、表面近傍領域および厚み中心領域に上記所望の欠陥密度を有するものとするためには、このシリコン単結晶から得たシリコン半導体基板を、１０００℃以上１３００℃以下の温度で１時間以上熱処理することが望ましい。
【００３２】
上記の様に結晶中に窒素を１×１０13ａｔｏｍｓ／ｃｍ3 以上２×１０16ａｔｏｍｓ／ｃｍ3 以下含有し、炭素を１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下含有する結晶は結晶中の空孔欠陥を変容させ、酸素析出物が発生しているため、ウエハ表面の酸素を外方拡散させるだけで欠陥をほぼ完全に消滅させることができる。それに対し、従来の結晶は空孔欠陥を消滅させなければならず、その消滅にはシリコンの点欠陥の吸収放出及び結晶中の酸素の析出・放出が複雑にからむためその熱処理パターンは複雑になり、熱処理温度も１２００℃程度の高温が必要であり、また雰囲気として水素などの危険なガスを用いないとより完全に消滅させることはできない。本発明の熱処理温度に関しては１０００℃以上１３００℃以下、望ましくは１１００℃以上１２００℃以下が適当である。温度が低いと酸素の外方拡散に多大の時間を要し、温度が高すぎると結晶中の熱平衡酸素固溶度が上がり酸素の外方拡散が起きなくなる。また、１１５０℃以上では高温になればなるほど基板表面の面荒れの問題が生じる。また一般的に、熱処理炉を高温で稼働させる際には予期しない炉体の汚染が生じやすくなるため、その危険性を減少させるためには熱処理温度を低くできることが望ましい。従って、必要なＤＺ層の深さおよび経済的な観点からの熱処理時間の許容時間を勘案しながら、表記の温度範囲でできるだけ低い温度で熱処理することが望ましい。
【００３３】
また、本発明のウエハにおいて内部の酸素析出物は熱処理により成長するため、熱処理ウエハは内部に極めて高密度のゲッタリング層を持つことができる。通常のこの様な表面にＤＺ層を持ち内部に高密度のゲッタリング層を持つ、いわゆるＩＧウエハは３段の熱処理（酸素の外方拡散＋酸素析出核の形成＋酸素析出物の形成）によってのみ作成することができるが、本発明の製造方法を用いれば、通常のＩＧウエハよりもより完全性が高いＤＺ層を持ちかつ内部に極めて高密度のゲッタリング層を持つウエハを一回の熱処理で作成することが可能である。
【００３４】
熱処理雰囲気としてはウエハ表面の酸素濃度を効果的に低減でき、その結果窒素および炭素添加により発生した析出欠陥を容易に消滅させることができる非酸化性雰囲気が好ましい。非酸化性ガスとしては、経済性の観点からアルゴンガスが望ましい。含有不純物純度、特にガス中の不純物酸素の量を減らすという点ではヘリウムガスを用いる利点があるが、経済性および、ヘリウムガスの大きな熱伝導性に由来する熱処理炉の取り扱いの難しさの等の問題がある。窒素ガスは基板表面に窒化物を形成するため不適当である。水素などの還元性雰囲気もアルゴンガスと同等の効果を持つため使用することが可能であるが、取り扱いの難しさ、特に爆発の危険性があることから、必ずしも適当であるとは言えない。
【００３５】
さらに付記すべきは、熱処理中に混入する不純物の量をできる限り減らす必要があることである。これは、試料の炉体内への挿入時を含む炉内雰囲気中の酸素がＤＺ層の完全性や結晶表面の面荒れに大きな影響を与えるためである。この点に関しては特開平１１−１３５５１１号公報で指摘しているとおりである。また、これには不純物を低減することにより、表層の結晶の完全性をより上げることができることを指摘しており、この効果を用いて熱処理前に結晶表面に存在したＣＯＰピットを平滑化することが可能である。
【００３６】
雰囲気ガスとして非酸化性雰囲気ではなく、酸素を０．０１ｖｏｌ％以上１００ｖｏｌ％以下含む雰囲気を用いることもできるが、この場合は表面の再研磨が必要である。酸素を混合させるメリットとしては前節で指摘した、熱処理中に混入する水分などの不純物の管理をゆるめることができることが挙げられる。具体的な雰囲気としては、アルゴンなどの不活性ガス雰囲気中に酸素を混合したガスが用いられる。混合させる酸素の量としては数％が望ましいが、１００ｖｏｌ％酸素ガスを用いることも可能である。混合量が０．０１ｖｏｌ％未満であると、雰囲気ガスへの水分などの不純物の混入を厳密に管理せねばならなくなり、酸素を混合させるメリットが無くなる。熱処理後のウエハ表面には、熱処理中に発生した酸化膜により結晶欠陥の痕が、化学エッチングのピットのようにウエハ表面に発生するため、表面の再研磨が必要である。欠陥痕を完全に除去するためには表面を０．５μｍ以上研磨する必要がある。また、再研磨量が１．０μｍより大きいと、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4 個／ｃｍ3 以下である表面無欠陥層の厚みを１μｍ以上とすることが困難である。
【００３７】
以上のように、結晶育成の際に窒素および炭素を含有させた結晶を熱処理することにより、従来よりも単純、安全かつプロセス汚染の可能性が少ない熱処理条件で、従来の熱処理ウエハと同等以上の欠陥密度の低減、従来以上の深さのＤＺ層を得ることができることに加え、ウエハ内部に非常に高密度の析出欠陥を有するＩＧ層を形成することができる。
【００３８】
次に、本発明に係る第２のシリコン単結晶基板は、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とする。
【００３９】
窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の濃度で、また炭素を１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の濃度で含有するように成長させたシリコン結晶は、先に説明したとおり、窒素が結晶育成時の点欠陥濃度及び点欠陥の凝集挙動を変化させ、結晶中にＣＯＰに代表される０．１μｍ程度かそれ以上の空孔欠陥を変容させる。通常、結晶成長時に結晶温度が１１５０℃〜１０５０℃程度の範囲の比較的高温で空孔欠陥を形成するが、窒素を所定量含有させると窒素が原子空孔の凝集を抑制することで該空孔欠陥を低減化する。一方、これよりも低い温度領域で、窒素および炭素は酸素析出物の核形成を助長し、高密度に微細で分散化させた酸素析出物を発生させる。特に、窒素および炭素含有のシリコンウエハ中の微小酸素析出物の形態は、高温で不安定な析出物を形成し、エピタキシャル成長工程における前熱処理工程である水素処理工程やエピタキシャル単結晶堆積工程において、酸素の外方拡散効果によってシリコンウエハ表面領域に存在するものは容易に分解・収縮する。その結果、サイズが直径換算で０．１μｍ以上の結晶欠陥密度が１０4個／ｃｍ3 以下であるような領域がエピタキシャル層のみならずエピタキシャル層堆積前のシリコンウエハ表面から少なくとも深さ１μｍまでの領域において容易に形成する。
【００４０】
一方、基板内部の微細な酸素析出物は、基板表面近傍に存在するものとは異なり、酸素が外方拡散して分解消滅することなくエピタキシャル層堆積工程を経ても完全には溶解消滅せず、直径換算で０．１μｍ以上の結晶欠陥が５×１０9個／ｃｍ3 以上で残留し、デバイス製造工程の熱処理において成長し、ＩＧ作用に有効な結晶欠陥を誘起させ、従来に比べて顕著にＩＧ効果を増強させたシリコン半導体基板を製造することが可能となる。
【００４１】
従って、このような窒素および炭素を所定量含有するシリコンウエハを用いることで、より完全な無欠陥エピタキシャル層を有するシリコン半導体基板を提供できる。
【００４２】
この第２のシリコン半導体基板を製造するにおいては、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液を用いてＣＺ法又は磁場印加ＣＺ法により育成したシリコン単結晶インゴットをスライス、鏡面研磨して得られるシリコン半導体基板を用い、表層にシリコン単結晶層をエピタキシャル成長させる。エピタキシャル成長法は、気相成長装置で行うが、通常、気相成長前に、水素ガス雰囲気内で所定（一般には９００℃から１２００℃の範囲内の一定温度）の温度域まで昇温し、引き続き塩化水素を含むガス等によるエッチングを数分行い、表面コンタミネーション除去及びウエハ表面の活性化を行った後、シラン系ガスを用いてウエハ表面にエピタキシャル薄膜を成長させるものである。
【００４３】
次に本発明に係る第３のシリコン半導体基板は、前記第１の発明のシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とする。
【００４４】
すなわち、第３のシリコン半導体基板は、シリコン半導体基板中の窒素含有量が１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下であり、炭素含有量が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4個／ｃｍ3以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であるシリコン半導体基板の表面に、さらにエピタキシャル層を堆積することによって、より完全に基板表面の無欠陥化を図ったものであり、高品質でかつ十分な深さの無欠陥層を表面領域に有し、かつ基板内部には極めて高いゲッタリング能力を有するシリコン半導体基板となるものである。
【００４５】
この第３のシリコン半導体基板を製造するにおいては、第１のシリコン単結晶の製造工程の後に、第２のシリコン単結晶の製造におけるエピタキシャル法によるシリコン単結晶層の堆積工程を付加すれば良い。すなわち、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、非酸化性雰囲気において１０００℃以上１３００℃以下の温度で１時間以上熱処理し、熱処理後に得られるシリコン半導体基板の表層にシリコン単結晶層をエピタキシャル成長させるものである。
【００４６】
このように、本発明の第３のシリコン半導体基板を製造するための方法は、上記したような所定濃度の窒素および炭素添加した基板表面にエピタキシャル層を積層する上で、より完全に基板表面の無欠陥化を促進するためにエピタキシャル成長前に高温熱処理を施し、表面と内部の結晶欠陥密度の差を顕著にさせる方法である。
【００４７】
第１のシリコン半導体基板に係る製造方法におけると同様の理由から、熱処理温度は１０００℃以上１３００℃以下、望ましくは１１００℃以上１２００℃以下が適当である。従って、エピタキシャル成長前の基板表面領域に必要な無欠陥層の深さおよび経済的な観点からの熱処理時間の許容時間を勘案しながら、上記の温度範囲でできるだけ低い温度で熱処理することが望ましい。熱処理方法としては、酸化性雰囲気でもよいが、エピタキシャル層堆積のためには不要な酸化膜の形成を排除するために非酸化性ガス雰囲気中で熱処理することが好ましい。またエピタキシャル成長については、第２のシリコン半導体基板に係る製造方法において先に説明したと同様のものである。
【００４８】
【実施例】
以下に本発明の実施例を挙げて説明するが、本発明はこれらの実施例の記載によって何ら限定されるものではない。
【００４９】
実施例１
炭素粉末および窒化珪素をポリシリコン原料と共に融解し、結晶をＣＺ法により作成した。原料のシリコン融液中の炭素濃度が１．５×１０18ａｔｏｍｓ／ｃｍ3となるように炭素粉末を添加し、また同様に融液中の窒素濃度が１×１０18ａｔｏｍｓ／ｃｍ3となるように窒化珪素を添加した。この融液を用いて直径２００ｍｍ、比抵抗１０Ωｃｍの結晶を得た。結晶を育成する際の平均引上速度は約１ｍｍ／分であった。この結晶からシリコンウエハを作成した。シリコンウエハ中の炭素濃度は約１×１０17ａｔｏｍｓ／ｃｍ3であり、窒素濃度は１．５×１０15ａｔｏｍｓ／ｃｍ3であった。
【００５０】
このウエハの表面にＤＺ層を作成するために、８００℃で熱処理炉内に挿入し、挿入後１０℃／分で昇温し１１５０℃で８時間保持した後、−１０℃／分で降温し８００℃で基板を取り出した。熱処理に用いたガスはコールドエバポレーターにより供給されたアルゴンガスをユースポイントで純化装置により精製したガスを用いた。ガス中の不純物濃度は５ｖｏｌｐｐｍ以下であった。このガスを上記熱処理を通して雰囲気として用いた。また基板の挿入時には炉前に設けられたパージボックスによりパージを行い、試料を待機させている炉前の雰囲気が不純物５ｖｏｌｐｐｍ以下のアルゴン雰囲気になったことを確認した後、炉口を開け、基板を挿入した。
【００５１】
この熱処理後、さらに下記の表１に示す２段熱処理を行い、ウエハ表面から１μｍの深さにおける直径換算で０．１μｍ以上の結晶欠陥の密度、および基板の厚さ中心における同様の欠陥密度を測定した。得られた結果を表１に示す。
【００５２】
比較例１
炭素の添加を行わない以外は、上記実施例１と同様にして結晶を育成した。得られた結晶より作成したウエハに対し、実施例１と同じＤＺ層作成熱処理を行った後、実施例１と同様の２段熱処理を行い、欠陥密度を測定した。得られた結果を表１に示す。
【００５３】
比較例２
窒素の添加を行わない以外は、上記実施例１と同様にして結晶を育成した。得られた結晶より作成したウエハに対し、実施例１と同じＤＺ層作成熱処理を行った後、実施例１と同様の２段熱処理を行い、欠陥密度を測定した。得られた結果を表１に示す。
【００５４】
比較例３
炭素および窒素のいずれの添加も行わない以外は、上記実施例１と同様にして結晶を育成した。得られた結晶より作成したウエハに対し、実施例１と同じＤＺ層作成熱処理を行った後、実施例１と同様の２段熱処理を行い、欠陥密度を測定した。得られた結果を表１に示す。
【００５５】
【表１】
【００５６】
表１に示すように、実施例１と比較例１〜３を比べると、ウエハ表面のＤＺ層の品質は同等であるが、基板中心の欠陥密度が実施例１の方が、数倍多くなっており、ゲッタリング能に優れる基板となっていることが判る。
【００５７】
実施例２
上記実施例１で用いたものと同様の結晶から作成したシリコンウエハをエピタキシャルウエハの基板として用い、エピタキシャルウエハを作成した。
【００５８】
エピタキシャルウエハの製造にあっては、基板をエピタキシャル成長装置に装填し、水素ガス雰囲気内で１１００℃〜１１５０℃まで昇温し、その後塩化水素ガスによるエッチングを数分行い、トリクロルシランガスを用いて１１５０℃でウエハ表面にエピタキシャル薄膜を５μｍ成長させた。
【００５９】
エピタキシャルウエハを作成後、さらに下記の表２に示す２段熱処理を行い、ウエハ表面から１μｍの深さにおける直径換算で０．１μｍ以上の結晶欠陥の密度、および基板の厚さ中心における同様の欠陥密度を測定した。得られた結果を表２に示す。
【００６０】
比較例４〜６
実施例２において、エピタキシャルウエハの基板として、それぞれ比較例１〜３で用いたものと同様の結晶から作成したシリコンウエハを用いる以外は、実施例２と同様にしてエピタキシャルウエハを作成し、さらに実施例２と同様に２段熱処理を行った後、欠陥密度を測定した。得られた結果を表２に示す。
【００６１】
【表２】
【００６２】
表２に示すように、実施例２と比較例４〜６を比べると、ウエハ表面のＤＺ層（エピタキシャル層）の品質は同等であるが、基板中心の欠陥密度が実施例２の方が、数倍多くなっており、ゲッタリング能に優れる基板となっていることが判る。
【００６３】
なお、ライフタイムはすべて３００μｓｅｃ以上で問題なく、熱処理評価後のエピタキシャル層内の結晶欠陥発生も皆無であり、エピタキシャル層から元のシリコンウエハ表面下まで、無欠陥層は広く、酸素析出物などの微小欠陥のエピタキシャル層への突き出しはなかった。
【００６４】
実施例３
実施例１で用いたものと同様の結晶から作成したシリコンウエハに対し、実施例１におけると同様のＤＺ作成熱処理を施した後、このウエハをエピタキシャルウエハの基板として用い、エピタキシャルウエハを作成した。
【００６５】
エピタキシャルウエハの製造にあっては、基板をエピタキシャル成長装置に装填し、水素ガス雰囲気内で１１００℃〜１１５０℃まで昇温し、その後塩化水素ガスによるエッチングを数分行い、トリクロルシランガスを用いて１１５０℃でウエハ表面にエピタキシャル薄膜を５μｍ成長させた。
【００６６】
エピタキシャルウエハを作成後、さらに下記の表３に示す２段熱処理を行い、ウエハ表面から１μｍの深さにおける直径換算で０．１μｍ以上の結晶欠陥の密度、ウエハ表面から６μｍの深さ（元々の基板表面から深さ１μｍ）、および基板の厚さ中心における同様の欠陥密度を測定した。得られた結果を表３に示す。
【００６７】
比較例７〜９
実施例３において、エピタキシャルウエハの基板として、それぞれ比較例１〜３で用いたものと同様の結晶から作成したシリコンウエハをＤＺ作成熱処理したものを用いる以外は、実施例３と同様にしてエピタキシャルウエハを作成し、さらに実施例３と同様に２段熱処理を行った後、欠陥密度を測定した。得られた結果を表３に示す。
【００６８】
【表３】
【００６９】
表３に示すように、実施例３と比較例７〜９を比べると、ウエハ表面のＤＺ層（エピタキシャル層）の品質は同等であるが、基板中心の欠陥密度が実施例３の方が、数倍多くなっており、ゲッタリング能に優れる基板となっていることが判る。
【００７０】
【発明の効果】
以上述べたように本発明のシリコン半導体基板は、基板表面部に高品質かつ十分な深さの無欠陥層を有する一方で、基板の厚み中心領域において高密度に析出欠陥を有し優れたゲッタリング能力が期待できるため、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適である。
【発明の属する技術分野】
本発明は、シリコン半導体基板の品質改善に関し、特に、ゲッタリング能力に優れ、基板上に作成するデバイスの歩留りを向上させるシリコン半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板を用いて半導体デバイスを作成する際に、基板中の結晶欠陥がデバイスの動作不良を引き起こし、基板中の結晶欠陥密度によりデバイスの製造歩留りが変化することが知られている。近年、このデバイス動作不良を引き起こす結晶欠陥として、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれる欠陥が注目されている。これは、シリコン半導体基板をアンモニア−過酸化水素の混合液でエッチングした際、結晶中の格子欠陥を原因としたピットが基板表面に生じ、基板表面のパーティクルを計数する検査装置によりこのピットが測定されるため、このように呼ばれている。ＣＯＰとはこのような測定法で検出される欠陥全般を指す名称であるが、通常のチョクラルスキー（ＣＺ）法もしくは磁場を印加したＣＺ法により育成されたシリコン単結晶では、この欠陥の実体は結晶中の八面体様の空隙（以下、空孔欠陥と称す）と考えられており、これがデバイスの構造的な破壊を引き起こすと推定されている。このようなデバイス作成に有害なＣＯＰを低減あるいは消滅させる技術として、これまでにいくつかの提案がなされている。
【０００３】
ＣＯＰを消滅させる技術として、単結晶育成の際の結晶成長速度を０．８ｍｍ／ｍｉｎ以下とすることが知られている（特開平２−２６７１９５号公報）。これは、空孔欠陥を作る要素である空孔型点欠陥（ｖａｃａｎｃｙ）の結晶成長界面での導入量を減少させ、また単結晶の冷却速度を緩やかなものとすることにより、冷却中に発生する過飽和な空孔型点欠陥（ｖａｃａｎｃｙ）の発生を抑えるものである。しかしながら、この方法では、成長速度の低下による生産性の低下を招くとともに、転位ループ等のＣＯＰとは別種の結晶欠陥を発生させると言う問題がある。
【０００４】
ＣＯＰ発生を抑制する技術としては、単結晶の冷却挙動の制御、特に単結晶が約１２００℃から１０００℃の温度範囲を通過する時間の制御が有効であることが知られている（特開平８−１２４９３号公報、特開平８−９１９８３号公報、特開平９−２２７２８９号公報）。これらの技術は、単結晶の成長速度を大きく低下させないため、生産性という点では問題はないが、ＣＯＰ密度の低減下限は概ね１０5 個／ｃｍ3 程度であり、更なる低減、例えば１０4 個／ｃｍ3 以下の密度を達成することは困難である。
【０００５】
また、ＣＯＰ低減技術として結晶育成時に結晶を冷却する際８５０℃〜１１００℃の温度範囲での冷却中の単結晶の保持時間を８０分未満とし、または結晶を育成する際窒素濃度が１×１０14ａｔｏｍｓ／ｃｍ3であるシリコン単結晶を育成し、その後シリコンウエハに加工後１０００℃以上の温度で１時間以上熱処理する技術が知られている（特開平１０−９８０４７号公報）。これは、結晶製造時に発生するＣＯＰのサイズ分布をより小さい方にシフトさせることにより熱処理の際に欠陥を消滅させやすくする技術である。しかしながら、このサイズ減少の効果は酸素濃度が低いほど顕著とされており、チョクラルスキー法で常用される７〜１０×１０17ａｔｏｍｓ／ｃｍ3の酸素濃度では実施されていない。このため、通常基板中の酸素濃度を高めることにより得られる基板内部での酸素析出物の発生を利用したゲッタリング能の付与とＣＯＰの低減との両立が難しい。
【０００６】
また、単結晶育成時のＣＯＰ低減技術以外にも、単結晶からスライス・研磨して基板とした後に熱処理をすることにより、基板表面のＣＯＰを低減・消滅させる技術も知られている。例えば、特開平３−２３３９３６号公報には、８００〜１２５０℃で１０時間以下の熱処理を行うことが提案されている。しかしながら、この公報の実施例に示されている酸化雰囲気で熱処理を行うと、基板表面の酸化侵食に伴い、空孔欠陥が基板表面に転写され、基板表面のピットの増大を招くと言う欠点があるとともに、基板表面から深さ１μｍの範囲内のＣＯＰ密度を１０4 個／ｃｍ3 以下とすることは困難である。また、特開昭５９−２０２６４号公報には、水素雰囲気中で熱処理することが提案されている。この方法は、水素雰囲気を用いることにより、最表面のＣＯＰを消滅させ、かつ表面から０．５μｍ以内のＣＯＰ密度を１０4 個／ｃｍ3 以下とすることができるが、表面からさらに深い部分のＣＯＰ密度を１０4 個／ｃｍ3 以下とすることはできず、デバイス作成の観点からは無欠陥層の形成が不充分である。さらに、この方法では、水素という爆発性の雰囲気を用いるため安全上の対策を充分に行う必要がある。
【０００７】
さらに本発明者らは、半導体デバイス作成用のシリコン半導体基板において、前述したような従来の技術では完全には除去できないデバイス作成上問題となる結晶欠陥を、生産性良く、効果的に低減あるいは消滅させたシリコン半導体基板を製造する方法として、特定濃度の窒素を含有するシリコン融液を用いてＣＺ法により育成したシリコン単結晶から得たシリコン半導体基板を、１０００℃以上１３００℃以下の温度で１時間以上熱処理する、および同様のシリコン半導体基板上にエピタキシャル成長層を堆積させるシリコン単結晶基板の製造方法を提案した（特開２０００−２６１９６号公報）。このように窒素ドープの結晶においてはｇｒｏｗｎ−ｉｎ欠陥として酸素析出物が高密度に形成され、ゲッタリングサイトとして活用することができること、またこのｇｒｏｗｎ−ｉｎ欠陥はＤＺ層を作成する際に容易に消滅し、高品質なＤＺ層を作成できるというものである。
【０００８】
このように窒素ドープを用いた欠陥制御技術の本質はｇｒｏｗｎ−ｉｎ酸素析出物の生成にあるが、この析出物の密度は、引上速度、窒素添加量によっては、あまり大きく変わらず、ゲッタリング能力をさらに増加させるために析出物密度をさらに向上させるという要望に答えることは困難であった。
【０００９】
【発明が解決しようとする課題】
本発明は、半導体デバイス作成用のシリコン半導体基板において、ゲッタリング能力をさらに向上させることのできるシリコン半導体基板及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明者らは、窒素ドープのシリコン半導体基板中に生成するｇｒｏｗｎ−ｉｎ欠陥の析出密度の向上について鋭意検討を加え、基板表面部に高品質なＤＺ層を容易に作成し得る一方で、基板の厚み中心領域における析出欠陥の密度をより高いものとできることを見出し、本発明を完成させたものである。
【００１１】
即ち、本発明は、（１）シリコン半導体基板中の窒素含有量が１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下であり、炭素含有量が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4個／ｃｍ3以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であることを特徴とするシリコン半導体基板である。
【００１２】
本発明はまた、（２）１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、非酸化性雰囲気において１０００℃以上１３００℃以下の温度で１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法であって、さらに（３）シリコン単結晶をチョクラルスキー法により育成する際に、引上速度をＶ（ｍｍ／ｍｉｎ）、シリコン融液から１３００℃までの温度範囲における引上軸方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇ≧０．２（ｍｍ2／℃・ｍｉｎ）を満足する条件で育成することが望ましい。
【００１３】
本発明はまた、（４）１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板である。
【００１４】
本発明はまた、（５）１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法である。
【００１５】
本発明はまた、（６）上記（１）記載のシリコン単結晶基板の表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板である。
【００１６】
本発明はまた（７）上記（２）または（３）に記載の製造方法において得られたシリコン単結晶基板の表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法である。
【００１７】
【発明の実施の形態】
以下に、本発明について詳細に説明する。
【００１８】
本発明に係る第１のシリコン半導体基板は、シリコン半導体基板中の窒素含有量が１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下であり、炭素含有量が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4個／ｃｍ3以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であることを特徴とする。
【００１９】
なお、ここでいう結晶欠陥に含まれるものとしては空孔欠陥、酸素析出物、積層欠陥などのデバイス不良の原因となるあらゆる結晶欠陥を指す。
【００２０】
シリコン単結晶中に窒素を導入することにより、結晶育成時の点欠陥濃度及び点欠陥の凝集挙動が変化して、結晶中に空孔欠陥を形成せず、１０7 個／ｃｍ3 以上の比較的高密度の析出物が発生するようになる。シリコンウエハの電気的特性の変化やデバイス熱処理時の積層欠陥などの欠陥発生を起こすことなく、ウエハ表面の微小ピットの発生を抑制するためには、シリコンウエハ中の窒素含有量を１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3 以下とする必要がある。
【００２１】
基板中の窒素含有量が、１×１０13ａｔｏｍｓ／ｃｍ3 未満では空孔欠陥を完全には消滅させ難く、２×１０16ａｔｏｍｓ／ｃｍ3 超になると結晶育成の際転位が入りやすくなり、また窒素が酸素と複合欠陥を形成して基板の抵抗を変化させたり、さらに熱処理により積層欠陥ができやすくなる。なお、基板中の窒素含有量は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いることにより測定できる。但しＳＩＭＳ測定の場合１０13オーダーの測定は難しく、低い窒素濃度は定量できない場合もあるが、この場合でも窒素の信号がバックグラウンドの信号よりも２倍以上の強度で局所的な増加を示す場合があり、この結晶でも窒素添加の効果は同様に起こる。
【００２２】
本発明に係る第１のシリコン単結晶基板は、上記したような所定濃度で窒素を含有することに加えて、さらに炭素を含有する。シリコン単結晶中の炭素は低温での析出核となり得るため、窒素の効果と相俟って、安定したより高密度の析出物を形成することが可能となる。特に窒素が作る析出物は比較的高温で析出しやすいが、炭素は低温で析出核となるため、お互いに相補って、広い温度範囲で高密度の析出物を作ることができる。
【００２３】
このシリコン基板中の炭素の含有量としては、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下とする必要がある。
【００２４】
基板中の炭素含有量が、１×１０16ａｔｏｍｓ／ｃｍ3未満では窒素がつくる欠陥密度に比べ炭素による欠陥密度の増大の効果が十分でなく、一方１×１０18ａｔｏｍｓ／ｃｍ3超では結晶成長の際ポリ化が起き単結晶が育成しがたくなるためである。なお基板中の炭素含有量は赤外吸収を用いることにより測定できる。
【００２５】
上記所定濃度で窒素および炭素を含有した結晶は、非常に高密度で結晶欠陥を有するが、結晶中に空孔欠陥を形成しない、もしくは空孔欠陥を変容させ、主として酸素析出物が発生しているため、ウエハ表面の酸素を外方拡散させるだけで欠陥を容易にかつほぼ完全に消滅させることができる。
【００２６】
デバイスの構造的な破壊を確実に引き起こす欠陥は、直径換算で０．１μｍ以上の大きさを持つものであり、この大きさより小さい欠陥は障害にならないことが多い。また、シリコン半導体基板のデバイス作成では、表面から深さ１μｍまでの領域の欠陥が歩留まりに大きく影響するため、少なくとも基板表面から深さ１μｍの領域において、デバイスに有害な欠陥を除去できれば、基板上に作成するデバイスの歩留りを大幅に向上できる。欠陥密度としては体積密度で１０4 個／ｃｍ3 以下であれば１ｃｍ×１ｃｍ×１μｍの領域に欠陥１個の割合であり、現在のデバイスの大きさを考慮するとほぼ十分な欠陥密度であると考えられる。
【００２７】
一方、基板の厚み中心領域における欠陥は、デバイス製作プロセスにおける有害不純物に対するゲッタリング効果を発揮する上で高密度に存在することが望ましく、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であると、非常に優れたイントリンシックゲッタリング（ＩＧ）が期待できる。なお、シリコン半導体基板の厚み中心領域とは、ウエハ表面から１μｍより深い、好ましくは２０μｍ以上内部の領域を指すものである。
【００２８】
このような本発明に係る第１のシリコン半導体基板の製造において用いられるシリコン単結晶の製造条件としては、ＣＺ法により上述の窒素および炭素濃度条件を満足する基板が得られるものであれば良く、特に限定されるものではない。さらに本発明において用いられ得るＣＺ法としては、通常のＣＺ法のみならず、例えば、磁場印加ＣＺ法等の従来知られる種々の付加的要件を付したＣＺ法が含まれる。
【００２９】
しかしながら、生産性良く効率的に本発明のシリコン半導体基板を製造するためには、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液を用いて、ＣＺ法又は磁場印加ＣＺ法に従いシリコン単結晶を育成することが望ましい。窒素の偏析係数は７×１０-4であり、また炭素の偏析係数は０．０７であって、１×１０16ａｔｏｍｓ／ｃｍ3 以上３×１０19ａｔｏｍｓ／ｃｍ3 以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液を用いれば、１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下の炭素を含有する結晶を育成し得る。
【００３０】
さらに、ＣＺ法もしくは磁場印加ＣＺ法で結晶を育成する際、引上速度をＶ（ｍｍ／ｍｉｎ）とし、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇ値を０．２（ｍｍ2 ／℃ｍｉｎ）以上の条件のもとで、１×１０16ａｔｏｍｓ／ｃｍ3 以上３×１０19ａｔｏｍｓ／ｃｍ3 以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液より育成し（通常の引き上げ炉ではこれは引上速度約１．５ｍｍ／ｍｉｎ以上で、結晶中の窒素濃度が５×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下で、炭素濃度が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下に対応する）、その結晶から作成した半導体基板を用いて後述するような熱処理を行うことにより、表面無欠陥領域（ＤＺ層）の深さを１μｍ以上より深くすることができる。
【００３１】
このようなシリコン単結晶から得たシリコン半導体基板を用いて、表面近傍領域および厚み中心領域に上記所望の欠陥密度を有するものとするためには、このシリコン単結晶から得たシリコン半導体基板を、１０００℃以上１３００℃以下の温度で１時間以上熱処理することが望ましい。
【００３２】
上記の様に結晶中に窒素を１×１０13ａｔｏｍｓ／ｃｍ3 以上２×１０16ａｔｏｍｓ／ｃｍ3 以下含有し、炭素を１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下含有する結晶は結晶中の空孔欠陥を変容させ、酸素析出物が発生しているため、ウエハ表面の酸素を外方拡散させるだけで欠陥をほぼ完全に消滅させることができる。それに対し、従来の結晶は空孔欠陥を消滅させなければならず、その消滅にはシリコンの点欠陥の吸収放出及び結晶中の酸素の析出・放出が複雑にからむためその熱処理パターンは複雑になり、熱処理温度も１２００℃程度の高温が必要であり、また雰囲気として水素などの危険なガスを用いないとより完全に消滅させることはできない。本発明の熱処理温度に関しては１０００℃以上１３００℃以下、望ましくは１１００℃以上１２００℃以下が適当である。温度が低いと酸素の外方拡散に多大の時間を要し、温度が高すぎると結晶中の熱平衡酸素固溶度が上がり酸素の外方拡散が起きなくなる。また、１１５０℃以上では高温になればなるほど基板表面の面荒れの問題が生じる。また一般的に、熱処理炉を高温で稼働させる際には予期しない炉体の汚染が生じやすくなるため、その危険性を減少させるためには熱処理温度を低くできることが望ましい。従って、必要なＤＺ層の深さおよび経済的な観点からの熱処理時間の許容時間を勘案しながら、表記の温度範囲でできるだけ低い温度で熱処理することが望ましい。
【００３３】
また、本発明のウエハにおいて内部の酸素析出物は熱処理により成長するため、熱処理ウエハは内部に極めて高密度のゲッタリング層を持つことができる。通常のこの様な表面にＤＺ層を持ち内部に高密度のゲッタリング層を持つ、いわゆるＩＧウエハは３段の熱処理（酸素の外方拡散＋酸素析出核の形成＋酸素析出物の形成）によってのみ作成することができるが、本発明の製造方法を用いれば、通常のＩＧウエハよりもより完全性が高いＤＺ層を持ちかつ内部に極めて高密度のゲッタリング層を持つウエハを一回の熱処理で作成することが可能である。
【００３４】
熱処理雰囲気としてはウエハ表面の酸素濃度を効果的に低減でき、その結果窒素および炭素添加により発生した析出欠陥を容易に消滅させることができる非酸化性雰囲気が好ましい。非酸化性ガスとしては、経済性の観点からアルゴンガスが望ましい。含有不純物純度、特にガス中の不純物酸素の量を減らすという点ではヘリウムガスを用いる利点があるが、経済性および、ヘリウムガスの大きな熱伝導性に由来する熱処理炉の取り扱いの難しさの等の問題がある。窒素ガスは基板表面に窒化物を形成するため不適当である。水素などの還元性雰囲気もアルゴンガスと同等の効果を持つため使用することが可能であるが、取り扱いの難しさ、特に爆発の危険性があることから、必ずしも適当であるとは言えない。
【００３５】
さらに付記すべきは、熱処理中に混入する不純物の量をできる限り減らす必要があることである。これは、試料の炉体内への挿入時を含む炉内雰囲気中の酸素がＤＺ層の完全性や結晶表面の面荒れに大きな影響を与えるためである。この点に関しては特開平１１−１３５５１１号公報で指摘しているとおりである。また、これには不純物を低減することにより、表層の結晶の完全性をより上げることができることを指摘しており、この効果を用いて熱処理前に結晶表面に存在したＣＯＰピットを平滑化することが可能である。
【００３６】
雰囲気ガスとして非酸化性雰囲気ではなく、酸素を０．０１ｖｏｌ％以上１００ｖｏｌ％以下含む雰囲気を用いることもできるが、この場合は表面の再研磨が必要である。酸素を混合させるメリットとしては前節で指摘した、熱処理中に混入する水分などの不純物の管理をゆるめることができることが挙げられる。具体的な雰囲気としては、アルゴンなどの不活性ガス雰囲気中に酸素を混合したガスが用いられる。混合させる酸素の量としては数％が望ましいが、１００ｖｏｌ％酸素ガスを用いることも可能である。混合量が０．０１ｖｏｌ％未満であると、雰囲気ガスへの水分などの不純物の混入を厳密に管理せねばならなくなり、酸素を混合させるメリットが無くなる。熱処理後のウエハ表面には、熱処理中に発生した酸化膜により結晶欠陥の痕が、化学エッチングのピットのようにウエハ表面に発生するため、表面の再研磨が必要である。欠陥痕を完全に除去するためには表面を０．５μｍ以上研磨する必要がある。また、再研磨量が１．０μｍより大きいと、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4 個／ｃｍ3 以下である表面無欠陥層の厚みを１μｍ以上とすることが困難である。
【００３７】
以上のように、結晶育成の際に窒素および炭素を含有させた結晶を熱処理することにより、従来よりも単純、安全かつプロセス汚染の可能性が少ない熱処理条件で、従来の熱処理ウエハと同等以上の欠陥密度の低減、従来以上の深さのＤＺ層を得ることができることに加え、ウエハ内部に非常に高密度の析出欠陥を有するＩＧ層を形成することができる。
【００３８】
次に、本発明に係る第２のシリコン単結晶基板は、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とする。
【００３９】
窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の濃度で、また炭素を１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の濃度で含有するように成長させたシリコン結晶は、先に説明したとおり、窒素が結晶育成時の点欠陥濃度及び点欠陥の凝集挙動を変化させ、結晶中にＣＯＰに代表される０．１μｍ程度かそれ以上の空孔欠陥を変容させる。通常、結晶成長時に結晶温度が１１５０℃〜１０５０℃程度の範囲の比較的高温で空孔欠陥を形成するが、窒素を所定量含有させると窒素が原子空孔の凝集を抑制することで該空孔欠陥を低減化する。一方、これよりも低い温度領域で、窒素および炭素は酸素析出物の核形成を助長し、高密度に微細で分散化させた酸素析出物を発生させる。特に、窒素および炭素含有のシリコンウエハ中の微小酸素析出物の形態は、高温で不安定な析出物を形成し、エピタキシャル成長工程における前熱処理工程である水素処理工程やエピタキシャル単結晶堆積工程において、酸素の外方拡散効果によってシリコンウエハ表面領域に存在するものは容易に分解・収縮する。その結果、サイズが直径換算で０．１μｍ以上の結晶欠陥密度が１０4個／ｃｍ3 以下であるような領域がエピタキシャル層のみならずエピタキシャル層堆積前のシリコンウエハ表面から少なくとも深さ１μｍまでの領域において容易に形成する。
【００４０】
一方、基板内部の微細な酸素析出物は、基板表面近傍に存在するものとは異なり、酸素が外方拡散して分解消滅することなくエピタキシャル層堆積工程を経ても完全には溶解消滅せず、直径換算で０．１μｍ以上の結晶欠陥が５×１０9個／ｃｍ3 以上で残留し、デバイス製造工程の熱処理において成長し、ＩＧ作用に有効な結晶欠陥を誘起させ、従来に比べて顕著にＩＧ効果を増強させたシリコン半導体基板を製造することが可能となる。
【００４１】
従って、このような窒素および炭素を所定量含有するシリコンウエハを用いることで、より完全な無欠陥エピタキシャル層を有するシリコン半導体基板を提供できる。
【００４２】
この第２のシリコン半導体基板を製造するにおいては、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液を用いてＣＺ法又は磁場印加ＣＺ法により育成したシリコン単結晶インゴットをスライス、鏡面研磨して得られるシリコン半導体基板を用い、表層にシリコン単結晶層をエピタキシャル成長させる。エピタキシャル成長法は、気相成長装置で行うが、通常、気相成長前に、水素ガス雰囲気内で所定（一般には９００℃から１２００℃の範囲内の一定温度）の温度域まで昇温し、引き続き塩化水素を含むガス等によるエッチングを数分行い、表面コンタミネーション除去及びウエハ表面の活性化を行った後、シラン系ガスを用いてウエハ表面にエピタキシャル薄膜を成長させるものである。
【００４３】
次に本発明に係る第３のシリコン半導体基板は、前記第１の発明のシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とする。
【００４４】
すなわち、第３のシリコン半導体基板は、シリコン半導体基板中の窒素含有量が１×１０13ａｔｏｍｓ／ｃｍ3以上２×１０16ａｔｏｍｓ／ｃｍ3以下であり、炭素含有量が１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０4個／ｃｍ3以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０9個／ｃｍ3以上であるシリコン半導体基板の表面に、さらにエピタキシャル層を堆積することによって、より完全に基板表面の無欠陥化を図ったものであり、高品質でかつ十分な深さの無欠陥層を表面領域に有し、かつ基板内部には極めて高いゲッタリング能力を有するシリコン半導体基板となるものである。
【００４５】
この第３のシリコン半導体基板を製造するにおいては、第１のシリコン単結晶の製造工程の後に、第２のシリコン単結晶の製造におけるエピタキシャル法によるシリコン単結晶層の堆積工程を付加すれば良い。すなわち、１×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、非酸化性雰囲気において１０００℃以上１３００℃以下の温度で１時間以上熱処理し、熱処理後に得られるシリコン半導体基板の表層にシリコン単結晶層をエピタキシャル成長させるものである。
【００４６】
このように、本発明の第３のシリコン半導体基板を製造するための方法は、上記したような所定濃度の窒素および炭素添加した基板表面にエピタキシャル層を積層する上で、より完全に基板表面の無欠陥化を促進するためにエピタキシャル成長前に高温熱処理を施し、表面と内部の結晶欠陥密度の差を顕著にさせる方法である。
【００４７】
第１のシリコン半導体基板に係る製造方法におけると同様の理由から、熱処理温度は１０００℃以上１３００℃以下、望ましくは１１００℃以上１２００℃以下が適当である。従って、エピタキシャル成長前の基板表面領域に必要な無欠陥層の深さおよび経済的な観点からの熱処理時間の許容時間を勘案しながら、上記の温度範囲でできるだけ低い温度で熱処理することが望ましい。熱処理方法としては、酸化性雰囲気でもよいが、エピタキシャル層堆積のためには不要な酸化膜の形成を排除するために非酸化性ガス雰囲気中で熱処理することが好ましい。またエピタキシャル成長については、第２のシリコン半導体基板に係る製造方法において先に説明したと同様のものである。
【００４８】
【実施例】
以下に本発明の実施例を挙げて説明するが、本発明はこれらの実施例の記載によって何ら限定されるものではない。
【００４９】
実施例１
炭素粉末および窒化珪素をポリシリコン原料と共に融解し、結晶をＣＺ法により作成した。原料のシリコン融液中の炭素濃度が１．５×１０18ａｔｏｍｓ／ｃｍ3となるように炭素粉末を添加し、また同様に融液中の窒素濃度が１×１０18ａｔｏｍｓ／ｃｍ3となるように窒化珪素を添加した。この融液を用いて直径２００ｍｍ、比抵抗１０Ωｃｍの結晶を得た。結晶を育成する際の平均引上速度は約１ｍｍ／分であった。この結晶からシリコンウエハを作成した。シリコンウエハ中の炭素濃度は約１×１０17ａｔｏｍｓ／ｃｍ3であり、窒素濃度は１．５×１０15ａｔｏｍｓ／ｃｍ3であった。
【００５０】
このウエハの表面にＤＺ層を作成するために、８００℃で熱処理炉内に挿入し、挿入後１０℃／分で昇温し１１５０℃で８時間保持した後、−１０℃／分で降温し８００℃で基板を取り出した。熱処理に用いたガスはコールドエバポレーターにより供給されたアルゴンガスをユースポイントで純化装置により精製したガスを用いた。ガス中の不純物濃度は５ｖｏｌｐｐｍ以下であった。このガスを上記熱処理を通して雰囲気として用いた。また基板の挿入時には炉前に設けられたパージボックスによりパージを行い、試料を待機させている炉前の雰囲気が不純物５ｖｏｌｐｐｍ以下のアルゴン雰囲気になったことを確認した後、炉口を開け、基板を挿入した。
【００５１】
この熱処理後、さらに下記の表１に示す２段熱処理を行い、ウエハ表面から１μｍの深さにおける直径換算で０．１μｍ以上の結晶欠陥の密度、および基板の厚さ中心における同様の欠陥密度を測定した。得られた結果を表１に示す。
【００５２】
比較例１
炭素の添加を行わない以外は、上記実施例１と同様にして結晶を育成した。得られた結晶より作成したウエハに対し、実施例１と同じＤＺ層作成熱処理を行った後、実施例１と同様の２段熱処理を行い、欠陥密度を測定した。得られた結果を表１に示す。
【００５３】
比較例２
窒素の添加を行わない以外は、上記実施例１と同様にして結晶を育成した。得られた結晶より作成したウエハに対し、実施例１と同じＤＺ層作成熱処理を行った後、実施例１と同様の２段熱処理を行い、欠陥密度を測定した。得られた結果を表１に示す。
【００５４】
比較例３
炭素および窒素のいずれの添加も行わない以外は、上記実施例１と同様にして結晶を育成した。得られた結晶より作成したウエハに対し、実施例１と同じＤＺ層作成熱処理を行った後、実施例１と同様の２段熱処理を行い、欠陥密度を測定した。得られた結果を表１に示す。
【００５５】
【表１】
表１に示すように、実施例１と比較例１〜３を比べると、ウエハ表面のＤＺ層の品質は同等であるが、基板中心の欠陥密度が実施例１の方が、数倍多くなっており、ゲッタリング能に優れる基板となっていることが判る。
【００５７】
実施例２
上記実施例１で用いたものと同様の結晶から作成したシリコンウエハをエピタキシャルウエハの基板として用い、エピタキシャルウエハを作成した。
【００５８】
エピタキシャルウエハの製造にあっては、基板をエピタキシャル成長装置に装填し、水素ガス雰囲気内で１１００℃〜１１５０℃まで昇温し、その後塩化水素ガスによるエッチングを数分行い、トリクロルシランガスを用いて１１５０℃でウエハ表面にエピタキシャル薄膜を５μｍ成長させた。
【００５９】
エピタキシャルウエハを作成後、さらに下記の表２に示す２段熱処理を行い、ウエハ表面から１μｍの深さにおける直径換算で０．１μｍ以上の結晶欠陥の密度、および基板の厚さ中心における同様の欠陥密度を測定した。得られた結果を表２に示す。
【００６０】
比較例４〜６
実施例２において、エピタキシャルウエハの基板として、それぞれ比較例１〜３で用いたものと同様の結晶から作成したシリコンウエハを用いる以外は、実施例２と同様にしてエピタキシャルウエハを作成し、さらに実施例２と同様に２段熱処理を行った後、欠陥密度を測定した。得られた結果を表２に示す。
【００６１】
【表２】
表２に示すように、実施例２と比較例４〜６を比べると、ウエハ表面のＤＺ層（エピタキシャル層）の品質は同等であるが、基板中心の欠陥密度が実施例２の方が、数倍多くなっており、ゲッタリング能に優れる基板となっていることが判る。
【００６３】
なお、ライフタイムはすべて３００μｓｅｃ以上で問題なく、熱処理評価後のエピタキシャル層内の結晶欠陥発生も皆無であり、エピタキシャル層から元のシリコンウエハ表面下まで、無欠陥層は広く、酸素析出物などの微小欠陥のエピタキシャル層への突き出しはなかった。
【００６４】
実施例３
実施例１で用いたものと同様の結晶から作成したシリコンウエハに対し、実施例１におけると同様のＤＺ作成熱処理を施した後、このウエハをエピタキシャルウエハの基板として用い、エピタキシャルウエハを作成した。
【００６５】
エピタキシャルウエハの製造にあっては、基板をエピタキシャル成長装置に装填し、水素ガス雰囲気内で１１００℃〜１１５０℃まで昇温し、その後塩化水素ガスによるエッチングを数分行い、トリクロルシランガスを用いて１１５０℃でウエハ表面にエピタキシャル薄膜を５μｍ成長させた。
【００６６】
エピタキシャルウエハを作成後、さらに下記の表３に示す２段熱処理を行い、ウエハ表面から１μｍの深さにおける直径換算で０．１μｍ以上の結晶欠陥の密度、ウエハ表面から６μｍの深さ（元々の基板表面から深さ１μｍ）、および基板の厚さ中心における同様の欠陥密度を測定した。得られた結果を表３に示す。
【００６７】
比較例７〜９
実施例３において、エピタキシャルウエハの基板として、それぞれ比較例１〜３で用いたものと同様の結晶から作成したシリコンウエハをＤＺ作成熱処理したものを用いる以外は、実施例３と同様にしてエピタキシャルウエハを作成し、さらに実施例３と同様に２段熱処理を行った後、欠陥密度を測定した。得られた結果を表３に示す。
【００６８】
【表３】
表３に示すように、実施例３と比較例７〜９を比べると、ウエハ表面のＤＺ層（エピタキシャル層）の品質は同等であるが、基板中心の欠陥密度が実施例３の方が、数倍多くなっており、ゲッタリング能に優れる基板となっていることが判る。
【００７０】
【発明の効果】
以上述べたように本発明のシリコン半導体基板は、基板表面部に高品質かつ十分な深さの無欠陥層を有する一方で、基板の厚み中心領域において高密度に析出欠陥を有し優れたゲッタリング能力が期待できるため、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適である。
Claims (7)
- 結晶育成時に窒素および炭素を添加し、シリコン半導体基板中の窒素含有量が１×１０１３ａｔｏｍｓ／ｃｍ３以上２×１０１６ａｔｏｍｓ／ｃｍ３以下であり、炭素含有量が１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下であるチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板であって、少なくとも基板表面から深さ１μｍまでの領域において、直径換算で０．１μｍ以上の結晶欠陥の密度が１０４個／ｃｍ３以下であり、基板の厚み中心において、直径換算で０．１μｍ以上の結晶欠陥の密度が５×１０９個／ｃｍ３以上であることを特徴とするシリコン半導体基板。
- １×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板を、非酸化性雰囲気において１０００℃以上１３００℃以下の温度で１時間以上熱処理することを特徴とするシリコン半導体基板の製造方法。
- シリコン単結晶をチョクラルスキー法により育成する際に、引上速度をＶ（ｍｍ／ｍｉｎ）、シリコン融液から１３００℃までの温度範囲における引上軸方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇ≧０．２（ｍｍ2／℃・ｍｉｎ）を満足する条件で育成する請求項２に記載のシリコン半導体基板の製造方法。
- １×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板。
- １×１０16ａｔｏｍｓ／ｃｍ3以上３×１０19ａｔｏｍｓ／ｃｍ3以下の窒素を含有し、かつ１×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下の炭素を含有するシリコン融液よりチョクラルスキー法により育成したシリコン単結晶から得たシリコン半導体基板表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法。
- 請求項１に記載のシリコン単結晶基板の表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板。
- 請求項２または３に記載の製造方法において得られたシリコン単結晶基板の表面に、エピタキシャル法によりシリコン単結晶層を堆積することを特徴とするシリコン半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080222A JP3870293B2 (ja) | 1999-03-26 | 2000-03-22 | シリコン半導体基板及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-84908 | 1999-03-26 | ||
| JP8490899 | 1999-03-26 | ||
| JP2000080222A JP3870293B2 (ja) | 1999-03-26 | 2000-03-22 | シリコン半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000344598A JP2000344598A (ja) | 2000-12-12 |
| JP3870293B2 true JP3870293B2 (ja) | 2007-01-17 |
Family
ID=26425873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080222A Expired - Lifetime JP3870293B2 (ja) | 1999-03-26 | 2000-03-22 | シリコン半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870293B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020179003A1 (en) * | 2000-04-14 | 2002-12-05 | Makoto Iida | Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them |
| JP4710603B2 (ja) * | 2000-04-14 | 2011-06-29 | 信越半導体株式会社 | アニールウエーハとその製造方法 |
| JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
| JP2002201091A (ja) * | 2000-09-01 | 2002-07-16 | Wacker Nsce Corp | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 |
| JP2002289820A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| US7084459B2 (en) | 2001-05-29 | 2006-08-01 | Nippon Steel Corporation | SOI substrate |
| JP2003002785A (ja) | 2001-06-15 | 2003-01-08 | Shin Etsu Handotai Co Ltd | 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法 |
| JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP4032342B2 (ja) * | 2002-03-27 | 2008-01-16 | 株式会社Ｓｕｍｃｏ | 半導体シリコン基板の製造方法 |
| CN100461349C (zh) * | 2003-10-21 | 2009-02-11 | 株式会社上睦可 | 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法 |
| JPWO2006137146A1 (ja) * | 2005-06-24 | 2009-01-08 | 富士通株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP5830215B2 (ja) * | 2008-10-01 | 2015-12-09 | 信越半導体株式会社 | エピタキシャルウエーハ並びにその製造方法 |
-
2000
- 2000-03-22 JP JP2000080222A patent/JP3870293B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000344598A (ja) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100541882B1 (ko) | 실리콘 반도체 기판 및 그의 제조 방법 | |
| JP4797477B2 (ja) | シリコン単結晶の製造方法 | |
| TW507024B (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| JP4460671B2 (ja) | シリコン半導体基板及びその製造方法 | |
| EP1909315A1 (en) | Silicon wafer and process for producing the same | |
| TWI390091B (zh) | Silicon single crystal wafer and its manufacturing method | |
| US20020142171A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JP2007022863A (ja) | シリコン単結晶の育成方法およびシリコンウェーハの製造方法 | |
| JP3870293B2 (ja) | シリコン半導体基板及びその製造方法 | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JP3989122B2 (ja) | シリコン半導体基板の製造方法 | |
| JP4529416B2 (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
| JP4084902B2 (ja) | シリコン半導体基板及びその製造方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JP5262021B2 (ja) | シリコンウェーハ及びその製造方法 | |
| JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2000281490A (ja) | シリコン半導体基板及びその製造方法 | |
| JP4223437B2 (ja) | シリコン半導体基板 | |
| WO2021166895A1 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP2009073684A (ja) | エピタキシャルウェーハの製造方法 | |
| JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP3726622B2 (ja) | 半導体シリコンウエーハの製造方法 | |
| JP2002076005A (ja) | シリコン単結晶ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060921 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3870293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |