CN100461349C - 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法 - Google Patents

高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法 Download PDF

Info

Publication number
CN100461349C
CN100461349C CNB2004800310619A CN200480031061A CN100461349C CN 100461349 C CN100461349 C CN 100461349C CN B2004800310619 A CNB2004800310619 A CN B2004800310619A CN 200480031061 A CN200480031061 A CN 200480031061A CN 100461349 C CN100461349 C CN 100461349C
Authority
CN
China
Prior art keywords
wafer
heat treatment
oxygen
silicon wafer
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004800310619A
Other languages
English (en)
Other versions
CN1871698A (zh
Inventor
栗田一成
定光信介
高尾浩之
宝来正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN1871698A publication Critical patent/CN1871698A/zh
Application granted granted Critical
Publication of CN100461349C publication Critical patent/CN100461349C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种高电阻硅晶片的制造方法。根据本发明的高电阻硅晶片的制造方法，通过使用利用CZ法得到的电阻高并且含有碳的硅晶片，组合进行利用升温操作(lumping)的第1热处理、由高温热处理及中温热处理构成的第2热处理，就可以有效地抑制氧给体的生成，即使在设备制造的工序中的热处理后，也可以维持高电阻，可以获得抑制了电阻率的变动的高电阻硅晶片。另外，由于如果使用该高电阻硅晶片，则可以制造优良的外延晶片及SOI晶片，因此可以在高频通信设备或模拟、数字混载设备等广泛的领域中使用。

Description

高电阻硅晶片的制造方法以及外延晶片及SOI晶片的制造方法
技术领域
本发明涉及高频通信设备或模拟、数字混载设备的支撑基板等中所使用的高电阻硅晶片的制造方法以及使用了所得的高电阻硅晶片的外延晶片及SOI晶片的制造方法。
背景技术
在CMOS工艺中，随着电路的RF特性(高频特性：Radio Frequency)的飞速的提高，RF领域的低成本RF—CMOS—LSI已经被实现。例如，向适于携带机器的收发器IC、适于高速大容量的传送的无线LAN收发器IC或模拟、数字混载设备中的应用十分显著。
并且，由于CMOS工艺中的RF特性差，RF—CMOS电路的制造成本也高，利用CMOS工艺进行的高频电路的设计尚未被积极地采用。由此，在以往的高频电路的设计中，利用GaAs等化合物半导体的电路基板是主流。但是，GaAs等基板虽然RF特性优良，然而制造费用昂贵，在晶片直径的大直径化、晶体缺陷控制性等方面存在问题。
与之相反，硅晶片具有如下特征，即，在晶片直径的大直径化、晶体缺陷的控制性方面优良，并且制造费用低廉。由此，作为RF—CMOS电路基板虽然可以考虑利用硅晶片，然而通常来说，在将电阻值为10Ωcm以下的晶片作为电路基板使用的情况下，在RF—IC的性能提高上有限制。
这是因为，RF电路与数字电路不同，利用片内的感应元件、高精度的电容元件等模拟无源元件，特别是硅晶片基板的寄生效果对感应元件特性会产生很大影响，因此仅利用工艺的精细化，在设备性能的提高方面有所限制。由此，为了实现设备性能的提高，需要使硅晶片的电阻率高电阻化。
另外，在模拟、数字混载设备中，为了抑制在数字电路中产生的较深的基板噪音向模拟电路传播的情况，要求提供高电阻的硅基板。
但是，利用Czochralski法(以下称作「CZ」法)制造的硅晶体由于利用石英坩锅进行晶体生长，因此在晶体中含有过饱和的氧，该氧在设备制造的热处理工序中，因形成热给体或新给体这样的氧给体，在设备制造的工序的热处理后就会产生基板的电阻率变动这样的问题。
图1是示意性地表示氧给体产生量和晶片的电阻率的关系的图。对于电阻率为10Ωcm左右的低电阻晶片的情况，与氧给体的产生量相比，由于掺杂剂量足够多，因此即使产生氧给体，对电阻率的影响也很轻微。但是，对于高电阻的晶片的情况，由于掺杂剂量少，因此其电阻率就会受到氧给体的产生量的很大的影响。
特别是对于p型晶片的情况，由受体的空穴导致的导电性会因给体的电子的供给而抵消，使电阻率显著地上升，当给体进一步增加时，则会转化为n型的半导体，电阻率降低。在该氧给体所容易产生的温度区域中的加热，作为设备制造的热处理工序，例如在配线烧结工序中必然要进行烧结热处理。
为了抑制设备制造后的电阻率的变动，尝试采用利用磁场施加的晶体生长(MCZ法)等，降低晶体中的固溶氧浓度。但是，利用磁场施加的方法中，不仅会有制造成本的增加，而且随着晶体的大直径化，根据报告，有固溶氧浓度的下限值停留于6×1017atoms/cm3的情况，并指明在极低氧晶体的生长中有技术上的限制。另外，伴随着晶体的低氧化，在设备制造的工序的热处理后，晶体的机械强度也有可能劣化。
为了解决此种问题，近年来，提出了各种提案。首先，在国际公开第WO00/55397号文册(以下称作「文献1」)中，公布有如下的方法，即，将电阻率为100Ωcm以上、初期晶格间氧(固溶氧)浓度为10～25ppma(7.9×1017～19.8×1017atoms/cm3[Old ASTM])的含有通常的氧量的利用CZ法得到的单晶加工为晶片，对其实施氧析出处理，使得残留晶格间氧浓度在8ppma(6.4×10×1017atoms/cm3[Old ASTM])以下。利用该方法得到的晶片在设备制造过程中受到的热处理中，氧给体的产生被抑制，没有电阻率的降低。
另外，在特开2000—100631号公报(以下称作「文献2」)中，公布有关于对电阻率在100Ωcm以上的高电阻晶片实施该DZ—IG处理的晶片及其条件的发明。这与文献1中所记载的发明相同，在晶片的任意一个部分，晶格间氧浓度都在8ppm以下，具有表面附近的DZ和主体部的氧析出物层，此外DZ和氧析出物层的过渡区域的宽度在5μm以下。
根据所述的文献1、2中所提出的方法，由于使用氧浓度高的被通常使用的硅晶体，因此可以抑制制造成本，利用其后的氧析出处理来降低残存氧浓度。所以，所得的硅晶片由于降低了残存氧浓度，因此可以有效地抑制设备制造的热处理工序中的氧给体的产生。另外，由于为了降低残存氧浓度而进行氧析出热处理，因此在晶片内部(主体部)就会产生高密度的氧析出缺陷，还可以期待吸气(gettering)能力的提高。
但是，所述文献1、2中所提出的方法如前所述，是在制造了高氧浓度、高电阻晶片后，利用长时间的氧析出热处理形成高密度的氧析出物，来充分地降低残存氧浓度的方法，然而由于热处理条件的选定，并不一定能够容易地使残存氧浓度降低为8ppma以下。此外，由于这些情况，会产生若干问题。
第一个问题是，由于使硅晶片的残存氧浓度充分地降低，换言之，使残存氧浓度过多地降低，因此晶片的机械强度明显地劣化。由此，由热处理中的晶片支撑部等中产生的滑移错位就被氧固定，其结果是，会有滑移长度随着氧浓度的上升而降低的情况(例如参照M.Akatsuka et al.，Jpn.J.Appl.Phys.，36(1997)L1422)。
另外，作为对晶片赋予强度的因素有氧析出物，虽然当热应力或自重应力小时，可以抑制滑移错位的运动，提高强度，然而当它们变大时，氧析出物自身成为滑移错位源，有可能强度降低，在晶片中产生翘曲等(例如参照K.Sueoka et al.，Jpn.J.Appl.Phys.，36(1997)7095)。
第二个问题是，伴随着长时间的氧析出热处理产生的制造成本的增加。为了减少主体部的残存氧浓度，需要形成高密度的氧析出物，需要高温并且长时间的加热处理。与之相伴，利用氧析出热处理的制造成本大幅度升高，即使可以抑制初期晶片的制造成本，最终产品的晶片价格也必然非常昂贵。
第三个问题是，有可能带来伴随着氧析出热处理产生的热处理炉内的重金属污染。根据本发明人等的研究，在所述文献2中提出的热处理工艺中，加热时间至少需要17小时，最大达到47小时。由于需要如此长时间的氧析出热处理，因此无法否定热处理炉内的重金属污染的可能性。
发明内容
本发明是鉴于在所述的高电阻晶片的制造时所使用的氧析出热处理中的问题而完成的，其目的在于，提供如下的高电阻硅晶片的制造方法，即，通过对利用CZ法添加碳而生长的高电阻晶片，组合进行利用升温操作(lumping)的前热处理、高温热处理及中温热处理，实现制造费用的降低，而且可以有效地抑制设备制造的工序中热处理后的氧给体的产生，另外还可以发挥吸气能力、晶片的机械强度。
消除了在以往的高电阻晶片的制造中可能产生的问题，并具备优良的特性的高电阻硅晶片由于可以作为外延晶片，另外可以充分地作为移动体通信用的SOI晶片使用，因此本发明的目的还在于，提供使用了所述的高电阻硅晶片的外延晶片及SOI晶片的制造方法。
本发明人等为了达成所述目的，着眼于氧析出热处理时产生的氧析出物的过多生成、与之相伴发生的晶片中的残存氧浓度的显著的降低，对高电阻硅晶片的氧析出物的生成状况以及在其中受到影响的氧给体的产生状况进行了研究。
其结果是，发现通过向晶片中添加碳，可以促进氧析出，并且在氧给体的生成抑制方面，特别是在热给体的抑制方面十分有效。
一直以来，在电阻率低的硅晶片中，已知碳添加对于氧给体的生成抑制是有效的(例如参照A.B.Bean et al.，J.Phys.Chem.Solids，1972，Vol.33，pp255—268)。具体来说，在10Ωcm以下的低电阻率的情况下，对于氧给体的抑制所必需的碳添加浓度为1×1018atomos/cm3。
但是，在向100Ωcm以上的高电阻率的硅晶片中，添加了如此高浓度的碳的情况下，预测会发生有错位化的问题。但是发现，即使是初期电阻率为100Ωcm以上的高电阻晶片，也有对单晶化不会造成影响的碳浓度范围，通过控制在该范围内而添加碳，就不会产生有错位化等问题，促进氧析出，对于氧给体的生成抑制也有效果。
另外发现，通过将利用升温操作(lumping)的前热处理、高温热处理及中温热处理组合，可以更为有效地抑制新给体等氧给体。具体来说，通过实施控制了升温速率的第1热处理、由1150℃以上的高温热处理及其后的1000～1150℃的中温热处理构成的第2热处理，可以有效地抑制氧给体的生成。
此外，在使用高氧浓度的晶片的情况下，由于在控制了升温速率的第1热处理中，析出核的生长被充分地促进，核生长达到饱和了的状态，因此即使改变第2热处理的条件，也可以抑制氧给体的生成。而且，由于不需要氧析出物的过多的生成，因此可以实现伴随热处理产生的制造成本的降低。另外，由于过多的氧析出被抑制，因此可以改善晶片的机械强度。
如所述图1中所示，高电阻硅晶片中，其电阻率受到氧给体的产生量的很大的影响。特别是对于p型晶片的情况，当所生成的氧给体增加时，则会转化为n型的半导体，电阻率很大地变动。当由于该电阻率的降低，晶片内部的电阻率变得过低时，穿过比设备使用区域更深的位置的电流量增加，产生能量损耗或电流噪音，因此就会使设备特性明显地劣化。
所生成的氧给体由被推定为氧簇的热给体(Old Donor)和被认为初期形态是微小的析出物的新给体(New Donor)构成。这些氧给体被推测会因所述的第1热处理及第2热处理而产生溶解或结合形态的变化，在电气上惰性化，而使其生成受到抑制。
关于氧给体的各种研究的结果是，本发明人等以在设备制造中所采用的热处理为前提，可以清楚地确定在该热处理后在晶片内部产生的氧给体的容许量。即，在初期电阻为100Ωcm以上的高电阻晶片的情况下，如果设备制造的热处理后的氧给体的生成量在1×1013atoms/cm3以下，则可以将其后的晶片电阻率维持为高电阻，可以防止电阻值的大的变动，防止n型转化、能量损耗、电流噪音的产生。
另外，本发明人等查明，设备制造的工序中的热处理，即氧给体形成热处理后的氧给体生成量与相同热处理前的晶片中的残存氧量有很密切的关系。
图2是示意性地表示以设备制造的工序中的热处理条件为参数的晶片残存氧量与热处理后的氧给体生成量的关系的图。热处理后的氧给体的产生量明显地依赖于热处理前的晶片的残存氧量，当在设备制造中所采用的热处理条件被决定时，则晶片中的残存氧量和热处理后所生成的氧给体生成量的关系就唯一地确定。
设备制造的工序中的热处理具体来说可以设想为配线烧结工序中的烧结热处理，其加热条件为400℃下1小时～450℃下5小时。根据晶片中的残存氧在热处理时所显示的状况预测，图2中表示了4种(A～D)热处理条件，例如可以将热处理条件A设为450℃下5小时的加热处理，将热处理条件D设为400℃下1小时的加热处理。
如前所述，在使用初期电阻为100Ωcm以上的高电阻晶片的情况下，如果设备制造的工序中的热处理后的氧给体的生成量在1×1013atoms/cm3以下，则可以将其后的电阻率维持为高电阻，可以避免晶片内部的电阻率的变动。所以，如果可以将设备制造的热处理后的氧给体的容许量设为1×1013atoms/cm3以下，控制晶片中的残存氧量，则可以避免氧析出物的过多生成或与之相伴的晶片中的残存氧浓度的过度的降低。
所以，基于图2所示的关系，可以对于设备制造的工序中的每个热处理条件确定满足所述氧给体的容许量的晶片残存氧浓度。根据热处理条件A～D确定的晶片中的残存氧浓度成为a、b、c及d(a<b<c<d)。
这里，如果将晶片中的残存氧的下限设为图2所示的残存氧浓度a，另一方面，将上限设为残存氧浓度d，则通过与设备制造的工序中的热处理条件适当组合，即使在设备制造的热处理后，也可以满足所述氧给体的容许量。
即，如果明确氧给体的容许量，抑制过多的氧给体的生成，换言之，如果不过多地降低晶片的残存氧量，则不需要长时间的氧析出热处理，可以实现制造成本的降低，并且避免晶片的机械强度的劣化。
本发明是基于所述研究及见解而完成的，以下述的(1)～(5)的高电阻硅晶片的制造方法作为主旨。
(1)一种高电阻晶片的制造方法，其特征是，使用利用CZ法得到的、电阻率在100Ωcm以上、初期晶格间氧浓度为8×1017atoms/cm3(ASTMF121—1979)以上以及碳浓度为5×1015～5×1017atoms/cm3(ASTM F123—1981)的硅晶片，作为第1热处理，至少将700～850℃的温度区域的升温速率设为0.5～10℃/min，在850～1000℃下实施0.5～5小时的加热处理，另外，作为第2热处理，在1150℃以上继续1～2小时的加热处理，降温，在1000～1150℃实施2～10小时的加热处理。
(2)在所述(1)的高电阻硅晶片的制造方法中，在使用所述初期晶格间氧浓度为13×1017atoms/cm3(ASTM F121—1979)以上的硅晶片的情况下，作为所述第2热处理，最好仅实施1150℃以上1～2小时的加热处理。另外，所述第1热处理及第2热处理最好在非氧化性气氛中连续进行。
(3)在所述(1)的高电阻硅晶片的制造方法中，当对所得的硅晶片进行了设备制造的工序中的热处理时，在晶片内部产生的氧给体量最好为1×1013atoms/cm3以下。
(4)在所述(1)的高电阻硅晶片的制造方法中，最好所得的硅晶片的残存氧浓度在6.5×1017atoms/cm3(ASTM F121—1979)以上，并且在13.5×1017atoms/cm3(ASTM F121—1979)以下，当进行了设备制造的工序中的热处理时，在晶片内部产生的氧给体量在1×1013atoms/cm3以下。
(5)另外，在所述(1)的高电阻硅晶片的制造方法中，最好在所得的硅晶片的表面形成外延层，或者将所得的高电阻硅晶片作为支撑基板而制造SIMOX型SOI晶片及贴合型SOI晶片。
附图说明
图1是示意性地表示氧给体产生量与晶片的电阻率的关系的图。
图2是示意性地表示以设备制造的工序中的热处理条件为参数的晶片残存氧量与热处理后的氧给体生成量的关系的图。
图3是表示本发明的2段热处理的加热温度及加热时间的条件的图，同图(a)表示第1热处理的加热条件，同图(b)表示第2热处理的加热条件。
图4是表示本发明的第2热处理中的中温热处理的加热时间对晶片残存氧浓度造成的影响的图。
图5是表示使用初期晶格间氧浓度高的晶片时，本发明的第2热处理中的中温热处理的加热时间对晶片残存氧浓度造成的影响的图。
图6是表示第3热处理的加热温度及加热时间的条件的图。
图7是表示使用初期晶格间氧浓度高的晶片时，第3热处理中的1000℃热处理的加热时间对晶片残存氧浓度造成的影响的图。
具体实施方式
本发明的制造方法中，以电阻率在100Ωcm以上，初期晶格间氧浓度在8×1017atoms/cm3(ASTM F121—1979)以上，另外碳浓度为5×1015～5×1017atoms/cm3(ASTM F123—1981)的利用CZ法得到的硅晶片作为对象。
电阻率设为100Ωcm以上是因为，当设备的操作频率变高，特别是超过2.4GHz或5.2GHz时，在以往的10Ωcm以下的低电阻的基板中，噪音的产生或信号的衰减就变得显著，当设为高电阻时，则可以减少这些影响。
将晶片的初期晶格间氧(固溶氧)浓度设为8×1017atoms/cm3(ASTMF121—1979)以上是为了使之包含利用通常的CZ法制造的通用的硅单晶所具备的固溶氧。但是，晶片内部(主体部)的氧最好成为能形成具有吸气作用的BMD(Bulk Micro Defect)的氧析出物而存在。
碳为电中性，有促进具有吸气作用的氧析出物的形成的效果，或在因热处理使晶格间氧(固溶氧)降低，晶片强度降低时，维持强度的效果，另外，在促进氧析出方面，并且在抑制氧给体的生成方面有效果。为了达成该效果，要使之含有5×1015～5×1017atoms/cm3(ASTM F123—1981)。
此时，由于如果小于5×1015atoms/cm3(ASTM F123—1981)，则其效果不能充分地体现，如果含有过多，则在CZ法的单晶长成时容易多晶化或有错位化，因此设为5×1017atoms/cm3(ASTM F123—1981)以下。通过将碳浓度控制为该范围内，就不会产生有错位化等的问题，在促进氧析出方面，抑制氧给体的生成方面也有效果。
本发明的制造方法中，以使用所述的高电阻硅晶片，实施由第1热处理和第2热处理构成的2段热处理为特征。第1热处理必须至少将700～850℃的温度区域的升温速率设为0.5～10℃/min，在850～1000℃下实施0.5～5小时的加热处理。该第1热处理中，利用从低温开始的升温操作(lumping)，促进微小的析出核的形成及其生长。
另一方面，第2热处理必须是：在1150℃以上进行1～2小时的加热处理，接着降温为1000℃～1150℃，实施2～10小时的加热处理。第2热处理中，以促进向外扩散热处理及析出物的生长为目的。
图3是表示本发明的2段热处理的加热温度及加热时间的条件的图，同图(a)表示第1热处理的加热条件，同图(b)表示第2热处理的加热条件。作为本发明的晶片热处理炉，例如可以使用卧式炉。
(关于第1热处理)
第1热处理中，在将该晶片投入了被调整为550～800℃的温度范围的热处理炉内后(a工序)，利用其后的升温操作，至少将700～850℃的温度区域的升温速率设为0.5～10℃/min(b工序)。利用该b工序中的升温操作，就可以在晶片内部形成氧析出核，提高该氧析出核的密度。
然后，在850～1000℃的温度范围实施0.5～5小时的热处理(c工序)。该c工序中，由于是以在后述的f工序的热处理中内部的氧析出核不消失的程度，促进氧析出核的生长，因此也可以在850～1000℃的温度范围进行升温操作(lumping)。
其后，进行降温，将晶片从热处理炉中取出(d工序)。但是，在与第2热处理连续处理的情况下，不需要将晶片从热处理炉中取出。
在所述a工序中将热处理炉内的保持温度设为550℃～800℃是因为，该温度范围是促进氧析出核的生长的温度范围。
所述b工序的升温操作中重要的温度区域为700～850℃。将该温度区域的升温速率设为0.5～10℃/min是因为，如果小于0.5℃/min，则虽然能够实现微小析出核的生长，然而热处理时间变长，成本升高，与之相反，如果是超过10℃/min的升温速率，则微小析出核的生长被抑制，无法提高析出核的密度。
在所述c工序中设为850～1000℃下0.5～5小时的加热处理是因为，如果小于850℃或加热处理小于0.5小时，则析出核的生长不充分，而如果是超过1000℃的温度或超过5小时的加热处理，则析出核的生长就变得过多。只要满足所述的加热条件，则在所述c工序中也可以进行升温操作(lumping)。
(关于第2热处理)
第2热处理中，在将该晶片投入了热处理炉内后(e、f工序)，升温，在1150℃以上实施1～2小时的热处理(g工序)。其后接着降温至1000～1150℃的温度范围，实施2～10小时的热处理(h工序)。其后降温，将晶片从热处理炉中取出(i工序)。
在所述g工序中设为1150℃以上的加热温度是因为，利用向外扩散来降低表面附近的氧浓度，并且使COP等缺陷溶解，提高晶片表面附近的完整性。如果小于1150℃，则降低COP等缺陷密度的能力降低。另一方面，当加热温度超过1350℃时，则有可能产生向晶片的滑移，或在工艺中产生金属污染。由此，g工序中的加热温度的上限优选设为1350℃。
另外，将g工序中的加热时间设为1～2小时是因为，如果小于1小时，则无法充分地进行COP等缺陷密度的降低，另外如果超过2小时，则会产生滑移或金属污染的可能。
在所述h工序中将加热温度设为1000～1150℃是因为，如果小于1000℃，则无法促进氧析出物的生长，在超过1150℃的情况下，氧析出物溶解，发生析出密度的降低。
另外，将h工序中的加热时间设为2～10小时是因为，如果小于2小时，则氧析出物的生长不充分，如果超过10小时，则析出物的生长变得过多，有可能促进晶片的机械强度的劣化。如后述的图4所示，通过调整h工序中的加热时间，可以促进氧析出物的生长，控制晶片中的残存氧浓度。
另一方面，在使用高氧浓度的晶片的情况下，由于利用第1热处理充分地促进微细的析出核的生长，核生长达到饱和了的状态，因此会有在第2热处理中无法实现氧析出物的生长促进的情况。此种情况下，可以将h工序省略。
第2热处理中，虽然在所述i工序中并未规定晶片的取出温度，然而最好将其温度设为600～800℃。当取出温度小于600℃时，则有可能生成氧给体，在超过800℃的情况下，在取出中容易导入滑移(转移)，有可能产生晶片的裂纹等。
(关于热处理的气氛气体)
作为第1热处理的气氛气体，无论是氧化性气氛气体或非氧化性气氛气体的哪一种都可以。作为构成非氧化性气氛气体的气体，优选使用氩气(Ar)、氢气(H2)或它们的混合气体(Ar+H2)或在氮气(N2)中含有了少量的氧(3％O2)的混合气体。
但是，当在氧化性气氛气体或纯N2气体气氛中实施热处理时，则由于在晶片表面形成氧化膜或氮化膜，因此在实施第2热处理之前，需要重新进行除去这些膜的工序(氢氟酸清洗等)。所以，作为第1热处理的气氛气体，优选使用非氧化性气氛气体。该情况下，由于Ar、H2气体昂贵，因此从成本方面或操作性方面，更优选使用在N2中含有了少量的氧(3％O2)的混合气体。
第2热处理的气氛气体优选使用非氧化性气氛气体，可以使用Ar、H2、Ar+H2及N2(包括3％O2)气体。N2(包括3％O2)虽然具有氧向外扩散作用，可以形成DZ层(无缺陷层，DZ：Denuded Zone)，然而没有消灭存在于晶片表层部的COP的作用。由此，作为第2热处理的气氛气体，选择非氧化性气氛气体，优选采用Ar、H2或Ar+H2气体。
为了有效地实施第1热处理及第2热处理，最好将两者的气体气氛设为相同，使用相同的热处理装置或连续的热处理炉来连续地实施。该情况下，可以将所述图3所示的第1热处理的d工序及第2热处理的e工序省略。
(氧给体的生成量)
本发明的制造方法中，在对所得的硅晶片进行了设备制造的工序中的热处理时，在晶片内部产生的氧给体量最好在1×1013atoms/cm3以下。
例如，作为对100Ωcm以上的高电阻晶片的氧给体形成热处理，在实施400℃下1小时～450℃下5小时的加热处理的情况下，如果热处理后的氧给体的生成量在1×1013atoms/cm3以下，则可以将其后的晶片电阻率仍维持高电阻，防止电阻值的大的变动或n型转化，另外还可以防止能量损耗或电流噪音的产生。
(关于残存氧浓度)
本发明的制造方法中，最好所得的硅晶片的残存氧浓度在6.5×1017atoms/cm3(ASTM F121—1979)以上，并且在13.5×1017atoms/cm3(ASTM F121—1979)以下，当进行了设备制造的工序中的热处理时，在晶片内部产生的氧给体量最好在1×1013atoms/cm3以下。
所述图2是表示晶片的残存氧量与设备制造的工序中的热处理后的氧给体的生成量的关系的图。首先，为了不过度地减少晶片的残存氧，对晶片的残存氧的下限浓度进行研究。该情况下，将使用作为最能促进氧给体的生成的热处理条件的所述图2所示的热处理条件A。
另一方面，通过使用设备制造的工序中的热处理条件当中的氧给体的生成最少的所述图2所示的热处理条件D，可以确定与氧给体的容许量对应的晶片的残存氧的上限浓度。
在晶片的残存氧的上下限浓度的研究中，首先，指定设备制造中的热处理条件A及D，制成表示晶片的残存氧量与设备制造的热处理后的氧给体的生成量的关系的主表。作为该主表的例子，表示有所述图2所示的以热处理条件A及D为参数的晶片残存氧量与热处理后的氧给体生成量的关系。
基于这些主表，通过根据作为热处理后的氧给体的容许量(上限值)的1×1013atoms/cm3，求得晶片的残存氧浓度a及d，确定本发明的高电阻晶片所具备的优选的下限及上限的残存氧浓度。
具体来说，为了决定晶片的残存氧浓度a和d，准备了如下制成的子晶片，即，在利用CZ法长成，加工为电阻率为2000Ωcm、初期晶格间氧浓度为13～15×1017atoms/cm3(ASTMF121—1979)以及碳浓度为5×1016atoms/cm3(ASTM F123—1981)的8英寸、p型晶片后，在650℃下实施了1小时的给体消灭热处理。
对所准备的子晶片，作为第1热处理使用N2(含有3％O2)气体气氛，晶片投入温度为700℃，将升温速率设为1℃/min，在900℃下实施了1小时的加热处理。然后，作为第2热处理，使用Ar气体气氛，在1200℃下实施1小时的加热处理后，降温为1000℃，实施了10小时的加热处理。
对所得的晶片使用N2(含有3％O2)气体，在450℃下进行5小时的氧给体形成热处理，制成了所述图2所示的表示以热处理条件A作为参数的晶片残存氧量与热处理后的氧给体生成量的关系的主表。依照相同的顺序，在400℃下进行1小时的氧给体形成热处理，制成了所述图2所示的热处理条件D的主表。
当基于这些主表，根据热处理后的氧给体的容许量，求得晶片的残存氧的下限及上限的浓度时，即得到表1的结果。
表1
 
区分 下限浓度用主表 上限浓度用主表
氧给体形成热处理 450℃×5Hr(热处理条件A) 400℃×1Hr(热处理条件D)
氧给体的容许量(上限) 1×10<sup>13</sup>atoms/cm<sup>3</sup> 1×10<sup>13</sup>atoms/cm<sup>3</sup>
晶片的残存氧浓度 6.5×10<sup>17</sup>atoms/cm<sup>3</sup> 13.5×10<sup>17</sup>atoms/cm<sup>3</sup>
根据表1的结果，利用本发明的方法得到的硅晶片的残存氧浓度最好在6.5×1017atoms/cm3以上，并且在13.5×1017atoms/cm3以下，这样，在进行了设备制造的工序中的热处理时，就可以满足在晶片内部产生的氧给体量在1×1013atoms/cm3以下。
(第2热处理的中温热处理)
本发明的制造方法中，通过调整第2热处理的中温热处理(所述图3的h工序)的加热时间，就可以控制晶片中的残存氧浓度。
图4是表示本发明的第2热处理的中温热处理的加热时间对晶片残存氧浓度造成的影响的图。晶片残存氧浓度依赖于第2热处理的中温热处理条件。
为了确认该结果，准备利用CZ法得到的8英寸、p型晶片，制作了实验No.1～6的供实验用材料。供实验用材料的子晶片条件及热处理条件如下所示。
(1)子晶片的条件
a.碳浓度为5×1016atoms/cm3(ASTM F123—1981)
b.电阻率为600Ωcm(实验No.1～4)
初期晶格间氧浓度为13.5×1017atoms/cm3(实验No.1～4)
c.电阻率为3000Ωcm(实验No.5～6)
初期晶格间氧浓度为15×1017atoms/cm3(实验No.5～6)
d.加工为晶片后，以650℃×1Hr的条件实施了给体消灭热处理。
(2)第1热处理的条件
a.使用N2(含有3％O2)气体气氛，投入温度为700℃，升温速率为1℃/min
b.900℃×1Hr的等温热处理(实验No.1、3、5)
c.950℃×1Hr的等温热处理(实验No.2、4、6)
(3)第2热处理的条件
a.使用Ar气体气氛，晶片投入温度为700℃
b.1200℃×1Hr的等温热处理
c.降温后，进行1000℃×2Hr的等温热处理(实验No.1、2)
d.降温后，进行1000℃×4Hr的等温热处理(实验No.3、4)
e.降温后，进行1000℃×6Hr的等温热处理(实验No.5、6)
根据图4所示的结果可以发现，通过将本发明的第2热处理的降温后的1000℃的加热时间改变为2小时、4小时及6小时，就可以在6.5×1017～12.0×1017atoms/cm3的范围中控制晶片中的残存氧浓度。
但是，本发明的制造方法中，并不限于所述图4的结果，在使用初期晶格间氧(固溶氧)浓度在13×1017atoms/cm3(ASTM F121—1979)以上的硅晶片的情况下，第2热处理的中温热处理(所述图3的h工序)的加热时间对晶片中的残存氧浓度造成的影响变小。
这是因为，由于在晶片的初期晶格间氧(固溶氧)浓度比较高的情况下，利用第1热处理的升温操作，可以充分地促进微小析出核的生长，核生长达到饱和了的状态，因而其后即使在第2热处理的h工序中实施2～10小时的加热处理，对氧析出物的生长造成的影响也会降低。
图5是表示使用初期晶格间氧浓度高的晶片时的本发明的第2热处理中的中温热处理的加热时间对晶片残存氧浓度造成的影响的图。在使用初期晶格间氧浓度高的晶片的情况下，第2热处理中的h工序的加热时间对晶片残存氧浓度造成的影响变小。
为了确认该情况，使用利用CZ法得到的8英寸、p型晶片准备了供实验用材料，而其子晶片条件及热处理条件如下所示。
(1)子晶片的条件
a.碳浓度为5×1016atoms/cm3(ASTMF123—1981)
b.电阻率为3000Ωcm
初期晶格间氧浓度为15×1017atoms/cm3
d.加工为晶片后，以650℃×1Hr的条件实施给体消灭热处理。
(2)第1热处理的条件
a.使用N2(含有3％O2)气体气氛，投入温度为700℃，升温速率为1℃/min
b.900℃×1Hr的等温热处理
(3)第2热处理的条件
a.使用Ar气体气氛，晶片投入温度为700℃
b.1200℃×1Hr的等温热处理
c.降温后，进行1000℃×0Hr、2Hr、4Hr及6Hr的等温热处理
根据图5所示的结果发现，在使用了初期晶格间氧浓度高的晶片的情况下，即使将本发明的第2热处理的降温后的1000℃的加热时间在0～6小时的范围中变动，对晶片中的残存氧浓度的影响也很小，任何的情况下都满足6.5×1017～12.0×1017atoms/cm3的范围。
即，在使用初期晶格间氧浓度为13×1017atoms/cm3以上这样比较高的晶片的情况下，即使省略掉第2热处理的h工序中的等温处理，也可以确保给定的晶片中的残存氧浓度。所以，可以省略第2热处理的h工序中的等温处理，作为第2热处理，仅实施1150℃以上1～2小时的加热处理。这样，由于可以大幅度地削减高电阻硅晶片的制造成本，因此是理想的。
另外确认，在使用初期晶格间氧浓度高的晶片的情况下，即使不采用用于促进微小析出核的生长的第1热处理的升温操作时，利用第2热处理的升温操作和高温热处理，也可以确保给定的晶片残存氧浓度。以下，将该热处理作为第3热处理，对其内容进行若干的说明。
图6是表示第3热处理的加热温度及加热时间的条件的图。例如，在第3热处理中，在将该晶片投入了热处理炉内后(j工序)，经过其后的升温操作(k工序)，在1000℃左右的温度范围中实施热处理(1工序)，再升温而进行了高温热处理(m、n工序)后，降温(o工序)，将晶片从热处理炉中取出。
图7是表示使用初期晶格间氧浓度高的晶片时，第3热处理中的1000℃热处理的加热时间对晶片残存氧浓度造成的影响的图。k工序的升温速率设为1.0℃/min、1.5℃/min及2.0℃/min这3种。根据图7所示的结果，即使在1000℃热处理的加热时间为0Hr的情况下，残存氧浓度也达到8.8×1017atoms/cm3左右。所以发现，即使在采用第3热处理的情况下，利用k工序(升温操作)和1工序(1000℃热处理)的组合，也可以在6.35×1017～13.1×1017atoms/cm3的范围中调整残存氧浓度。
(外延晶片、SOI晶片的制造方法)
本发明中，通过在所得的高电阻硅晶片的表面形成外延层，可以制造外延晶片。像这样，如果在利用本发明的制造方法制造的高电阻硅晶片上形成外延层而制造外延晶片，则由于具备优良的特性，因此例如可以作为移动体通信用的SOI晶片的替代物而提供最佳的晶片。
对于外延晶片的制造条件，除了使用利用本发明的制造方法得到的高电阻硅晶片以外，没有特别限定，只要采用通常的条件即可。在外延晶片的制造中，所使用的外延晶片生长装置可以采用桶形、扁平形、叶片样式等众所周知的外延生长装置，可以采用众所周知的外延法。
本发明中，可以将所得的高电阻硅晶片作为支撑基板制造SIMOX型SOI晶片。通过将利用本发明的制造方法制造的高电阻硅晶片作为支撑基板而制造SIMOX型SOI晶片，例如就会作为移动体通信用的SOI晶片而成为最佳的晶片。
对于利用SIMOX法的SOI晶片的制造条件，除了使用本发明的高电阻硅晶片以外，没有特别限定，只要使用惯常所用的条件即可。即，在SIMOX晶片的制造中，虽然作为氧注入条件通常使用加速电压180keV～200keV，然而对于比该范围更高的电压或更低的电压也可以适用。
作为氧离子的剂量虽然优选使用4×1017cm-2左右，或1.0×1018cm-2以上的剂量，然而即使是该范围以外的剂量，也可以采用。作为退火条件，为了获得优质的嵌入氧化膜，优选使用1300℃以上的温度，然而也可以是比其更低的温度。另外，退火中所用的气氛气体无论是氧化性还是非氧化性，都可以使用。
本发明中，可以将所得的高电阻硅晶片作为支撑基板侧晶片而制造贴合型SOI晶片。通过将利用本发明的制造方法制造的高电阻硅晶片作为支撑基板侧晶片而制造贴合型SOI晶片，例如就会作为移动体通信用的SOI晶片而成为最佳的晶片。
对于贴合型SOI晶片的制造条件，除了将本发明的高电阻硅晶片作为支撑基板侧晶片使用以外，不需要特别限定。具体来说，准备成为活性层侧的另一片硅晶片，在氧化性气氛气体中，对活性层侧晶片或/及支撑基板晶片在1000℃以上的温度下热处理，在晶片表面形成热氧化膜。
然后，在使活性层侧晶片和支撑基板侧晶片密接后，实施热处理，将活性层侧晶片和支撑基板侧晶片牢固地结合，形成贴合晶片。作为使这些晶片结合的热处理条件，只要在含有氧或水蒸气的气氛气体中，在400～1200℃下进行加热处理即可。
更理想的做法是，通过在900℃的温度下进行热处理，而将两片晶片牢固地结合。而且，在制造厚膜的SOI晶片的情况下，最好在活性层侧晶片中，也使用利用本发明方法得到的高电阻晶片。
实施例
(实施例1)
为了确认本发明的效果，准备了如下制成的子晶片，即，在利用CZ法长成，加工为电阻率为2000Ωcm、初期晶格间氧浓度为10～15×1017atoms/cm3(ASTM F121—1979)以及碳浓度为5×1016atoms/cm3(ASTMF123—1981)的8英寸、p型晶片后，在650℃下实施了1小时的给体消灭热处理。
对所准备的子晶片，作为第1热处理使用N2(含有3％O2)气体气氛，晶片投入温度为700℃，将升温速率设为1℃/min，在900℃下实施了1小时的加热处理。然后，作为第2热处理，使用Ar气体气氛，在1200℃下实施1小时的加热处理后，降温为1000℃，实施了10小时的加热处理。
使用在所述热处理后得到的晶片，在卧式叶片样式的外延生长炉中进行了大约1180℃的氢烘烤处理后，作为原料源气体使用三氯硅烷，在大约1130℃的温度下进行了外延层厚度为5μm的硅外延生长处理。
对所得的外延晶片，作为设备制造的热处理条件，在N2(含有3％O2)气体气氛中进行了400℃×1小时的热处理后，调查了在晶片内部产生的氧给体产生量。结果确认，无论是哪个晶片，氧给体量全都在1×1013atoms/cm3以下，可以获得在电阻率中没有变动的外延晶片。
(实施例2)
为了确认初期晶格间氧浓度比较高的晶片的效果，与实施例1相同，准备了如下的子晶片，即，电阻率为2000Ωcm，初期晶格间氧浓度为13～15×1017atoms/cm3(ASTM F121—1979)，另外碳浓度为5×1016atoms/cm3(ASTM F123—1981)，并在650℃下实施了1小时的给体消灭热处理。
实施与实施例1相同条件的第1热处理，然后，作为第2热处理使用Ar气体气氛在1200℃下实施了1小时的加热处理后，不实施中温热处理，而直接在600℃下取出。使用所得的晶片，在卧式叶片样式的外延生长炉中，进行了与实施例1相同条件的硅外延生长处理。
对于所得的外延晶片，在与实施例1相同的条件下，调查了氧给体产生量，结果确认，无论是哪个晶片，氧给体量全都在1×1013atoms/cm3以下，可以获得在电阻率中没有变动的外延晶片。
(实施例3)
与实施例1相同，准备了电阻率为2000Ωcm，初期晶格间氧浓度为10～15×1017atoms/cm3(ASTM F121—1979)，另外碳浓度为5×1016atoms/cm3(ASTM F123—1981)的8英寸、p型子晶片，另外，实施了相同条件的第1热处理及第2热处理，制造了硅晶片。
使用所制造的硅晶片，将氧离子从晶片表面侧以100keV的加速电压打入。此后，在将该晶片投入了保持为700℃的热处理炉中后，升温至1320℃，保持了10小时。其后，将晶片冷却至700℃，从热处理炉中取出，制造了SIMOX晶片。
对于所得的SIMOX型晶片，作为设备制造的热处理条件，在N2(含有3％O2)气体气氛中进行了400℃×1小时的热处理后，调查了在活性层及支撑基板内部产生的氧给体产生量。结果确认，无论是哪个晶片，氧给体量全都在1×1013atoms/cm3以下，可以获得在电阻率中没有变动的SIMOX型SOI晶片。
(实施例4)
与实施例1相同，准备了电阻率为2000Ωcm，初期晶格间氧浓度为10～15×1017atoms/cm3(ASTM F121—1979)，另外碳浓度为5×1016atoms/cm3(ASTM F123—1981)的8英寸、p型子晶片，另外，实施了相同条件的第1热处理及第2热处理，制造了硅晶片。
使用所制造的硅晶片，在氧化性气体气氛中进行1000℃的热处理，在晶片表面形成了热氧化膜。然后，按照使该晶片成为支撑基板的方式，使之与成为活性层的另一个晶片密接，在1150℃的温度下接合而贴合。其后，通过对活性层侧晶片进行研磨·蚀刻处理，直至厚度为0.5μm，制造了贴合型SOI晶片。
对所得的贴合型SOI晶片，作为设备制造的热处理条件，在N2(含有3％O2)气体气氛中进行了400℃×1小时的热处理后，调查了在支撑基板内部产生的氧给体产生量。结果确认，氧给体量全都在1×1013atoms/cm3以下，是在电阻率中没有变动的外延晶片。
根据本发明的高电阻硅晶片的制造方法，通过使用利用CZ法得到的高电阻并含有碳的硅晶片，将利用升温操作(lumping)的第1热处理、由高温热处理及中温热处理构成的第2热处理组合，就可以有效地抑制氧给体的生成，即使在设备制造的工序的热处理后，也可以维持高电阻，可以得到抑制了电阻率的变动的高电阻硅晶片。另外，由于如果使用该高电阻硅晶片，则可以制造优良的外延晶片及SOI晶片，因此可以在高频通信设备或模拟、数字混载设备等广泛的领域中使用。

Claims (9)

1.一种高电阻硅晶片的制造方法，其特征是，
使用利用Czochralski法得到的、电阻率在100Ωcm以上，利用1979年版的ASTM F121规定的方法测得的初期晶格间氧浓度为8×1017atoms/cm3以上，以及利用1981版的ASTM F123规定的方法测得的碳浓度为5×1015～5×1017atoms/cm3的硅晶片，
作为第1热处理，至少将700～850℃的温度区域的升温速率设为0.5～10℃/min，在850～1000℃下实施0.5～5小时的加热处理，
另外，作为第2热处理，在1150℃以上进行1～2小时的加热处理，接着降温，在1000～1150℃实施2～10小时的加热处理。
2.根据权利要求1所述的高电阻硅晶片的制造方法，其特征是，在使用所述利用1979年版的ASTM F121规定的方法测得的初期晶格间氧浓度为13×1017atoms/cm3以上的硅晶片的情况下，作为所述第2热处理，仅实施1150℃以上1～2小时的加热处理。
3.根据权利要求1所述的高电阻硅晶片的制造方法，其特征是，所述第1热处理及第2热处理被在非氧化性气氛中连续进行。
4.根据权利要求2所述的高电阻硅晶片的制造方法，其特征是，所述第1热处理及第2热处理被在非氧化性气氛中连续进行。
5.根据权利要求1～4中任意一项所述的高电阻硅晶片的制造方法，其特征是，当对所得的硅晶片进行了设备制造的工序中的热处理时，在晶片内部产生的氧给体量在1×1013atoms/cm3以下。
6.根据权利要求1～4中任意一项所述的高电阻硅晶片的制造方法，其特征是，所得的硅晶片的利用1979年版的ASTM F121规定的方法测得的残存氧浓度在6.5×1017atoms/cm3以上，并且在13.5×1017atoms/cm3以下，当进行了设备制造的工序中的热处理时，在晶片内部产生的氧给体量在1×1013atoms/cm3以下。
7.一种外延晶片的制造方法，其特征是，在利用所述权利要求1～6中任意一项所记载的制造方法得到的高电阻硅晶片的表面，形成外延层。
8.一种SOI晶片的制造方法，其特征是，将利用所述权利要求1～6中任意一项所记载的制造方法得到的高电阻硅晶片作为支撑基板而制造SIMOX型SOI晶片。
9.一种SOI晶片的制造方法，其特征是，将利用所述权利要求1～6中任意一项所记载的制造方法得到的高电阻硅晶片作为支撑基板侧晶片而制造贴合型SOI晶片。
CNB2004800310619A 2003-10-21 2004-08-02 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法 Expired - Lifetime CN100461349C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003360251 2003-10-21
JP360251/2003 2003-10-21

Publications (2)

Publication Number Publication Date
CN1871698A CN1871698A (zh) 2006-11-29
CN100461349C true CN100461349C (zh) 2009-02-11

Family

ID=34463410

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800310619A Expired - Lifetime CN100461349C (zh) 2003-10-21 2004-08-02 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法

Country Status (6)

Country Link
US (1) US7803228B2 (zh)
EP (1) EP1677344B1 (zh)
JP (1) JP4289354B2 (zh)
KR (1) KR100779341B1 (zh)
CN (1) CN100461349C (zh)
WO (1) WO2005038899A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
WO2006082469A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5103745B2 (ja) * 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
CN101351890A (zh) 2006-09-07 2009-01-21 胜高股份有限公司 固态图像传感装置的半导体基板以及固态图像传感装置和其制造方法
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP2009164155A (ja) * 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
JP5227586B2 (ja) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト アニールシリコンウエハの製造方法
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US20090242939A1 (en) * 2008-03-25 2009-10-01 Sumco Corporation Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5510256B2 (ja) * 2010-10-06 2014-06-04 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5772553B2 (ja) 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
KR102091500B1 (ko) * 2013-06-21 2020-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP6131842B2 (ja) * 2013-11-26 2017-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
SG11201810486VA (en) 2016-06-08 2018-12-28 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
JP6971622B2 (ja) * 2017-05-10 2021-11-24 グローバルウェーハズ・ジャパン株式会社 半導体ウェハの製造方法及び半導体ウェハ
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2022038826A1 (ja) 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
CN115369486B (zh) * 2022-10-26 2023-04-11 新美光(苏州)半导体科技有限公司 一种解决异常硅棒电阻虚高与导电类型反转的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
WO2001079593A1 (fr) * 2000-04-14 2001-10-25 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes
CN1395744A (zh) * 2000-12-13 2003-02-05 信越半导体株式会社 退火单晶片的制造方法及退火单晶片
CN1406292A (zh) * 2000-12-28 2003-03-26 信越半导体株式会社 单晶硅晶片及单晶硅的制造方法
JP2003286094A (ja) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
EP0889510B1 (en) 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
JPH10150048A (ja) 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
JP2000100631A (ja) 1998-09-22 2000-04-07 Hitachi Media Electoronics Co Ltd トランス
JP3870293B2 (ja) * 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
EP1423871A2 (en) * 2001-06-22 2004-06-02 MEMC Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
KR100973393B1 (ko) 2001-12-21 2010-07-30 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼
JP2004006615A (ja) 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
WO2001079593A1 (fr) * 2000-04-14 2001-10-25 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium, plaquette de silicium epitaxiale, plaquette de recuit et procede de production de ces plaquettes
CN1395744A (zh) * 2000-12-13 2003-02-05 信越半导体株式会社 退火单晶片的制造方法及退火单晶片
CN1406292A (zh) * 2000-12-28 2003-03-26 信越半导体株式会社 单晶硅晶片及单晶硅的制造方法
JP2003286094A (ja) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板の製造方法

Also Published As

Publication number Publication date
EP1677344B1 (en) 2013-11-06
KR20060063989A (ko) 2006-06-12
EP1677344A4 (en) 2008-12-17
WO2005038899A1 (ja) 2005-04-28
EP1677344A1 (en) 2006-07-05
CN1871698A (zh) 2006-11-29
JPWO2005038899A1 (ja) 2007-02-01
US7803228B2 (en) 2010-09-28
KR100779341B1 (ko) 2007-11-23
US20070066033A1 (en) 2007-03-22
JP4289354B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100461349C (zh) 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
TWI246543B (en) High resistant silicon wafer and manufacturing method thereof
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100701341B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR101410546B1 (ko) 실리콘웨이퍼 및 그의 제조방법
CN105026624B (zh) 外延硅片及其制造方法
KR20080017376A (ko) 고저항률 실리콘 구조 및 그 제조 프로세스
CN108028170A (zh) 贴合式soi晶圆的制造方法
JP3985768B2 (ja) 高抵抗シリコンウェーハの製造方法
CN101689504A (zh) 重掺杂的单晶硅衬底中的氧沉淀的抑制
CN1312327C (zh) 外延生长用硅晶片及外延晶片及其制造方法
CN105264641B (zh) 贴合晶圆的制造方法
JP3791446B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
CN111733455B (zh) 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路
CN105316767B (zh) 超大规模集成电路用硅片及其制造方法、应用
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JPH0574783A (ja) シリコンウエハーおよびウエハーゲツタリングの処理方法
JP5922860B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2009073684A (ja) エピタキシャルウェーハの製造方法
JP2007191375A (ja) 単結晶バルク体及びその熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090211

CX01 Expiry of patent term