JPWO2005038899A1 - 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 - Google Patents
高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 Download PDFInfo
- Publication number
- JPWO2005038899A1 JPWO2005038899A1 JP2005514709A JP2005514709A JPWO2005038899A1 JP WO2005038899 A1 JPWO2005038899 A1 JP WO2005038899A1 JP 2005514709 A JP2005514709 A JP 2005514709A JP 2005514709 A JP2005514709 A JP 2005514709A JP WO2005038899 A1 JPWO2005038899 A1 JP WO2005038899A1
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- oxygen
- silicon wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 74
- 239000010703 silicon Substances 0.000 title claims abstract description 74
- 238000010438 heat treatment Methods 0.000 claims abstract description 305
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 234
- 239000001301 oxygen Substances 0.000 claims abstract description 222
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 219
- 238000000034 method Methods 0.000 claims abstract description 43
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 238000004891 communication Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 239
- 125000004429 atom Chemical group 0.000 description 54
- 238000001556 precipitation Methods 0.000 description 31
- 239000002244 precipitate Substances 0.000 description 22
- 239000007789 gas Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本発明の高抵抗シリコンウェーハの製造方法によれば、ＣＺ法により得られた、高抵抗で炭素を含有するシリコンウェーハを用いて、昇温操作（ランピング）による第１熱処理と、高温熱処理および中温熱処理とからなる第２熱処理とを組み合わせることにより、効率的に酸素ドナーの生成を抑制でき、デバイス製造の工程における熱処理後においても、高抵抗が維持でき、抵抗率の変動を抑制した高抵抗シリコンウェーハを得ることができる。さらに、この高抵抗シリコンウェーハを用いれば、優れたエピタキシャルウェーハおよびＳＯＩウェーハを製造できるので、高周波通信デバイスまたはアナログ、デジタル混載デバイス等、広い分野で適用することができる。
Description
本発明は、高周波通信デバイスまたはアナログ、デジタル混載デバイスの支持基板等に使用される高抵抗シリコンウェーハの製造方法、並びに得られた高抵抗シリコンウェーハを用いたエピタキシャルウェーハおよびＳＯＩウェーハの製造方法に関するものである。
ＣＭＯＳプロセスにおいては、回路のＲＦ特性（高周波特性：Radio Frequency）の飛躍的な向上にともない、ＲＦ領域における、低コストＲＦ−ＣＭＯＳ−ＬＳＩが現実化されるようになっている。例えば、携帯機器向けのトランシーバＩＣ、高速大容量の伝送に適した無線ＬＡＮトランシーバＩＣ、またはアナログ、デジタル混載デバイスへの応用が顕著である。
かつて、ＣＭＯＳプロセスにおけるＲＦ特性が劣っていたことから、ＲＦ−ＣＭＯＳ回路での製造コストも高く、ＣＭＯＳプロセスによる高周波回路の設計は積極的に取り組まれていなかった。このため、従来の高周波回路の設計には、ＧａＡｓなどの化合物半導体による回路基板の主流であった。しかし、ＧａＡｓなどの基板はＲＦ特性が優れるものの、製造費用が高価であり、ウェーハ径の大口径化や結晶欠陥制御性などに問題がある。
これに対し、シリコンウェーハはウェーハ径の大口径化や結晶欠陥の制御性に優れるとともに、低廉な製造費用を特徴としている。このため、ＲＦ−ＣＭＯＳ回路基板としてシリコンウェーハの利用が考えられるが、通常、抵抗値１０Ωｃｍ以下のウェーハを回路基板として用いた場合には、ＲＦ−ＩＣの性能向上に限界がある。
これは、ＲＦ回路は、デジタル回路とは異なり、オンチップのインダクタ素子、高精度の容量素子などのアナログ受動素子を利用しており、特に、インダクタはシリコンウェーハ基板の寄生効果がその特性に大きく影響を及ぼすことから、プロセスの微細化のみではデバイス性能の向上には限界がある。このため、デバイス性能の向上を図るには、シリコンウェーハの抵抗率を高抵抗にする必要がある。
また、アナログ、デジタル混載デバイスでは、デジタル回路で発生した深い基板ノイズをアナログ回路へ伝搬するのを抑制するため、高抵抗のシリコン基板を提供することが要請される。
しかしながら、チョクラルスキー法（以下、「ＣＺ法」という）で製造したシリコン結晶は、石英坩堝を利用して結晶育成を行っているため、結晶中に過飽和な酸素を含有し、この酸素がデバイス製造の熱処理工程において、サーマルドナーやニュードナーという酸素ドナーを形成することにより、デバイス製造の工程における熱処理後に基板の抵抗率が変動するという事態が発生する。
図１は、酸素ドナー発生量とウェーハの抵抗率との関係を模式的に示す図である。抵抗率が１０Ωｃｍ程度の低抵抗ウェーハの場合、酸素ドナーの発生量に比しドーパント量が十分多いので、酸素ドナーが生じても抵抗率への影響は軽微である。ところが、高抵抗ウェーハの場合、ドーパント量が少ないため、その抵抗率は酸素ドナーの発生量により大きく影響される。
特にｐ型ウェーハの場合、アクセプターによる正孔でもたらされていた導電性は、ドナーによる電子の供給により消滅して抵抗率が著しく上昇し、さらにドナーが増すと、ｎ型の半導体に反転し抵抗率が低下する。この酸素ドナーの発生しやすい温度域での加熱は、デバイス製造の熱処理工程として、例えば、配線シンタリング工程でシンタリング熱処理が必然的におこなわれる。
デバイス製造後の抵抗率の変動を抑制するため、磁場印加による結晶育成（ＭＣＺ法）などを採用して、結晶中の固溶酸素濃度を低下することが試みられている。しかし、磁場印加による方法では、製造コストの増加とともに、結晶の大口径化にともない固溶酸素濃度の下限値が６×１０１７ａｔｏｍｓ／ｃｍ３に留まることが報告され、極低酸素結晶の育成での技術的な限界も指摘されている。また、結晶の低酸素化にともない、デバイス製造の工程における熱処理後において、結晶の機械的強度が劣化することも懸念される。
このような問題を解決するため、近年、種々の提案がなされている。まず、国際公開第ＷＯ００／５５３９７号パンフレット（以下、「文献１」という）では、抵抗率が１００Ωｃｍ以上で、初期格子間酸素（固溶酸素）濃度が１０〜２５ｐｐｍａ（７．９×１０１７〜１９．８×１０１７ａｔｏｍｓ／ｃｍ３［Old ASTM］）の、通常の酸素量を含むＣＺ法による単結晶をウェーハに加工し、これに酸素析出処理を施して、残留格子間酸素濃度を８ｐｐｍａ（６．４×１０×１０１７ａｔｏｍｓ／ｃｍ３［Old ASTM］）以下にする方法が開示されている。この方法で得られたウェーハは、デバイス製造過程で受ける熱処理にて、酸素ドナーの発生が抑止され抵抗率の低下がないとしている。
また、特開２０００−１００６３１号公報（以下、「文献２」という）には、抵抗率が１００Ωｃｍ以上の高抵抗ウェーハに、このＤＺ−ＩＧ処理を施すウェーハおよびその条件に関する発明が開示されている。これは、文献１に記載の発明と同様、ウェーハのいずれの部分でも格子間酸素濃度が８ｐｐｍ以下であって、表面近傍のＤＺとバルク部の酸素析出物層とを有し、その上でＤＺと酸素析出物層との遷移領域の幅が５μｍ以下であるとするものである。
上記の文献１、２で提案された方法によれば、酸素濃度が高く汎用されるシリコン結晶を用いるので製造コストを抑制することができ、その後の酸素析出熱処理により残存酸素濃度を低下させる。したがって、得られたシリコンウェーハは、残存酸素濃度を低下させていることから、デバイス製造の熱処理工程での酸素ドナーの発生を効果的に抑制できる。また、残存酸素濃度を低下させるために酸素析出熱処理を行っていることから、ウェーハ内部（バルク部）に高密度の酸素析出欠陥を発生させ、ゲッタリング能力の向上も期待できるとしている。
しかしながら、前記文献１、２で提案された方法は、前述の通り、高酸素濃度で、高抵抗ウェーハを製造したのち、長時間の酸素析出熱処理により高密度の酸素析出物を形成し、残存酸素濃度を十分に低下させる方法であるが、熱処理条件の選定により残存酸素濃度を８ｐｐｍａ以下に低下させることは必ずしも容易ではない。その上、これらに起因して、幾つかの問題が発生する。
第１の問題は、シリコンウェーハの残存酸素濃度を十分に、言い換えると、残存酸素濃度を過剰に低下させることから、ウェーハの機械的強度が著しく劣化する。このため、熱処理中のウェーハ支持部などから発生したスリップ転位が酸素により固着され、その結果、スリップ長が酸素濃度の上昇とともに低下することがある（例えば、M.Akatsuka et al., Jpn. J. Appl. Phys., 36 (1997) L1422、参照）。
また、ウェーハに強度を与える因子として酸素析出物があり、熱応力や自重応力が小さい場合は、スリップ転位の運動を抑制し強度を高めることができるが、これらが大きくなる場合には、酸素析出物自身がスリップ転位源となり、強度が低下しウェーハに反りなどが発生するおそれがある（例えば、K.Sueoka et al., Jpn. J. Appl. Phys., 36 (1997) 7095、参照）。
第２の問題は、長時間の酸素析出熱処理にともなう製造コストの増加である。バルク部の残存酸素濃度を減少させるには、高密度の酸素析出物の形成が必要となり、高温、かつ長時間の加熱処理が必要になる。これにともなって酸素析出熱処理による製造コストが高騰し、初期ウェーハの製造コストを抑制できたとしても、最終製品のウェーハ価格は高価なものにならざるを得ない。
第３の問題は、酸素析出熱処理にともなう熱処理炉内での重金属汚染の懸念である。本発明者らの検討によれば、前記文献２で提案される熱処理プロセスでは、加熱時間は少なくとも１７時間が必要となり、最大で４７時間にも及ぶ。このような長時間の酸素析出熱処理を必要とすることから、熱処理炉内における重金属汚染の可能性を否定できない。
本発明は、上述した高抵抗ウェーハの製造に際し適用される酸素析出熱処理での問題点に鑑みてなされたものであり、ＣＺ法で炭素を添加して育成された高抵抗ウェーハに、昇温操作（ランピング）による前熱処理と、高温熱処理および中温熱処理を組み合わせて行うことにより、製造費用の低減が図れ、しかもデバイス製造の工程における熱処理後の酸素ドナーの発生を効果的に抑制でき、さらにゲッタリング能力、ウェーハの機械的強度を発揮することができる、高抵抗シリコンウェーハの製造方法を提供することを目的にしている。
従来の高抵抗ウェーハの製造で懸念される問題点を解消し、優れた特性を具備する高抵抗シリコンウエーハは、エピタキシャルウェーハとして、さらに十分に移動体通信用のＳＯＩウエーハとして使用できるものであるから、本発明は、上記の高抵抗シリコンウェーハを用いたエピタキシャルウェーハおよびＳＯＩウェーハの製造方法を提供することも目的にしている。
本発明者らは、上記の目的を達成するため、酸素析出熱処理の際に発生する、酸素析出物の過剰生成やこれにともなうウェーハ中の残存酸素濃度の顕著な低下に着目して、高抵抗シリコンウェーハにおける酸素析出物の生成挙動、さらに、これに影響を受ける酸素ドナーの発生状況について検討を加えた。
その結果、ウェーハに炭素を添加することによって、酸素析出が促進されるとともに、酸素ドナーの生成抑制、特にサーマルドナーの抑制に有効であることが明らかになる。
従来から、抵抗率の低いシリコンウェーハでは、炭素添加が酸素ドナーの生成抑制に有効であることは知られている（例えば、A. B. Bean et all., J. Phys. Chem. Solids, 1972, Vol.33, pp 255-268、参照）。具体的には、１０Ωｃｍ以下の低い抵抗率の場合には、酸素ドナーの抑制に必要な炭素添加濃度は１×１０１８ａｔｏｍｏｓ／ｃｍ３である。
ところが、１００Ωｃｍ以上の高い抵抗率のシリコンウェーハに、このような高濃度な炭素を添加した場合には、有転位化などの問題が予測される。しかし、初期抵抗率が１００Ωｃｍ以上の高抵抗ウェーハであっても、単結晶化に影響を及ぼさない炭素濃度範囲があり、この範囲内にコントロールして炭素を添加することによって、有転位化などの問題を生ずることなく、酸素析出を促進し、酸素ドナーの生成抑制にも効果があることが分かる。
さらに、昇温操作（ランピング）による前熱処理と、高温熱処理および中温熱処理を組み合わせることにより、ニュードナーなどの酸素ドナーをより効果的に抑制できることを見出した。具体的には、昇温レートをコントロールした第１熱処理と、１１５０℃以上の高温熱処理およびその後の１０００〜１１５０℃の中温熱処理からなる第２熱処理を施すことにより、効果的に酸素ドナーの生成を抑制できる。
そして、高酸素濃度のウェーハを用いる場合には、昇温レートをコントロールした第１熱処理で析出核の成長が充分に促進され、核成長が飽和した状態になることから、さらに第２熱処理の条件を変更することによっても、酸素ドナーの生成を抑制することができる。しかも、酸素析出物の過剰な生成が不要になることから、熱処理にともなう製造コストの低減を実現できる。また、過剰な酸素析出が抑制されるため、ウェーハの機械的強度の劣化を改善できる。
前記図１に示すように、高抵抗シリコンウェーハでは、その抵抗率が酸素ドナーの発生量により大きく影響する。特にｐ型ウェーハの場合には、生成される酸素ドナーが増すと、ｎ型の半導体に反転したり抵抗率が大きく変動する。この抵抗率の低下によって、ウェーハ内部の抵抗率が低くなりすぎると、デバイス使用領域よりも深い位置を通る電流量が増加し、エネルギー損出や電流ノイズを発生させることから、デバイス特性を著しく悪化させることになる。
生成される酸素ドナーは、酸素クラスターと推定されているサーマルドナー（Old Donor）と微小な析出物が初期形態されたと考えられるニュードナー（New Donor）からなる。これらの酸素ドナーは、前記の第１熱処理および第２熱処理によって溶解または結合形態の変化を生じ、電気的に不活性化することにより生成が抑制されると推察される。
酸素ドナーに関する種々の検討の結果、本発明者らは、デバイス製造において採用される熱処理を前提として、その熱処理後にウェーハ内部に発生する酸素ドナーの許容量を明確にすることができた。すなわち、初期抵抗が１００Ωｃｍ以上の高抵抗ウェーハの場合に、デバイス製造における熱処理後の酸素ドナーの生成量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であれば、その後のウェーハ抵抗率を高抵抗に維持でき、抵抗値の大きな変動を防ぎ、ｎ型反転やエネルギー損出や電流ノイズの発生を防止できる。
さらに、本発明者らは、デバイス製造の工程における熱処理、すなわち、酸素ドナー形成熱処理後の酸素ドナー生成量と、同熱処理前のウェーハ中の残存酸素量とは強い関係があることを明らかにした。
図２は、デバイス製造の工程における熱処理条件をパラメータとしたウェーハ残存酸素量と熱処理後の酸素ドナー生成量の関係を模式的に示す図である。熱処理後の酸素ドナーの発生量は、熱処理前におけるウェーハの残存酸素量に著しく依存しており、デバイス製造で採用する熱処理条件が決定されると、ウェーハ中の残存酸素量と熱処理後に生成される酸素ドナー生成量との関係は一義的に定まる。
デバイス製造の工程における熱処理は、具体的には、配線シンタリング工程でのシンタリング熱処理が想定でき、その加熱条件は４００℃で１時間〜４５０℃で５時間である。ウェーハ中の残存酸素が熱処理時に示す挙動予測から、図２には熱処理条件が４種（Ａ〜Ｄ）が示されているが、例えば、熱処理条件Ａを４５０℃で５時間の加熱処理とし、熱処理条件Ｄを４００℃で１時間の加熱処理とすることができる。
前述の通り、初期抵抗が１００Ωｃｍ以上の高抵抗ウェーハを用いる場合には、デバイス製造の工程における熱処理後の酸素ドナーの生成量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であれば、その後の抵抗率を高抵抗に維持でき、ウェーハ内部での抵抗率の変動を回避できる。したがって、デバイス製造の熱処理後の酸素ドナーの許容量を１×１０１３ａｔｏｍｓ／ｃｍ３以下とし、ウェーハ中の残存酸素量をコントロールできれば、酸素析出物の過剰生成やこれにともなうウェーハ中の残存酸素濃度の過剰な低下を回避できる。
そこで、図２に示す関係に基づけば、前記酸素ドナーの許容量を満足するウェーハ残存酸素濃度を、デバイス製造の工程における熱処理条件ごとに定めることができる。熱処理条件Ａ〜Ｄによって定められたウェーハ中の残存酸素濃度は、ａ、ｂ、ｃおよびｄ（ａ＜ｂ＜ｃ＜ｄ）となる。
ここで、ウェーハ中の残存酸素の下限を図２に示す残存酸素濃度ａとし、一方、上限を残存酸素濃度ｄとすれば、デバイス製造の工程における熱処理条件と適宜組み合わせることによって、デバイス製造の熱処理後においても、上記酸素ドナーの許容量を満足することができる。
すなわち、酸素ドナーの許容量を明確にし、過剰に酸素ドナーの生成を抑制すること、言い換えると、過剰にウェーハの残存酸素量を低減することをなくせば、長時間の酸素析出熱処理を不要とし、製造コストの低減とともに、ウェーハの機械的強度の劣化を回避することができる。
本発明は、上記検討および知見に基づいて完成されたものであり、下記の（１）〜（５）の高抵抗シリコンウェーハの製造方法を要旨としている。
（１）ＣＺ法により抵抗率が１００Ωｃｍ以上で、初期格子間酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であり、さらに炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F123-1981）であるシリコンウェーハを用いて、第１熱処理として、少なくとも７００〜８５０℃の温度領域における昇温レートを０．５〜１０℃／ｍｉｎとし、８５０〜１０００℃で０．５〜５時間の加熱処理を施し、さらに第２熱処理として、１１５０℃以上で１〜２時間の加熱処理に引き続き、降温して１０００〜１１５０℃で２〜１０時間の加熱処理を施すことを特徴とする高抵抗シリコンウェーハの製造方法である。
（２）前記（１）の高抵抗シリコンウェーハの製造方法では、前記初期格子間酸素濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であるシリコンウェーハを用いる場合に、前記第２熱処理として、１１５０℃以上で１〜２時間の加熱処理のみを施すのが望ましい。また、前記第１熱処理および第２熱処理は非酸化性雰囲気中で、連続して行うのが望ましい。
（３）前記（１）の高抵抗シリコンウェーハの製造方法では、得られたシリコンウェーハにデバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であるのが望ましい。
（４）前記（１）の高抵抗シリコンウェーハの製造方法では、得られたシリコンウェーハの残存酸素濃度が６．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上で、かつ１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以下であり、デバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であるのが望ましい。
（５）さらに、前記（１）の高抵抗シリコンウェーハの製造方法では、得られたシリコンウェーハの表面にエピタキシャル層を形成すること、または、得られた高抵抗シリコンウェーハを支持基板としてＳＩＭＯＸ型ＳＯＩウェーハ、および貼り合わせ型ＳＯＩウェーハを製造するのが望ましい。
（１）ＣＺ法により抵抗率が１００Ωｃｍ以上で、初期格子間酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であり、さらに炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F123-1981）であるシリコンウェーハを用いて、第１熱処理として、少なくとも７００〜８５０℃の温度領域における昇温レートを０．５〜１０℃／ｍｉｎとし、８５０〜１０００℃で０．５〜５時間の加熱処理を施し、さらに第２熱処理として、１１５０℃以上で１〜２時間の加熱処理に引き続き、降温して１０００〜１１５０℃で２〜１０時間の加熱処理を施すことを特徴とする高抵抗シリコンウェーハの製造方法である。
（２）前記（１）の高抵抗シリコンウェーハの製造方法では、前記初期格子間酸素濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であるシリコンウェーハを用いる場合に、前記第２熱処理として、１１５０℃以上で１〜２時間の加熱処理のみを施すのが望ましい。また、前記第１熱処理および第２熱処理は非酸化性雰囲気中で、連続して行うのが望ましい。
（３）前記（１）の高抵抗シリコンウェーハの製造方法では、得られたシリコンウェーハにデバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であるのが望ましい。
（４）前記（１）の高抵抗シリコンウェーハの製造方法では、得られたシリコンウェーハの残存酸素濃度が６．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上で、かつ１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以下であり、デバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であるのが望ましい。
（５）さらに、前記（１）の高抵抗シリコンウェーハの製造方法では、得られたシリコンウェーハの表面にエピタキシャル層を形成すること、または、得られた高抵抗シリコンウェーハを支持基板としてＳＩＭＯＸ型ＳＯＩウェーハ、および貼り合わせ型ＳＯＩウェーハを製造するのが望ましい。
図１は、酸素ドナー発生量とウェーハの抵抗率との関係を模式的に示す図である。
図２は、デバイス製造の工程における熱処理条件をパラメータとしたウェーハ残存酸素量と熱処理後の酸素ドナー生成量の関係を模式的に示す図である。
図３は、本発明の２段熱処理の加熱温度および加熱時間の条件を示す図であり、同（ａ）は第１熱処理の加熱条件を、同（ｂ）は第２熱処理の加熱条件をそれぞれ示している。
図４は、本発明の第２熱処理における中温熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。
図５は、初期格子間酸素濃度が高いウェーハを用いる場合における、本発明の第２熱処理での中温熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。
図６は、第３熱処理の加熱温度および加熱時間の条件を示す図である。
図７は、初期格子間酸素濃度が高いウェーハを用いる場合における、第３熱処理での１０００℃熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。
図２は、デバイス製造の工程における熱処理条件をパラメータとしたウェーハ残存酸素量と熱処理後の酸素ドナー生成量の関係を模式的に示す図である。
図３は、本発明の２段熱処理の加熱温度および加熱時間の条件を示す図であり、同（ａ）は第１熱処理の加熱条件を、同（ｂ）は第２熱処理の加熱条件をそれぞれ示している。
図４は、本発明の第２熱処理における中温熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。
図５は、初期格子間酸素濃度が高いウェーハを用いる場合における、本発明の第２熱処理での中温熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。
図６は、第３熱処理の加熱温度および加熱時間の条件を示す図である。
図７は、初期格子間酸素濃度が高いウェーハを用いる場合における、第３熱処理での１０００℃熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。
本発明の製造方法では、抵抗率が１００Ωｃｍ以上で、初期格子間酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であり、さらに炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｏｓ／ｃｍ３（ASTM F123-1981）であるＣＺ法によるシリコンウェーハを対象としている。
抵抗率が１００Ωｃｍ以上とするのは、デバイスの取り扱う周波数が高くなり、特に２．４ＧＨｚまたは５．２ＧＨｚを超えるようになってくると、従来の１０Ωｃｍ以下の低抵抗の基板では、ノイズの発生や信号の減衰が顕著になるが、高抵抗にするとこれらの影響を低減できるからである。
ウェーハの初期格子間酸素（固溶酸素）濃度を８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上としているのは、通常のＣＺ法で製造される汎用のシリコン単結晶が具備する固溶酸素を包含させることを意図するものである。しかし、ウェーハ内部（バルク部）の酸素は、ゲッタリング作用を有するＢＭＤ（Bulk
Micro Defect）を形成させる酸素析出物となって存在するのが望ましい。
Micro Defect）を形成させる酸素析出物となって存在するのが望ましい。
炭素は、電気的に中性でゲタリング作用を有する酸素析出物の形成を促進させたり、熱処理により格子間酸素（固溶酸素）が低下しウェーハ強度が低下するときに、強度を維持する効果があり、さらに、酸素析出を促進するとともに、酸素ドナーの生成抑制にも効果がある。これを達成するため、５×１０１５〜５×１０１７ａｔｏｍｏｓ／ｃｍ３（ASTM F123-1981）含有させる。
この場合、５×１０１５ａｔｏｍｓ／ｃｍ３（ASTM F123-1981）未満では、その効果が十分現れず、多すぎる含有ではＣＺ法の単結晶育成時に多結晶化や有転位化し易くなるので、５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F123-1981）以下とする。炭素濃度をこの範囲内にコントロールすることによって、有転位化などの問題を生ずることなく、酸素析出を促進し、酸素ドナーの生成抑制にも効果がある。
本発明の製造方法では、上記の高抵抗シリコンウェーハを用い、第１熱処理と第２熱処理とからなる２段熱処理を施すことを特徴としている。第１熱処理は、少なくとも７００〜８５０℃の温度領域における昇温レートを０．５〜１０℃／ｍｉｎとし、８５０〜１０００℃で０．５〜５時間の加熱処理を施すことを必須としている。この第１熱処理では、低温からの昇温操作（ランピング）により微小な析出核の形成およびその成長を促す。
一方、第２熱処理は、１１５０℃以上で１〜２時間の加熱処理に引き続き、１０００℃〜１１５０℃に降温して２〜１０時間の加熱処理を施すことを必須としている。第２熱処理では、外方拡散熱処理および析出物の成長促進を目的としている。
図３は、本発明の２段熱処理の加熱温度および加熱時間の条件を示す図であり、同（ａ）は第１熱処理の加熱条件を、同（ｂ）は第２熱処理の加熱条件をそれぞれ示している。本発明のウェーハ熱処理炉としては、例えば、横型炉が用いられる。
（第１熱処理について）
第１熱処理では、当該ウェーハを５５０〜８００℃の温度範囲に調整された熱処理炉内に投入したのち（ａ工程）、その後の昇温操作により、少なくとも７００〜８５０℃の温度領域における昇温レートを０．５〜１０℃／ｍｉｎとする（ｂ工程）。このｂ工程での昇温操作により、ウェーハ内部に酸素析出核を形成させ、その酸素析出核の密度を向上させることができる。
第１熱処理では、当該ウェーハを５５０〜８００℃の温度範囲に調整された熱処理炉内に投入したのち（ａ工程）、その後の昇温操作により、少なくとも７００〜８５０℃の温度領域における昇温レートを０．５〜１０℃／ｍｉｎとする（ｂ工程）。このｂ工程での昇温操作により、ウェーハ内部に酸素析出核を形成させ、その酸素析出核の密度を向上させることができる。
次に、８５０〜１０００℃の温度範囲で０．５〜５時間の熱処理を施す（ｃ工程）。このｃ工程では、後述するｆ工程の熱処理で内部の酸素析出核が消滅しない程度に、酸素析出核の成長を促すものであるから、８５０〜１０００℃の温度範囲で昇温操作（ランピング）を行ってもよい。
その後、降温し、ウェーハを熱処理炉から取り出す（ｄ工程）。ただし、第２熱処理と連続処理する場合には、ウェーハを熱処理炉から取り出すことを要しない。
上記ａ工程で熱処理炉内の保持温度を５５０℃〜８００℃とするのは、この温度範囲が酸素析出核の成長を促進させる温度範囲であることによる。
上記ｂ工程での昇温操作で重要な温度領域は７００〜８５０℃である。この温度領域での昇温レートを０．５〜１０℃／ｍｉｎとするのは、０．５℃／ｍｉｎ未満では微小析出核の成長が可能であるが、熱処理が長時間となりコスト高となるのに対し、１０℃／ｍｉｎ超えの昇温レートでは微小析出核の成長が抑制され、析出核の密度を高めることができないことによる。
上記ｃ工程で８５０〜１０００℃で０．５〜５時間の加熱処理をするのは、８５０℃未満または０．５時間未満の加熱処理では析出核の成長が十分ではなく、１０００℃を超える温度または５時間を超える加熱処理では、析出核の成長が過多になるからである。上記の加熱条件を満足する限りにおいては、上記ｃ工程では昇温操作（ランピング）を行ってもよい。
（第２熱処理について）
第２熱処理では、当該ウェーハを熱処理炉内に投入したのち（ｅ、ｆ工程）、昇温して１１５０℃以上で１〜２時間の熱処理を施す（ｇ工程）。これに引き続いて１０００〜１１５０℃の温度範囲に降温して、２〜１０時間の熱処理を施す（ｈ工程）。その後降温し、ウェーハを熱処理炉から取り出す（ｉ工程）。
第２熱処理では、当該ウェーハを熱処理炉内に投入したのち（ｅ、ｆ工程）、昇温して１１５０℃以上で１〜２時間の熱処理を施す（ｇ工程）。これに引き続いて１０００〜１１５０℃の温度範囲に降温して、２〜１０時間の熱処理を施す（ｈ工程）。その後降温し、ウェーハを熱処理炉から取り出す（ｉ工程）。
上記ｇ工程で１１５０℃以上の加熱温度としているのは、表面近傍の酸素濃度を外方拡散により低下させるとともに、ＣＯＰなどの欠陥を溶解させ、ウェーハ表面近傍の完全性を高めるためである。１１５０℃未満では、ＣＯＰなどの欠陥密度を低下させる能力が低くなる。一方、加熱温度が１３５０℃を超えると、ウェーハへのスリップが発生したり、プロセス中で金属汚染が発生するおそれがある。このため、ｇ工程での加熱温度の上限は１３５０℃にするのが望ましい。
さらに、ｇ工程での加熱時間を１〜２時間としているのは、１時間未満ではＣＯＰなどの欠陥密度の低下が十分に行われず、また２時間を超えるようになると、スリップや金属汚染のおそれが発生するからである。
上記ｈ工程で加熱温度を１０００〜１１５０℃としているのは、１０００℃未満では酸素析出物の成長が促進されず、１１５０℃を超える場合には、酸素析出物が溶解し、析出密度の低下が生ずるからである。
さらに、ｈ工程での加熱時間を２〜１０時間としているのは、２時間未満では酸素析出物の成長が十分ではなく、１０時間を超えると析出物の成長が過多となり、ウェーハの機械的強度の劣化を促進するおそれがあるからである。後述の図４に示すように、ｈ工程での加熱時間を調整することにより、酸素析出物の成長を促し、ウェーハ中の残存酸素濃度をコントロールすることができる。
一方、高酸素濃度のウェーハを用いる場合には、第１熱処理で微細な析出核の成長が充分に促進され、核成長が飽和した状態になることから、第２熱処理での酸素析出物の成長促進が図れない場合がある。このような場合には、ｈ工程を省略することができる。
第２熱処理では、上記ｉ工程でウェーハの取り出し温度を規定するものではないが、その温度を６００〜８００℃にするのが望ましい。取り出し温度が６００℃未満になると、酸素ドナーの生成の可能性があり、８００℃を超える場合には取り出し中にスリップ（転移）が導入され易く、ウェーハのワレなどが発生するおそれがある。
（熱処理の雰囲気について）
第１熱処理の雰囲気としては、酸化性雰囲気、または非酸化性雰囲気のいずれであってもよい。非酸化性雰囲気を構成するガスとしては、アルゴン（Ａｒ）、水素（Ｈ２）またはこれらの混合ガス（Ａｒ＋Ｈ２）、若しくは窒素（Ｎ２）に少量の酸素（３％Ｏ２）を含有した混合ガスを用いるのが望ましい。
第１熱処理の雰囲気としては、酸化性雰囲気、または非酸化性雰囲気のいずれであってもよい。非酸化性雰囲気を構成するガスとしては、アルゴン（Ａｒ）、水素（Ｈ２）またはこれらの混合ガス（Ａｒ＋Ｈ２）、若しくは窒素（Ｎ２）に少量の酸素（３％Ｏ２）を含有した混合ガスを用いるのが望ましい。
ところが、酸化性雰囲気、または純Ｎ２ガス雰囲気で熱処理を施すと、ウェーハ表面に酸化膜または窒化膜が形成されるので、第２熱処理を施す前に、これらの膜を除去する工程（フッ酸洗浄など）が新たに必要になる。したがって、第１熱処理の雰囲気としては、非酸化性雰囲気を用いるのが望ましい。この場合に、Ａｒ、Ｈ２ガスは高価であることから、コスト面や作業性の面で、Ｎ２に少量の酸素（３％Ｏ２）を含有した混合ガスを用いるのがさらに望ましい。
第２熱処理の雰囲気は、非酸化性雰囲気を用いるのが望ましく、Ａｒ、Ｈ２、Ａｒ＋Ｈ２、およびＮ２（含む３％Ｏ２）ガスを用いることができる。Ｎ２（含む３％Ｏ２）ガスは、酸素外方拡散作用があり、ＤＺ層（無欠陥層、ＤＺ：Denuded Zone）を形成することができるが、ウェーハ表層部に存在するＣＯＰを消滅させる作用がない。このため、第２熱処理の雰囲気としては、非酸化性雰囲気を選択し、Ａｒ、Ｈ２、またはＡｒ＋Ｈ２ガスを採用するのが望ましい。
第１熱処理および第２熱処理を効率的に実施するには、両者のガス雰囲気を同じとし、同一の熱処理装置、または連続する熱処理炉を用いて連続して実施するのが望ましい。この場合には、前記図３に示す第１熱処理のｄ工程および第２熱処理のｅ工程を省略することができる。
（酸素ドナーの生成量）
本発明の製造方法では、得られたシリコンウェーハにデバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であることが望ましい。
本発明の製造方法では、得られたシリコンウェーハにデバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であることが望ましい。
例えば、１００Ωｃｍ以上の高抵抗ウェーハへの酸素ドナー形成熱処理として、４００℃で１時間〜４５０℃で５時間の加熱処理が施される場合に、熱処理後の酸素ドナーの生成量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であれば、その後のウェーハ抵抗率を高抵抗のまま維持でき、抵抗値の大きな変動やｎ型反転を防ぎ、さらにエネルギー損出や電流ノイズの発生を防止できることによる。
（残存酸素濃度について）
本発明の製造方法では、得られたシリコンウェーハの残存酸素濃度が６．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上で、かつ１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以下であり、デバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であることが望ましい。
本発明の製造方法では、得られたシリコンウェーハの残存酸素濃度が６．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上で、かつ１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以下であり、デバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であることが望ましい。
前記図２は、ウェーハの残存酸素量とデバイス製造の工程における熱処理後の酸素ドナーの生成量の関係を示す図である。まず、ウェーハの残存酸素を過剰に低減させないため、ウェーハの残存酸素の下限濃度を検討する。この場合には、最も酸素ドナーの生成を促す熱処理条件である、前記図２に示す熱処理条件Ａを用いることになる。
一方、デバイス製造の工程における熱処理条件のうち、最も酸素ドナーの生成が少ない前記図２に示す熱処理条件Ｄを用いることによって、酸素ドナーの許容量に対応するウェーハの残存酸素の上限濃度を定めることができる。
ウェーハの残存酸素の上下限濃度の検討に当たり、まず、デバイス製造での熱処理条件ＡおよびＤを特定して、ウェーハの残存酸素量とデバイス製造の熱処理後の酸素ドナーの生成量との関係を示すマスターテーブルを作成する。このマスターテーブルの例としては、前記図２に示す、熱処理条件ＡおよびＤをパラメータとしたウェーハ残存酸素量と熱処理後の酸素ドナー生成量との関係が示される。
これらのマスターテーブルに基づいて、熱処理後の酸素ドナーの許容量（上限値）である１×１０１３ａｔｏｍｓ／ｃｍ３から、ウェーハの残存酸素濃度ａおよびｄを求めることによって、本発明の高抵抗ウェーハが具備することが望ましい下限および上限の残存酸素濃度が定まる。
具体的に、ウェーハの残存酸素濃度ａおよびｄを決定するために、ＣＺ法で育成し、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度１３〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型ウェーハに加工後、６５０℃で１時間のドナーキラー熱処理を実施したサブウェーハを準備した。
準備したサブウェーハに、第１熱処理としてＮ２（含む３％Ｏ２）ガス雰囲気を用い、ウェーハ投入温度７００℃で昇温レートを１℃／ｍｉｎとし、９００℃で１時間の加熱処理を施した。次いで、第２熱処理としてＡｒガス雰囲気を用い１２００℃で１時間の加熱処理後に、１０００℃に降温して１０時間の加熱処理を施した。
得られたウェーハにＮ２（含む３％Ｏ２）ガスを用いて、４５０℃で５時間の酸素ドナー形成熱処理を行って、前記図２に示す、熱処理条件Ａをパラメータとしたウェーハ残存酸素量と熱処理後の酸素ドナー生成量との関係を示すマスターテーブルを作成した。同じ手順に沿って、４００℃で１時間の酸素ドナー形成熱処理を行って、前記図２に示す熱処理条件Ｄのマスターテーブルを作成した。
これらのマスターテーブルに基づいて、熱処理後の酸素ドナーの許容量から、ウェーハの残存酸素の下限および上限の濃度を求めると、表１の結果を得る。
表１の結果から、本発明の方法で得られたシリコンウェーハの残存酸素濃度は、６．５×１０１７ａｔｏｍｓ／ｃｍ３以上で、かつ１３．５×１０１７ａｔｏｍｓ／ｃｍ３以下であるのが望ましく、これにより、デバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下を満足することができる。
（第２熱処理における中温熱処理）
本発明の製造方法では、第２熱処理における中温熱処理（前記図３のｈ工程）の加熱時間を調整することにより、ウェーハ中の残存酸素濃度をコントロールすることができる。
本発明の製造方法では、第２熱処理における中温熱処理（前記図３のｈ工程）の加熱時間を調整することにより、ウェーハ中の残存酸素濃度をコントロールすることができる。
図４は、本発明の第２熱処理における中温熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。ウェーハ残存酸素濃度は、第２熱処理における中温熱処理条件に依存する。
このことを確認するため、ＣＺ法による８インチ、ｐ型ウェーハを準備し、試験Ｎｏ．１〜６の供試材を作製した。供試材のサブウェーハ条件および熱処理条件は、次の通りとした。
（１）サブウェーハの条件
ａ．炭素濃度５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）
ｂ．抵抗率６００Ωｃｍ（試験Ｎｏ．１〜４）、
初期格子間酸素濃度１３．５×１０１７ａｔｏｍｓ／ｃｍ３（試験Ｎｏ．１〜４）
ｃ．抵抗率３０００Ωｃｍ（試験Ｎｏ．５〜６）、
初期格子間酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３（試験Ｎｏ．５〜６）
ｄ．ウェーハに加工後、６５０℃×１Ｈｒでドナーキラー熱処理を実施。
（２）第１熱処理の条件
ａ．Ｎ２（含む３％Ｏ２）ガス雰囲気を用い、投入温度７００℃で昇温レート１℃／ｍｉｎ
ｂ．９００℃×１Ｈｒの等温熱処理（試験Ｎｏ．１、３、５）
ｃ．９５０℃×１Ｈｒの等温熱処理（試験Ｎｏ．２、４、６）
（３）第２熱処理の条件
ａ．Ａｒガス雰囲気を用い、ウェーハ投入温度７００℃
ｂ．１２００℃×１Ｈｒの等温熱処理
ｃ．降温後、１０００℃×２Ｈｒの等温熱処理（試験Ｎｏ．１、２）
ｄ．降温後、１０００℃×４Ｈｒの等温熱処理（試験Ｎｏ．３、４）
ｅ．降温後、１０００℃×６Ｈｒの等温熱処理（試験Ｎｏ．５、６）
（１）サブウェーハの条件
ａ．炭素濃度５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）
ｂ．抵抗率６００Ωｃｍ（試験Ｎｏ．１〜４）、
初期格子間酸素濃度１３．５×１０１７ａｔｏｍｓ／ｃｍ３（試験Ｎｏ．１〜４）
ｃ．抵抗率３０００Ωｃｍ（試験Ｎｏ．５〜６）、
初期格子間酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３（試験Ｎｏ．５〜６）
ｄ．ウェーハに加工後、６５０℃×１Ｈｒでドナーキラー熱処理を実施。
（２）第１熱処理の条件
ａ．Ｎ２（含む３％Ｏ２）ガス雰囲気を用い、投入温度７００℃で昇温レート１℃／ｍｉｎ
ｂ．９００℃×１Ｈｒの等温熱処理（試験Ｎｏ．１、３、５）
ｃ．９５０℃×１Ｈｒの等温熱処理（試験Ｎｏ．２、４、６）
（３）第２熱処理の条件
ａ．Ａｒガス雰囲気を用い、ウェーハ投入温度７００℃
ｂ．１２００℃×１Ｈｒの等温熱処理
ｃ．降温後、１０００℃×２Ｈｒの等温熱処理（試験Ｎｏ．１、２）
ｄ．降温後、１０００℃×４Ｈｒの等温熱処理（試験Ｎｏ．３、４）
ｅ．降温後、１０００℃×６Ｈｒの等温熱処理（試験Ｎｏ．５、６）
図４に示す結果から、本発明の第２熱処理における、降温後の１０００℃の加熱時間を２時間、４時間および６時間と変化させることによって、ウェーハ中の残存酸素濃度を６．５×１０１７〜１２．０×１０１７ａｔｏｍｓ／ｃｍ３の範囲で制御できることが分かる。
ところが、本発明の製造方法では、前記図４の結果にも拘わらず、初期格子間酸素（固溶酸素）濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上のシリコンウェーハを用いる場合には、第２熱処理における中温熱処理（前記図３のｈ工程）の加熱時間がウェーハ中の残存酸素濃度に及ぼす影響が少なくなる。
これは、ウェーハの初期格子間酸素（固溶酸素）濃度が比較的に高い場合には、第１熱処理の昇温操作によって微小析出核の成長が充分に促進され、核成長が飽和した状態になるためであり、その後、第２熱処理のｈ工程で２〜１０時間の加熱処理を施しても、酸素析出物の成長に及ぼす影響が低下することによる。
図５は、初期格子間酸素濃度が高いウェーハを用いる場合における、本発明の第２熱処理での中温熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。初期格子間酸素濃度が高いウェーハを用いる場合には、第２熱処理におけるｈ工程の加熱時間がウェーハ残存酸素濃度に及ぼす影響は少なくなる。
このことを確認するため、ＣＺ法による８インチ、ｐ型ウェーハを用いて供試材を準備したが、そのサブウェーハ条件および熱処理条件は、次の通りとした。
（１）サブウェーハの条件
ａ．炭素濃度５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM
F123-1981）
ｂ．抵抗率３０００Ωｃｍ
初期格子間酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３
ｄ．ウェーハに加工後、６５０℃×１Ｈｒでドナーキラー熱処理を実施。
（２）第１熱処理の条件
ａ．Ｎ２（含む３％Ｏ２）ガス雰囲気を用い、投入温度７００℃で昇温レート１℃／ｍｉｎ
ｂ．９００℃×１Ｈｒの等温熱処理
（３）第２熱処理の条件
ａ．Ａｒガス雰囲気を用い、ウェーハ投入温度７００℃
ｂ．１２００℃×１Ｈｒの等温熱処理
ｃ．降温後、１０００℃×０Ｈｒ、２Ｈｒ、４Ｈｒおよび６Ｈｒの等温熱処理
（１）サブウェーハの条件
ａ．炭素濃度５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM
F123-1981）
ｂ．抵抗率３０００Ωｃｍ
初期格子間酸素濃度１５×１０１７ａｔｏｍｓ／ｃｍ３
ｄ．ウェーハに加工後、６５０℃×１Ｈｒでドナーキラー熱処理を実施。
（２）第１熱処理の条件
ａ．Ｎ２（含む３％Ｏ２）ガス雰囲気を用い、投入温度７００℃で昇温レート１℃／ｍｉｎ
ｂ．９００℃×１Ｈｒの等温熱処理
（３）第２熱処理の条件
ａ．Ａｒガス雰囲気を用い、ウェーハ投入温度７００℃
ｂ．１２００℃×１Ｈｒの等温熱処理
ｃ．降温後、１０００℃×０Ｈｒ、２Ｈｒ、４Ｈｒおよび６Ｈｒの等温熱処理
図５に示す結果から、初期格子間酸素濃度が高いウェーハを用いる場合には、本発明の第２熱処理における、降温後の１０００℃の加熱時間を０〜６時間の範囲で変動させても、ウェーハ中の残存酸素濃度への影響が少なく、いずれの場合も６．５×１０１７〜１２．０×１０１７ａｔｏｍｓ／ｃｍ３の範囲を満足することが分かる。
すなわち、初期格子間酸素濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３以上と比較的高いウェーハを使用する場合には、第２熱処理のｈ工程での等温処理を省いたとしても、所定のウェーハ中の残存酸素濃度を確保することができる。したがって、第２熱処理のｈ工程での等温処理の省略し、第２熱処理として、１１５０℃以上で１〜２時間の加熱処理のみを施すことができる。これにより、高抵抗シリコンウェーハの製造コストを大幅に削減できるので望ましい。
さらに、初期格子間酸素濃度が高いウェーハを用いる場合には、微小析出核の成長を促進するための第１熱処理の昇温操作を採用しない場合であっても、第２熱処理による昇温操作と高温熱処理によって、所定のウェーハ残存酸素濃度を確保できることが確認されている。以下、この熱処理を第３熱処理として、その内容を若干説明する。
図６は、第３熱処理の加熱温度および加熱時間の条件を示す図である。例えば、第３熱処理では、当該ウェーハを熱処理炉内に投入したのち（ｊ工程）、その後の昇温操作（ｋ工程）を経て、１０００℃程度の温度範囲で熱処理を施し（ｌ工程）、さらに昇温して高温熱処理（ｍ、ｎ工程）の後、降温し（ｏ工程）、ウェーハを熱処理炉から取り出す。
図７は、初期格子間酸素濃度が高いウェーハを用いる場合における、第３熱処理での１０００℃熱処理の加熱時間がウェーハ残存酸素濃度に及ぼす影響を示す図である。ｋ工程における昇温レートは１．０℃／ｍｉｎ、１．５℃／ｍｉｎおよび２．０℃／ｍｉｎの３種とした。図７に示す結果から、１０００℃熱処理の加熱時間が０Ｈｒの場合でも、残存酸素濃度は８．８×１０１７ａｔｏｍｓ／ｃｍ３の程度となる。したがって、第３熱処理を採用する場合でも、ｋ工程（昇温操作）とｌ工程（１０００ ℃熱処理）の組み合わせにより、残存酸素濃度を６．３５×１０１７〜１３．１×１０１７ａｔｏｍｓ／ｃｍ３の範囲で調整できることが分かる。
（エピタキシャルウェーハ、ＳＯＩウェーハの製造方法）
本発明では、得られた高抵抗シリコンウェーハの表面にエピタキシャル層を形成することにより、エピタキシャルウェーハを製造することができる。このように、本発明の製造方法で製造された高抵抗シリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを製造すれば、優れた特性を具備することから、例えば、移動体通信用のＳＯＩウェーハの代替として最適なウェーハを提供することができる。
本発明では、得られた高抵抗シリコンウェーハの表面にエピタキシャル層を形成することにより、エピタキシャルウェーハを製造することができる。このように、本発明の製造方法で製造された高抵抗シリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを製造すれば、優れた特性を具備することから、例えば、移動体通信用のＳＯＩウェーハの代替として最適なウェーハを提供することができる。
エピタキシャルウェーハの製造条件については、本発明の製造方法で得られた高抵抗シリコンウェーハを用いる以外に特に限定するものではなく、通常の条件を採用すればよい。エピタキシャルウェーハの製造においては、使用するエピタキシャル成長装置は、バレル型、パンケーキ型、枚様式など周知のエピタキシャル成長装置を採用することができ、周知のエピタキシャル法を採用することができる。
本発明では、得られた高抵抗シリコンウェーハを支持基板としてＳＩＭＯＸ型ＳＯＩウェーハを製造することができる。本発明の製造方法で製造された高抵抗シリコンウェーハを支持基板としてＳＩＭＯＸ型ＳＯＩウェーハを製造することにより、例えば、移動体通信用のＳＯＩウェーハとして最適なものとなる。
ＳＩＭＯＸ法によるＳＯＩウェーハの製造条件については、本発明の高抵抗シリコンウェーハを用いる以外には特に限定せず、慣用される条件を用いればよい。すなわち、ＳＩＭＯＸウェーハの製造においては、酸素注入条件として加速電圧１８０ｋｅＶ〜２００ｋｅＶが通常用いられるが、この範囲よりも高電圧でも低電圧でも適用できる。
酸素イオンのドーズ量としては４×１０１７ｃｍ−２前後、または１．０×１０１８ｃｍ−２以上のドーズ量を用いるのが望ましいが、この範囲以外のドーズ量でも採用できる。アニール条件としては、良質な埋め込み酸化膜を得るために、１３００℃以上の温度を用いるのが望ましいが、これよりも低い温度でもよい。また、アニールに用いる雰囲気は、酸化性でも非酸化性でも使用することができる。
本発明では、得られた高抵抗シリコンウェーハを支持基板側ウェーハとして貼り合わせ型ＳＯＩウェーハを製造することができる。本発明の製造方法で製造された高抵抗シリコンウェーハを支持基板側ウェーハとして貼り合わせ型ＳＯＩウェーハを製造することにより、例えば、移動体通信用のＳＯＩウェーハとして最適なものとなる。
貼り合わせ型ＳＯＩウェーハの製造条件については、本発明の高抵抗シリコンウェーハを支持基板側ウェーハとして用いる以外には、特に限定する必要はない。具体的には、活性層側となる他のシリコンウェーハを用意し、酸化雰囲気中で、活性層側ウェーハまたは／および支持基板ウェーハを１０００℃以上の温度で熱処理してウェーハ表面に熱酸化膜を形成する。
次に、活性層側ウェーハと支持基板側ウェーハとを密着させた後、熱処理を施して活性層側ウェーハと支持基板側ウェーハを強固に結合させ、貼り合わせウェーハとする。これらのウェーハを結合させる熱処理条件としては、酸素または水蒸気を含む雰囲気中で、４００〜１２００℃で加熱処理を行えばよい。
さらに望ましくは、９００℃の温度で熱処理することで、二枚のウェーハを強固に結合させることができる。なお、厚膜のＳＯＩウェーハを製造する場合には、活性層側ウェーハにも、本発明方法で得られた高抵抗ウェーハを使用するのが望ましい。
（実施例１）
本発明の効果を確認するため、ＣＺ法で育成し、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１０〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型ウェーハに加工後、６５０℃で１時間のドナーキラー熱処理を実施したサブウェーハを準備した。
本発明の効果を確認するため、ＣＺ法で育成し、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１０〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型ウェーハに加工後、６５０℃で１時間のドナーキラー熱処理を実施したサブウェーハを準備した。
準備したサブウェーハに、第１熱処理としてＮ２（含む３％Ｏ２）ガス雰囲気を用い、ウェーハ投入温度７００℃で昇温レートを１℃／ｍｉｎとし、９００℃で１時間の加熱処理を施した。次いで、第２熱処理としてＡｒガス雰囲気を用い１２００℃で１時間の加熱処理後に、１０００℃に降温して１０時間の加熱処理を施した。
上記熱処理後に得られたウェーハを用いて、横型枚様式のエピタキシャル成長炉で約１１８０℃の水素ベーク処理後、原料ソースガスとしてトリクロロシランを用い、約１１３０℃の温度でエピタキシャル層厚５μｍのシリコンエピタキシャル成長処理を行った。
得られたエピタキシャルウェーハに、デバイス製造の熱処理条件として、Ｎ２（含む３％Ｏ２）雰囲気中で４００℃×１時間の熱処理を行った後、ウェーハ内部に発生する酸素ドナー発生量を調査した。その結果、いずれのウェーハも、全て酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、抵抗率に変動のないエピタキシャルウェーハが得られたことを確認した。
（実施例２）
初期格子間酸素濃度が比較的高いウェーハの効果を確認するため、実施例１と同様に、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１３〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）で、６５０℃で１時間のドナーキラー熱処理を実施したサブウェーハを準備した。
初期格子間酸素濃度が比較的高いウェーハの効果を確認するため、実施例１と同様に、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１３〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）で、６５０℃で１時間のドナーキラー熱処理を実施したサブウェーハを準備した。
実施例１と同条件の第１熱処理を施し、次いで、第２熱処理としてＡｒガス雰囲気を用い１２００℃で１時間の加熱処理を施した後、中温熱処理を施すことなく直ちに６００℃で取り出した。得られたウェーハを用いて、横型枚様式のエピタキシャル成長炉で、実施例１と同条件のシリコンエピタキシャル成長処理を行った。
得られたエピタキシャルウェーハに、実施例１と同条件で酸素ドナー発生量を調査した結果、いずれのウェーハも、全て酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、抵抗率に変動のないエピタキシャルウェーハが得られたことを確認した。
（実施例３）
実施例１と同様に、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１０〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型サブウェーハを準備し、さらに、同じ条件の第１熱処理および第２熱処理を施して、シリコンウェーハを製造した。
実施例１と同様に、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１０〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型サブウェーハを準備し、さらに、同じ条件の第１熱処理および第２熱処理を施して、シリコンウェーハを製造した。
製造されたシリコンウェーハを用い、酸素イオンをウェーハ表面側から１００ｋｅＶの加速電圧で打ち込んだ。そして、このウェーハを７００℃に保持した熱処理炉に投入した後、１３２０℃まで昇温し、１０時間保持した。その後、ウェーハを７００℃まで冷却し、熱処理炉から取り出してＳＩＭＯＸウェーハを製造した。
得られたＳＩＭＯＸ型ＳＯＩウェーハに、デバイス製造の熱処理条件として、Ｎ２（含む３％Ｏ２）雰囲気中で４００℃×１時間の熱処理を行った後、活性層および支持基板内部に発生する酸素ドナー発生量を調査した。その結果、全て酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、抵抗率に変動のないＳＩＭＯＸ型ＳＯＩウェーハが得られたことを確認した。
（実施例４）
実施例１と同様に、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１０〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型サブウェーハを準備し、さらに、同じ条件の第１熱処理および第２熱処理を施して、シリコンウェーハを製造した。
実施例１と同様に、抵抗率が２０００Ωｃｍで、初期格子間酸素濃度が１０〜１５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）で、さらに炭素濃度が５×１０１６ａｔｏｍｏｓ／ｃｍ３ （ASTM F123-1981）の８インチ、ｐ型サブウェーハを準備し、さらに、同じ条件の第１熱処理および第２熱処理を施して、シリコンウェーハを製造した。
製造されたシリコンウェーハを用い、酸化雰囲気中で１０００℃の熱処理を行い、ウェーハ表面に熱酸化膜を形成した。次に、このウェーハが支持基板となるように、活性層となる他のウェーハを密着させ、１１５０℃の温度で接合し貼り合わせた。その後、活性層側ウェーハを厚さ０．５μｍまで研磨・エッチング処理することで貼り合わせ型ＳＯＩウェーハを製造した。
得られた貼り合わせ型ＳＯＩウェーハに、デバイス製造の熱処理条件として、Ｎ２（含む３％Ｏ２）雰囲気中で４００℃×１時間の熱処理を行った後、支持基板内部に発生する酸素ドナー発生量を調査した。結果は、全て酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であり、抵抗率に変動のない貼り合わせ型ＳＯＩウェーハであることを確認した。
本発明の高抵抗シリコンウェーハの製造方法によれば、ＣＺ法により得られた、高抵抗で炭素を含有するシリコンウェーハを用いて、昇温操作（ランピング）による第１熱処理と、高温熱処理および中温熱処理とからなる第２熱処理とを組み合わせることにより、効率的に酸素ドナーの生成を抑制でき、デバイス製造の工程における熱処理後においても、高抵抗が維持でき、抵抗率の変動を抑制した高抵抗シリコンウェーハを得ることができる。さらに、この高抵抗シリコンウェーハを用いれば、優れたエピタキシャルウェーハおよびＳＯＩウェーハを製造できるので、高周波通信デバイスまたはアナログ、デジタル混載デバイス等、広い分野で適用することができる。
Claims (8)
- チョクラルスキー法により抵抗率が１００Ωｃｍ以上で、初期格子間酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であり、さらに炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F123-1981）であるシリコンウェーハを用いて、
第１熱処理として、少なくとも７００〜８５０℃の温度領域における昇温レートを０．５〜１０℃／ｍｉｎとし、８５０〜１０００℃で０．５〜５時間の加熱処理を施し、
さらに第２熱処理として、１１５０℃以上で１〜２時間の加熱処理に引き続き、降温して１０００〜１１５０℃で２〜１０時間の加熱処理を施すことを特徴とする高抵抗シリコンウェーハの製造方法。 - 前記初期格子間酸素濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上であるシリコンウェーハを用いる場合に、前記第２熱処理として、１１５０℃以上で１〜２時間の加熱処理のみを施すことを特徴とする請求項１に記載の高抵抗シリコンウェーハの製造方法。
- 前記第１熱処理および第２熱処理が非酸化性雰囲気中で、連続して行われることを特徴とする請求項１または請求項２に記載の高抵抗シリコンウェーハの製造方法。
- 得られたシリコンウェーハにデバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１〜請求項３のいずれかに記載の高抵抗シリコンウェーハの製造方法。
- 得られたシリコンウェーハの残存酸素濃度が６．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以上で、かつ１３．５×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-1979）以下であり、デバイス製造の工程における熱処理がおこなわれたとき、ウェーハ内部に発生する酸素ドナー量が１×１０１３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１〜請求項３のいずれかに記載の高抵抗シリコンウェーハの製造方法。
- 前記請求項１〜請求項５のいずれかに記載の製造方法により得られた高抵抗シリコンウェーハの表面にエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法。
- 前記請求項１〜請求項５のいずれかに記載の製造方法により得られた高抵抗シリコンウェーハを支持基板としてＳＩＭＯＸ型ＳＯＩウェーハを製造することを特徴とするＳＯＩウェーハの製造方法。
- 前記請求項１〜請求項５のいずれかに記載の製造方法により得られた高抵抗シリコンウェーハを支持基板側ウェーハとして貼り合わせ型ＳＯＩウェーハを製造することを特徴とするＳＯＩウェーハの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003360251 | 2003-10-21 | ||
| JP2003360251 | 2003-10-21 | ||
| PCT/JP2004/011050 WO2005038899A1 (ja) | 2003-10-21 | 2004-08-02 | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005038899A1 true JPWO2005038899A1 (ja) | 2007-02-01 |
| JP4289354B2 JP4289354B2 (ja) | 2009-07-01 |
Family
ID=34463410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005514709A Active JP4289354B2 (ja) | 2003-10-21 | 2004-08-02 | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7803228B2 (ja) |
| EP (1) | EP1677344B1 (ja) |
| JP (1) | JP4289354B2 (ja) |
| KR (1) | KR100779341B1 (ja) |
| CN (1) | CN100461349C (ja) |
| WO (1) | WO2005038899A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685161B1 (ko) * | 2002-07-17 | 2007-02-22 | 가부시키가이샤 섬코 | 고저항 실리콘 웨이퍼 및 이의 제조방법 |
| WO2006082469A1 (en) * | 2005-02-03 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Method for applying a high temperature treatment to a semimiconductor wafer |
| JP2006261632A (ja) * | 2005-02-18 | 2006-09-28 | Sumco Corp | シリコンウェーハの熱処理方法 |
| JP5076326B2 (ja) * | 2006-01-31 | 2012-11-21 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| JP5103745B2 (ja) * | 2006-01-31 | 2012-12-19 | 株式会社Ｓｕｍｃｏ | 高周波ダイオードおよびその製造方法 |
| JP5315596B2 (ja) * | 2006-07-24 | 2013-10-16 | 株式会社Ｓｕｍｃｏ | 貼合せｓｏｉウェーハの製造方法 |
| US8063466B2 (en) | 2006-09-07 | 2011-11-22 | Sumco Corporation | Semiconductor substrate for solid-state image sensing device as well as solid-state image sensing device and method for producing the same |
| US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
| US8378384B2 (en) * | 2007-09-28 | 2013-02-19 | Infineon Technologies Ag | Wafer and method for producing a wafer |
| JP5227586B2 (ja) * | 2007-12-28 | 2013-07-03 | ジルトロニック アクチエンゲゼルシャフト | アニールシリコンウエハの製造方法 |
| JP2009164155A (ja) * | 2007-12-28 | 2009-07-23 | Siltronic Ag | シリコンウエハの製造方法 |
| US20090242939A1 (en) * | 2008-03-25 | 2009-10-01 | Sumco Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| JP2009283533A (ja) * | 2008-05-20 | 2009-12-03 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子 |
| JP2010114211A (ja) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウェーハの製造方法 |
| FR2952224B1 (fr) * | 2009-10-30 | 2012-04-20 | Soitec Silicon On Insulator | Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante. |
| FR2953640B1 (fr) | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
| JP5510256B2 (ja) * | 2010-10-06 | 2014-06-04 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP5997552B2 (ja) * | 2011-09-27 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5772553B2 (ja) | 2011-12-06 | 2015-09-02 | 信越半導体株式会社 | シリコン単結晶の評価方法およびシリコン単結晶の製造方法 |
| KR102091500B1 (ko) * | 2013-06-21 | 2020-03-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| JP6131842B2 (ja) * | 2013-11-26 | 2017-05-24 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| FR3051968B1 (fr) * | 2016-05-25 | 2018-06-01 | Soitec | Procede de fabrication d'un substrat semi-conducteur a haute resistivite |
| CN116314384A (zh) | 2016-06-08 | 2023-06-23 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
| JP6737066B2 (ja) | 2016-08-22 | 2020-08-05 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 |
| FR3058561B1 (fr) * | 2016-11-04 | 2018-11-02 | Soitec | Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif |
| JP6971622B2 (ja) * | 2017-05-10 | 2021-11-24 | グローバルウェーハズ・ジャパン株式会社 | 半導体ウェハの製造方法及び半導体ウェハ |
| CN116034189A (zh) | 2020-08-18 | 2023-04-28 | 信越半导体株式会社 | 氮化物半导体晶圆的制造方法及氮化物半导体晶圆 |
| CN115369486B (zh) * | 2022-10-26 | 2023-04-11 | 新美光(苏州)半导体科技有限公司 | 一种解决异常硅棒电阻虚高与导电类型反转的方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445975A (en) | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| DE69738020T2 (de) * | 1996-06-28 | 2008-07-31 | Sumco Corp. | Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens |
| JPH10150048A (ja) * | 1996-11-15 | 1998-06-02 | Sumitomo Sitix Corp | 半導体基板 |
| JP2000100631A (ja) | 1998-09-22 | 2000-04-07 | Hitachi Media Electoronics Co Ltd | トランス |
| DE60041309D1 (de) * | 1999-03-16 | 2009-02-26 | Shinetsu Handotai Kk | Herstellungsverfahren für siliziumwafer und siliziumwafer |
| JP3870293B2 (ja) * | 1999-03-26 | 2007-01-17 | シルトロニック・ジャパン株式会社 | シリコン半導体基板及びその製造方法 |
| KR100792773B1 (ko) | 2000-04-14 | 2008-01-11 | 신에쯔 한도타이 가부시키가이샤 | 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법 |
| JP4605876B2 (ja) | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
| JP4106862B2 (ja) * | 2000-10-25 | 2008-06-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP2002184779A (ja) * | 2000-12-13 | 2002-06-28 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| JP3994665B2 (ja) * | 2000-12-28 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
| WO2002084728A1 (en) * | 2001-04-11 | 2002-10-24 | Memc Electronic Materials, Inc. | Control of thermal donor formation in high resistivity cz silicon |
| CN100446196C (zh) * | 2001-06-22 | 2008-12-24 | Memc电子材料有限公司 | 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 |
| KR100920862B1 (ko) | 2001-12-21 | 2009-10-09 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법 |
| JP4032342B2 (ja) | 2002-03-27 | 2008-01-16 | 株式会社Ｓｕｍｃｏ | 半導体シリコン基板の製造方法 |
| JP2004006615A (ja) | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
| KR100685161B1 (ko) * | 2002-07-17 | 2007-02-22 | 가부시키가이샤 섬코 | 고저항 실리콘 웨이퍼 및 이의 제조방법 |
-
2004
- 2004-08-02 WO PCT/JP2004/011050 patent/WO2005038899A1/ja active Application Filing
- 2004-08-02 KR KR1020067007474A patent/KR100779341B1/ko active IP Right Grant
- 2004-08-02 JP JP2005514709A patent/JP4289354B2/ja active Active
- 2004-08-02 EP EP04748184.1A patent/EP1677344B1/en active Active
- 2004-08-02 US US10/576,321 patent/US7803228B2/en active Active
- 2004-08-02 CN CNB2004800310619A patent/CN100461349C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN100461349C (zh) | 2009-02-11 |
| EP1677344A4 (en) | 2008-12-17 |
| EP1677344A1 (en) | 2006-07-05 |
| US20070066033A1 (en) | 2007-03-22 |
| EP1677344B1 (en) | 2013-11-06 |
| WO2005038899A1 (ja) | 2005-04-28 |
| JP4289354B2 (ja) | 2009-07-01 |
| US7803228B2 (en) | 2010-09-28 |
| KR20060063989A (ko) | 2006-06-12 |
| CN1871698A (zh) | 2006-11-29 |
| KR100779341B1 (ko) | 2007-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4289354B2 (ja) | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 | |
| JP4970724B2 (ja) | 高抵抗シリコンウエーハの製造方法 | |
| KR100829767B1 (ko) | 고저항 실리콘 웨이퍼 및 이의 제조방법 | |
| KR101410546B1 (ko) | 실리콘웨이퍼 및 그의 제조방법 | |
| US8263484B2 (en) | High resistivity silicon wafer and method for manufacturing the same | |
| KR100351532B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
| JP3985768B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
| KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| KR20120023056A (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2010062291A (ja) | 半導体基板及びその製造方法 | |
| JP2011054655A (ja) | 高周波デバイス向けシリコンウェーハおよびその製造方法 | |
| JP5922858B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
| JP2011054656A (ja) | 高抵抗シリコンウェーハおよびその製造方法 | |
| JP5922860B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
| JP2004087665A (ja) | 高抵抗シリコンウエーハ | |
| US20040259321A1 (en) | Reducing processing induced stress | |
| JP2007235166A (ja) | ｐ型シリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4289354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |