JP2007235166A - p型シリコンウェーハ - Google Patents
p型シリコンウェーハ Download PDFInfo
- Publication number
- JP2007235166A JP2007235166A JP2007121405A JP2007121405A JP2007235166A JP 2007235166 A JP2007235166 A JP 2007235166A JP 2007121405 A JP2007121405 A JP 2007121405A JP 2007121405 A JP2007121405 A JP 2007121405A JP 2007235166 A JP2007235166 A JP 2007235166A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- wafer
- heat treatment
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】表面に形成されるCMOSが、サーマルドナー発生による動作不良やn−well分離不十分などを生じることのない、p型の高抵抗ウェーハの提供。
【解決手段】)抵抗率が100Ωcm以上で、炭素を0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有し、表面近傍に形成された無欠陥層と、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置にサーマルドナー発生に起因するp/n反転部とを備えたことを特徴とするp型のシリコンウェーハである。前記サーマルドナー発生に起因するp/n反転部は、450℃にて1時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成され、そして、その深さ位置は、表面から8μmを超えるものである。
【選択図】図3
【解決手段】)抵抗率が100Ωcm以上で、炭素を0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有し、表面近傍に形成された無欠陥層と、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置にサーマルドナー発生に起因するp/n反転部とを備えたことを特徴とするp型のシリコンウェーハである。前記サーマルドナー発生に起因するp/n反転部は、450℃にて1時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成され、そして、その深さ位置は、表面から8μmを超えるものである。
【選択図】図3
Description
本発明は高周波用集積回路のデバイス等の基板に使用されるp型の高抵抗シリコンウェーハに関する。
移動体通信用や近距離無線LANなど、高周波のデバイスの普及あるいは微細化や信号量の増大から、高周波を用いる回路の需要が増大している。高周波回路の基板には高抵抗を要求されるが、これに対して従来GaAsなどの化合物半導体の適用が多かった。ところが、化合物半導体基板は非常に高価である。
このような用途に対し、通常のチョクラルスキー法(CZ法)によるシリコン単結晶から作製された基板によるCMOS(Complementary Metal Oxide semiconductor)では、消費電力が大きく基板ノイズの発生が大であるため不適とされてきた。しかし、微細化の技術や設計などの改善が進められ、抵抗値の高いシリコンウェーハを用いることにより、これらの問題点が克服できるようになってきている。
高純度シリコンの抵抗率は2.3×105Ωcmとされるが、このままでは電気抵抗が高すぎ基板材料としては使えないため、ホウ素(B:p型)やリン(P:n型)などのドーパントを微量添加し、所望の抵抗率に調整される。
他方、半導体では不純物量の増加は電気抵抗を低下させることが多いので、高抵抗シリコンウェーハが必要な場合は、従来、より高純度にしやすい帯溶融法(FZ法)による単結晶から作られてきた。しかしながらFZ法は直径の大きい単結晶の製造が困難であり、品質の安定性やコストに問題があって、需要に対する十分な対応ができない難点がある。
CZ法によるシリコン単結晶は石英るつぼを用いて原料を溶解し、その溶融液から直接引き上げ育成して製造されるので、るつぼから溶け出した酸素を通常20ppma(16×1018atoms/cm3[ASTM F121−1979])程度含有している。
この相対的に高濃度に含有される酸素は、ウェーハに欠陥を生じさせデバイスの特性不良の原因となるが、一方ではデバイスの製造過程において、ウェーハの強度を高くして変形を抑止したり、デバイスの動作不良の原因となる混入重金属イオンをトラップするゲッタ作用を有する微小欠陥を、ウェーハ内部に形成させるなど、複雑に作用する。
よく知られているように、シリコンウェーハは、ドーパント量の低減により高抵抗にすることができる。しかし、CZ法によるシリコン単結晶を用いるとき、必然的に混入してくる酸素が、抵抗率を大きく変化させることがある。シリコン中で酸素原子は通常電気的に中性であり、直接にはその電気抵抗などに影響を及ぼさない。
ところが、300〜500℃の低温域で長時間熱処理されると、安定なSiO2の析出物までにはいたらない複合物が形成され、これが電子を放出してドナーの性質を示すようになるので、酸素ドナーあるいはサーマルドナーと呼ばれている。
図1は、サーマルドナー発生量の多少とウェーハの抵抗率との関係を模式的に示す図である。通常の抵抗率が10Ωcm程度の低抵抗ウェーハの場合、サーマルドナーの発生量に比しドーパント量が十分多いので、サーマルドナーが生じても抵抗率への影響は軽微である。ところが、高抵抗のウェーハの場合、ドーパント量が少ないため、その抵抗率はサーマルドナーにより大きく影響される。
特にp型の場合、アクセプターによる正孔でもたらされていた導電性は、ドナーによる電子の供給により消滅して抵抗率が著しく上昇し、さらにドナーが増すと、n型の半導体になってしまって抵抗率が低下する。このサーマルドナーの発生しやすい温度域での加熱は、デバイスの製造最終段階の熱処理として必然的におこなわれる。
サーマルドナーの発生量は、酸素濃度を低くしたシリコンウェーハでは少なくなる。そこで、酸素含有量の低減のため、るつぼ中のシリコン融液に磁場を印加してその流れを制御しつつ単結晶引き上げをおこなう磁場印加引き上げ法(MCZ法)の適用や、内面にSiCをコーティングしたるつぼを用いる方法など、低酸素の単結晶を製造する方法が提案されている。
しかしながら、これらの酸素の低減方法は、低酸素化に技術的な限界があって、コストも上昇し、その上低酸素化によりウェーハの強度が低下して、デバイス製造過程で変形が原因の不良品を発生しやすくなるという問題もある。
CZ法によるシリコン単結晶を用い、サーマルドナーによる影響を排除した高抵抗率ウェーハとその製造方法に関する発明が特許文献1に開示されている。この発明は、抵抗率が100Ωcm以上で、初期格子間酸素(固溶酸素)濃度が10〜25ppma(7.9×1017〜19.8×1017atoms/cm3[ASTM F121−1979])の、通常の酸素量を含むCZ法による単結晶をウェーハに加工し、これに酸素析出処理を施して、残留格子間酸素濃度を8ppma(6.4×10×1017atoms/cm3[ASTM F121−1979])以下にするというものである。このようにして得たウェーハは、デバイス製造過程で受ける熱処理にて、酸素ドナーの発生が抑止され、抵抗率の低下がないとしている。
この発明においては、残留格子間酸素濃度を8ppmaに低下させる熱処理方法が、その技術の根幹をなすものと考えられる。ところが、特許文献1中の記述では、結果的に酸素析出物が形成され残留格子間酸素濃度が8ppma以下になればよいので特別に限定されるものではない、と説明されており、熱処理条件範囲等は明確にされていない。
わずかに実施例において、酸素雰囲気または窒素雰囲気にて800℃で4時間の加熱と酸素雰囲気中1000℃で16時間の加熱との二段熱処理、または酸素雰囲気中650℃で2時間、同じく800℃で4時間および酸素雰囲気中1000℃で16時間、それぞれ加熱することによる三段熱処理が示されているだけである。
デバイスを形成させるウェーハの、厚さ方向の酸素の存在状態を制御する方法として、DZ−IG(Intrinsic Gettering)処理が一般におこなわれている。これは、ウェーハ表面近傍のデバイスが形成される領域すなわち活性化領域は無欠陥層(DZ:Denuded Zone)とし、内部には、混入してくる重金属イオンなどを捕獲する作用のある、酸素析出物による欠陥を形成させようとする熱処理である。
通常、(1)表面のDZ形成のための高温での酸素外方拡散熱処理、(2)析出核形成のための低温熱処理(酸素析出核形成熱処理)、および(3)内部のゲッタリングサイトとなる酸素析出物による欠陥形成のための中温あるいは高温熱処理(酸素析出物成長熱処理)、の三段階の熱処理が施される。
特許文献2には、抵抗率が100Ωcm以上の高抵抗のウェーハに、このDZ−IG処理を施すウェーハおよびその条件の発明が開示されている。これは、特許文献1の発明と同様、ウェーハのいずれの部分でも格子間酸素濃度が8ppm以下であって、表面近傍のDZとバルク部の酸素析出物層とを有し、その上でDZと酸素析出物層との遷移領域の幅が5μm以下であることとするものである。
上述の特許文献2の発明のウェーハ製造方法は、CZ法により得た初期格子間酸素濃度が10〜25ppmaの単結晶から加工したウェーハを用い、(a)950〜1050℃で2〜5時間の第一熱処理、(b)450〜550℃で4〜5時間の第二熱処理、(c)750〜850℃で2〜8時間の第三熱処理および(d)950〜1100℃の第四熱処理、の四段階の熱処理を施し、上記のように格子間酸素濃度を8ppm以下にする。
この場合、(a)の第一熱処理は表面のDZ形成のための酸素外方拡散処理で、(d)の第四熱処理はゲタリングサイト形成のための酸素析出処理であるが、(b)および(c)は、析出核形成のための処理をより十分におこない、格子間酸素濃度を確実に8ppm以下に低下させようとしていると思われる。
しかしながら、熱処理によりウェーハ厚み方向全域に亘り、固溶酸素濃度を8ppma以下に低下させることは必ずしも容易ではなく、多大な熱処理工数を要し製造コストの増加を招く。その上、固溶酸素濃度を減少させてしまうことはウェーハの強度を大きく低下させるので、酸素ドナーを低減できたとしても、デバイス形成工程で実施される高温熱処理においてウェーハに変形やスリップ転位を発生させ易い。
本発明は、CZ法による単結晶を用いるp型の高抵抗ウェーハにおいて、表面の活性化領域に形成されたCMOSが動作不良やn−well分離不十分などを生じることの少ない、優れた特性を有する高抵抗ウェーハおよびその製造方法の提供を提供することを特徴としている。
本発明者らは、CZ法のp型の単結晶から高抵抗ウェーハを作製し、これによりデバイスメーカーにてCMOSが形成され、その特性が調査されたところ、目的とする特性が十分得られないもの、あるいは隣り合ったn−wellの分離が十分できないものが生じる、という問題に遭遇した。
これに対処するため、問題を生じた高抵抗ウェーハについて種々調査した結果、次のようなことがあきらかになった。まず、表面にデバイスを形成させる前のウェーハでは、表面層のDZあるいは内部のBMD(Bulk Micro Defect)とも呼ばれる酸素析出物については、何ら問題はなく正常に分布していることが確認された。
ところが、CMOSのデバイスが形成された後のウェーハを調べると、表面近くはp型半導体であるが、内部はn型半導体に反転しているものがあり、とくにこのp/n反転部が表面に近い位置に存在した場合、CMOSの特性が目標値に達していなかったり、n−wellの分離が不十分なものが生じていた。
さらに調査を進めると、内部がn型に反転する現象は、より抵抗率の高いウェーハに屡々見られるが、内部がn型に反転していたとしても、p/n反転部が十分深い位置にあれば、CMOSの特性やn−well分離にほとんど影響しないこともわかった。
このウェーハ内部のn型への反転は、前記図1にて説明したように、デバイス形成の製造工程の熱処理によって生じるサーマルドナーが原因であると推定される。しかし、サーマルドナーが発生しないように、ウェーハ全域に亘り固溶酸素を低減することは、熱処理を十分におこなわなければならず、その上、ウェーハの強度も低下するという問題がある。
そこで、サーマルドナー発生により内部にn型反転が生じても、p/n反転部が表面に形成されるCMOSの作動に影響を及ぼさなければよいのではないかと考え、さらに検討を進めた。その結果、p型のウェーハ上にn−wellを形成させたとき、wellとウェーハ基板との間に空乏層が生じるが、その空乏層からp/n反転部が十分離れておればよいことが分かってきた。ウェーハの抵抗率が高いとき、空乏層の領域は通常の抵抗率の低い場合よりも大きくなるので、発生したp/n反転部の表面からの深さは、十分大きくする必要がある。
図2は、上述したp型ウェーハ上に形成されたCMOSの構成とp/n反転部との関係を説明する図である。図示するCMOSはtwin−well構造とし、p、n−wellが補完し合う構造になっている。p型ウェーハ3表面から基板深さ方向に、p−well並びにn−wellおよび欠乏層1が形成されており、p/n反転部2の発生により、n型ウェーハ4に反転している。
図2(a)ではp/n反転部2が欠乏層領域に接しているため、n−wellの分離が十分でなく、所定の特性が得られない。一方、同(b)に示すように、p/n反転部2を十分深い位置に発生させることによって、CMOSの特性やn−well分離に影響を及ぼすことがほとんどなくなることが分かる。
n型への反転が生じるか生じないかは、前記図1から推察されるように、サーマルドナーの発生量とウェーハのドーパント量により大きく影響される。サーマルドナーの発生量は、酸素量、ウェーハの熱処理条件、およびデバイス形成時の熱履歴により推測は可能であり、ドーパント量はウェーハの抵抗率によりほぼ決定され、抵抗率が高いウェーハほど少ない。
したがって、n型への反転が生じるかどうかについては、上記の諸条件がわかれば予測は可能で、デバイス形成時の熱履歴を知ることができれば、ウェーハの熱処理条件を選定することにより、n型への反転の発生を抑止することは可能と思われる。
しかしながら、n型への反転が生じたとしても、デバイスの形成領域はp型を維持し、n型に反転した部分が十分深い位置であればデバイスの性能には影響しないので、n型への反転の発生を制御するよりも、p/n反転部の発生位置、すなわち表面からの深さを制御できればよい。
ウェーハは、表面の活性領域の欠陥を低減する目的などのため、高温加熱処理が施される。ウェーハが高温加熱されると、多くの場合、酸素の外方拡散が生じて表面層の酸素濃度が低下する。したがって、デバイスの製造過程でサーマルドナーが発生する条件の処理を受けたとき、ウェーハ内部はn型へ反転したとしても、表面近くは酸素濃度が低いためサーマルドナーが少なくp型を維持できる。
このようにして、ウェーハ表面の酸素濃度の低下がp/n反転部の位置を決定していると推測されるので、高温加熱処理により生じる酸素の外方拡散を制御すれば、ウェーハにp/n反転が生じたとしても、反転部は表面のデバイスの作動に影響のない位置に移行させることができると考えられた。
そこで、高抵抗のウェーハを用い、デバイス製造時のシンタリングプロセスなど最もサーマルドナーの生じやすい条件として、450℃、1時間の熱処理をおこなった後、深さ方向の抵抗分布を広がり抵抗の測定法にて調査して、p/n反転部の位置を求めることとし、ウェーハに対し酸素外方拡散処理など種々の熱処理を施して、その条件の影響を調査した。
p/n反転部の位置は、前述のように表面のデバイスが形成される領域、さらにはn−wellに接して形成される空乏層に接しない深さにあればよい。この位置について調べてみると、表面から8μm以上あればほとんど影響しないようであったので、p/n反転部が表面から8μm以上の深さとなることを判断基準とし、熱処理条件を検討した。
その結果、アルゴン、水素、またはこれらの混合ガス、または窒素に少量の酸素を含有した混合ガスを用いた調整雰囲気中にて、高温で1時間以上の酸素外方拡散処理をおこなうのが、限られた時間ではp/n反転部の位置をより深くできることがわかった。高温加熱により、酸素または酸素を含む雰囲気でも酸素外方拡散は可能であるが、非酸化性または弱酸化性雰囲気とする方が、表面近傍の酸素分圧を低くでき、酸素の離脱速度が大きくなったと思われる。この非酸化性雰囲気中での高温加熱処理は、いわゆるDZ処理と同様COP(Crystal Originated Particle)欠陥などの表面近傍の欠陥を消滅させる効果もある。
また、デバイス形成領域として使用される領域は、ウェーハ表面部から僅かな深さ領域に限定されている。このため、近年、デバイス形成領域として使用されないその他のウェーハの下層領域は、研磨処理などにより排除され、使用されないことが多い。このようなことを考慮すると、無理にウェーハ全域に亘り酸素濃度を低下させる必要がなく、酸素外方拡散熱処理を行うことで、デバイス形成領域として使用されるウェーハ表層部が十分に低酸素化され、p型で高抵抗率を有するデバイス形成領域を確保することができる。
上述の表面部の酸素を外方拡散により低減させた後、低温で加熱しさらに高温で加熱する熱処理、すなわち、酸素析出熱処理を施すのが望ましい。酸素析出熱処理により酸素析出が促進され、ウェーハ内部での残存酸素が低下し高抵抗化が図れる。さらに、p/n反転部をより深い位置で発生させることができる。
酸素析出熱処理では、酸素外方拡散のための高温加熱により消失あるいは収縮した、酸素析出のための核を再形成あるいは成長させるための低温加熱による酸素析出核形成熱処理と、この核をさらに成長させ酸素析出物とするための高温加熱による酸素析出物成長熱処理とによる。
デバイスの種類によっては、ウェーハ内部の抵抗率が低すぎると、デバイス使用領域よりも深い位置を通る電流量が増加し、エネルギー損出や電流ノイズを発生させることから、デバイス特性を著しく悪化させる。このため、デバイス使用領域より深い位置での高抵抗化が要求される場合がある。
この場合に、ウェーハに酸素外方拡散熱処理を施すだけでは、ウェーハ内部、すなわち、ウェーハ全域を低酸素化することは困難であり、ウェーハ内部の残存酸素濃度が高くならざるを得ない。これに対応するため、ウェーハ表面の酸素を外方拡散させた後、酸素析出熱処理を施すのが望ましい。
すなわち、ウェーハ内部の抵抗率が低いことによる、エネルギー損出や電流ノズル発生などの問題は、デバイス使用領域よりも深い位置での高抵抗化が達成されていればよく、その極性がn型であっても問題ないと考えられることから、酸素析出熱処理を施して、n型に反転したウェーハ内部の高抵抗化を図ることが有効である。
以上のような検討結果およびそれから得られた知見に基づき、さらに表面のDZ、p/n反転部の発生位置、内部のBMD形成について、より望ましい状態を得るための限界条件を明確にして、本発明を完成させた。したがって、本発明は、下記(1)および(2)のp型のシリコンウェーハを要旨としている。
(1)抵抗率が100Ωcm以上で、炭素を0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有し、表面近傍に形成された無欠陥層と、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置にサーマルドナー発生に起因するp/n反転部とを備えたことを特徴とするp型のシリコンウェーハである。
(2)上記(1)のp型シリコンウェーハでは、前記サーマルドナー発生に起因するp/n反転部は、450℃にて1時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成される。そして、前記デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置は、表面から8μmを超えるものである。
(1)抵抗率が100Ωcm以上で、炭素を0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有し、表面近傍に形成された無欠陥層と、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置にサーマルドナー発生に起因するp/n反転部とを備えたことを特徴とするp型のシリコンウェーハである。
(2)上記(1)のp型シリコンウェーハでは、前記サーマルドナー発生に起因するp/n反転部は、450℃にて1時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成される。そして、前記デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置は、表面から8μmを超えるものである。
本発明のp型のシリコンウェーハによれば、CMOSなどのデバイスを表面に形成させたとき、特性不良やn−wellの分離不能などの問題発生が少ない。高抵抗シリコンウェーハにおいてこのような問題の多発する原因は、一つにはサーマルドナーの影響を強く受け易いことにある。
このサーマルドナーの発生を抑止するため、ウェーハ中の固溶酸素濃度をできるだけ低く抑える方法があるが、固溶酸素の減少はウェーハ強度を低下させるので、デバイスの製造過程にて変形によるトラブルを生じさせるおそれがある。また、熱処理によってウェーハ中の固溶酸素濃度を低く抑えようとすると、多大な工数を要することになる。
したがって、本発明の高抵抗シリコンウェーハでは、ウェーハ内部の固溶酸素は低減させないので、このような問題は生じることなく、効率的な処理によって、デバイス製造工程で種々の熱処理がおこなわれた場合でも、サーマルドナーの影響をなくし、優れた特性を発揮するCMOSなどのデバイスを製造できる。
本発明のp型のシリコンウェーハは、抵抗率が100Ωcm以上で、炭素を0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有し、表面近傍に形成された無欠陥層と、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置にサーマルドナー発生に起因するp/n反転部とを備えたことを特徴とする。すなわち、表面近傍は無欠陥層が形成されたp型のウェーハであって、デバイスの製造工程において種々の熱処理がおこなわれたとき、サーマルドナー発生に起因するp/n反転部が、デバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さにあるものである。
本発明のp型のシリコンウェーハは、例えば、表面から深さ8μm以内の範囲には、サーマルドナによるp/n反転部が発生しないものである。p/n反転部をデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さに発生させることができる。
抵抗率が100Ωcm以上とするのは、デバイスの取り扱う周波数が高くなり、ことに1GHzを超えるようになってくると、従来の10Ωcm以下の低抵抗の基板ではノイズの発生や信号の減衰顕著になるが、高抵抗にするとこれらの影響を低減できるからである。また抵抗率が100Ωcm未満の低抵抗率p型ウェーハでは、ドーパントが十分存在するため、n型の反転は容易には生じない。
ウェーハを用いたデバイスの製造工程における熱処理にて、サーマルドナーによるn型反転が生じたとき、そのp/n反転部はデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さにあるものとするのは、p/n反転部がこれらの領域と接すると、表面部に形成されたデバイスに影響を及ぼし、その特性不良を生じたり、n−well分離が不十分になったりするからである。
このp/n反転部は、デバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さに生じさせることが必要である。例えば、p/n反転部が8μmより浅い位置に生じると、表面部に形成されたデバイスに影響を及ぼすからである。p/n反転部が表面から8μmを超える深さにあることは、言い換えれば、デバイスの製造過程における熱処理にてn型反転が生じたとしても、n型反転した部分は深さ8μmを超える内部であることを意味している。
このデバイスの製造工程における熱処理は、例えば、450℃にて1時間加熱するという、サーマルドナーを最も発生しやすい条件で代表させることができる。また、p/n反転部の位置は、広がり抵抗の測定法にてウェーハの深さ方向の抵抗率分布を計測し、抵抗率が極大になる深さで検出することができる。
ウェーハの酸素濃度は、通常のCZ法にて製造されたシリコン単結晶に含まれてくる範囲であればよく、とくには限定しない。しかし、ウェーハ内部の酸素は、ゲッタリング作用を有するBMDを形成させる酸素析出物となって存在することが望ましく、このような酸素析出物を形成させるための熱処理が施されるのがよい。
炭素は、電気的に中性でゲタリング作用を有する酸素析出物の形成を促進させたり、熱処理により格子間酸素(固溶酸素)が低下してウェーハ強度が低下するときに、強度を維持する効果があるので、0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有させてもよい。この場合、0.5×1016atoms/cm3未満では、その効果が十分現れず、多すぎる含有はCZ法の単結晶育成時に多結晶化しやすくなるので、32×1016atoms/cm3以下とするのがよい。
上述のシリコンウェーハは、CZ法にて育成された抵抗率が100Ωcm以上の、酸素濃度が10×1017〜20×1017atoms/cm3(ASTM F121−1979)程度のp型シリコン単結晶から切り出されたウェーハに熱処理を施して製造する。デバイスの製造工程における熱処理がおこなわれたとき、表面から深さ8μm以内の範囲にはサーマルドナー発生によるp/n反転部が発生しないウェーハとするためには、ウェーハに調整雰囲気中にて1100〜1200℃で1〜5時間の酸素外方拡散熱処理を施す必要がある。
この加熱処理は、酸素の外方拡散を十分におこなわせて、表面層の酸素濃度を低下させ、後のデバイス製造過程にてサーマルドナーが発生し内部がn型半導体に転換したとしても、p/n反転部が表面から十分深い位置にあるようにさせるためである。
処理雰囲気は、アルゴン、水素、またはこれらの混合ガス、または窒素に少量の酸素を含有した混合ガスを用いた調整雰囲気にする。これらのガスを用いることにより、高温加熱時の酸素外方拡散を促進させ、上記p/n反転部を表面から十分深い位置にすることができる。まず、水素、アルゴン、あるいはこれらの混合ガスを用いる場合には、所期の酸素外方拡散効果に加え、ウェーハ表層のCOPを消滅させる効果があり、表面品質に優れたウェーハを得ることができる。
窒素は、アルゴンおよび水素に比べて安価でありコスト的に有利であるが、窒素雰囲気中で処理すると、酸素外方拡散できるものの、ウェーハ表面に窒化膜が形成され、窒化膜を除去する工程が新たに必要となる。このため、調整雰囲気としては、窒素ガスに3%程度の酸素を含有させたものを使用することが望ましい。しかし、窒素を用いた雰囲気ではウェーハ表層のCOPを消滅する効果がないことに留意する必要がある。
熱処理の加熱温度および時間は、1100〜1250℃で1〜5時間とする。これは、1100℃を下回る温度では酸素外方拡散そのものが起こり難く、効果が小さくなり、1250℃を超える温度ではウェーハにスリップ転位が発生し易くなると同時に、熱処理炉への負担が大きく炉内構造部品の寿命低下をきたすからである。また、熱処理が1時間未満の時間では、p/n反転部の深さを表面から8μm以上の深さとすることができなくなるからであり、5時間を超える時間の加熱を行っても、酸素外方拡散の効果が飽和することによる。
本発明のウェーハでは、p/n反転部の深さをデバイス活性領域およびそれに接して形成される空乏層領域とは離れた深さ、例えば、表面から8μm以上の深さとした上で、ウェーハ内部にゲタリング作用のある酸素析出物によるBMDを十分形成させるとともに、ウェーハ内部での残存酸素が低下し高抵抗化を図るために、さらに酸素析出熱処理を施すのがよい。
この酸素析出処理は、上述の酸素外方拡散の熱処理の後、酸素析出のための核を形成させるため600〜800℃で1〜20時間の酸素析出核形成熱処理をおこない、次いで1000〜1100℃にて、1〜20時間のBMD形成を目的とした酸素析出物成長熱処理をおこなう。
これらの熱処理は加熱温度および加熱時間に依存し、使用する雰囲気条件に依存しないことから、アルゴン、水素、またはこれらの混合ガス、または窒素等いずれも使用することができる。前述の通り、コスト的に有利なことから、窒素ガスに3%程度の酸素を含有させた雰囲気にするのが望ましい。
酸素析出核形成熱処理において、加熱温度を600〜800℃とするのは、この範囲を外れると酸素析出核の形成そのものが起こり難くなり、効果が制限されるためである。また、加熱時間を1〜20時間とするのは、1時間未満では効果が十分でなく、20時間を超える加熱は、さらに時間を長くしても効果の大きな改善は見られず、無駄になるからである。
核形成のための熱処理の後、1000〜1100℃にて、1〜20時間の酸素析出物成長熱処理をおこなう。酸素析出物成長熱処理において、加熱温度を1000〜1100℃にするのは、1000℃未満では酸素析出物の成長促進が行われず、1100℃を超える温度では、酸素析出物の成長が進まないばかりでなく、できた析出物が再固溶により減少することもあるからである。加熱時間を1〜20時間とするのは、1時間未満では酸素析出物の成長が十分でなく、20時間を超える加熱は、さらに時間を長くしても効果が飽和するからである。
上述の通り、本発明の製造方法では、サーマルドナーに起因するp/n反転部が発生しても、CMOSが動作不良やn−well分離不良をなくすため、p/n反転部をデバイス活性領域および空乏層領域には接しない深さに発生させることにしている。
このため、酸素外方拡散熱処理を施した後、必要に応じて、酸素析出核形成熱処理および酸素析出物成長熱処理を施している。これらの処理条件として、酸素外方拡散熱処理では1100〜1250℃で1〜5時間、酸素析出核形成熱処理では600〜800℃で1〜20時間、さらに酸素析出物成長熱処理では1000〜1100℃で1〜20時間と例示されている。
ところが、具体的な処理条件は、デバイス製造条件によって要求される、ウェーハ抵抗値、高抵抗層の深さ、および酸素濃度等に基づいて決定される。したがって、p/n反転部をデバイス活性領域や空乏層領域に接しない深さ位置に発生させるためには、次の手順で初期酸素濃度を決定し、それを前提として具体的な熱処理条件が決定される。
図3は、デバイス製造工程における熱処理条件をパラメータとしたウェーハ中の残存酸素量と生成されるサーマルドナー密度との関係を模式的に示す図である。まず、マスターテーブルとして、図3に示すような、デバイス製造工程における熱処理毎のウェーハ残存酸素量−サーマルドナー生成量の関係を整備する。このとき、デバイス製造工程における熱処理条件としては、例えば、加熱温度400〜500℃で加熱時間1〜12時間の範囲内のものを用いればよい。
次に、デバイス製造工程における熱処理条件(熱処理シーケンス)に基づいて、マスターテーブルから、各残存酸素濃度から生成されるサーマルドナー密度を算出する。一方、デバイスの製造仕様から定まるウェーハ抵抗値および高抵抗層の深さから、許容できるサーマルドナー生成量を計算する。
得られたサーマルドナーの許容範囲の量から、目標(ターゲット)となるウェーハ深さ位置における残存酸素濃度を決定する。決定された残存酸素濃度を確保するため、p型の単結晶から得られたウェーハの初期酸素濃度を決定し、それを前提として酸素析出熱処理シミュレータを用い、酸素外方拡散熱処理、および必要に応じて具体的な熱処理条件を決定する。
さらに、本発明の製造方法では、p/n反転部をデバイス活性領域および空乏層領域には接しない深さに発生させるとともに、酸素外方拡散熱処理を施した後、必要に応じて、酸素析出核形成熱処理および酸素析出物成長熱処理を施すことによって、内部の酸素析出物をより一層確実にして、サーマルドナーの発生を低減するものである。
このため、本発明のp型の高抵抗シリコンウェーハにおいては、p/n反転部でn型反転するのみでなく、内部の酸素析出の促進によって再びp型反転する形態も発生し得るものである。
酸素濃度が13×1017atoms/cm3(ASTM F121−1979)、炭素濃度が2.5×1016atoms/cm3(ASTM F123−1981)のp型で抵抗率500ΩcmのCZ法にて作製したウェーハを用意し、
A: とくに酸素外方拡散熱処理は施さないもの
B: 1200℃で1時間、水素中にて加熱処理をおこなったもの
C: 1200℃で1時間の水素中加熱処理後、さらに3%の酸素を含む窒素ガス中に
て、700℃で4時間の加熱をおこない、次いで1000℃で16時間をおこな
ったもの
の三種のウェーハを作製した。これらのウェーハにて、図4に示すCMOSの製造工程の熱履歴に対応させた熱処理をおこなった後、深さ方向の抵抗率分布を広がり抵抗測定により求めた。
A: とくに酸素外方拡散熱処理は施さないもの
B: 1200℃で1時間、水素中にて加熱処理をおこなったもの
C: 1200℃で1時間の水素中加熱処理後、さらに3%の酸素を含む窒素ガス中に
て、700℃で4時間の加熱をおこない、次いで1000℃で16時間をおこな
ったもの
の三種のウェーハを作製した。これらのウェーハにて、図4に示すCMOSの製造工程の熱履歴に対応させた熱処理をおこなった後、深さ方向の抵抗率分布を広がり抵抗測定により求めた。
図5は、実施例での測定結果を示す図である。図5では抵抗率が極大を示す位置がp/n反転部であり、反転部より表面側はp型半導体、内部側はn型半導体となっている。図5の測定結果から明らかなように、酸素の外方拡散処理を施さなかったAのウェーハでは、p/n反転部が表面から深さ約6μmの位置に現れる。これに対し、酸素外方拡散熱処理を施したBのウェーハでは、表面から約55μmの位置になっている。p/n反転部の位置が6μmのウェーハでは、表面に形成されたCMOSが動作不良を起こす危険性が高いが、表面から55μmであれば、ほとんど影響を及ぼさない。
また、酸素外方拡散熱処理の後、さらにBMD形成のための酸素析出処理をおこなったCのウェーハでは、p/n反転部がより深い位置に移行しており、酸素析出が十分おこなわれ酸素ドナーが減少したことにより、n型に反転した内部の抵抗値も高くなっていることがわかる。
本発明の高抵抗シリコンウェーハは、ウェーハ内部の固溶酸素は低減させることなく、サーマルドナーの影響をなくすことができるので、デバイス製造工程で種々の熱処理がおこなわれた場合でも、優れた特性を発揮するCMOSなどのデバイスを製造できる。これにより、高周波用集積回路のデバイス基板として、広く適用することができる。
1:欠乏層、 2:p/n反転部
3:p型ウェーハ(基板)、 4:n型ウェーハ(基板)
3:p型ウェーハ(基板)、 4:n型ウェーハ(基板)
Claims (3)
- 抵抗率が100Ωcm以上で、炭素を0.5×1016〜32×1016atoms/cm3(ASTM F123−1981)含有し、表面近傍に形成された無欠陥層と、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置にサーマルドナー発生に起因するp/n反転部とを備えたことを特徴とするp型のシリコンウェーハ。
- 前記サーマルドナー発生に起因するp/n反転部は、450℃にて1時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成されることを特徴とする請求項1に記載のp型のシリコンウェーハ。
- 前記デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置が、表面から8μmを超えることを特徴とする請求項1または2に記載のp型のシリコンウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121405A JP2007235166A (ja) | 2007-05-02 | 2007-05-02 | p型シリコンウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121405A JP2007235166A (ja) | 2007-05-02 | 2007-05-02 | p型シリコンウェーハ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355780A Division JP3985768B2 (ja) | 2003-10-16 | 2003-10-16 | 高抵抗シリコンウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007235166A true JP2007235166A (ja) | 2007-09-13 |
Family
ID=38555369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121405A Pending JP2007235166A (ja) | 2007-05-02 | 2007-05-02 | p型シリコンウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007235166A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150048A (ja) * | 1996-11-15 | 1998-06-02 | Sumitomo Sitix Corp | 半導体基板 |
JP2002057159A (ja) * | 2000-08-07 | 2002-02-22 | Sumitomo Metal Ind Ltd | シリコンウェーハおよびその製造方法 |
JP2002100631A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法 |
-
2007
- 2007-05-02 JP JP2007121405A patent/JP2007235166A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150048A (ja) * | 1996-11-15 | 1998-06-02 | Sumitomo Sitix Corp | 半導体基板 |
JP2002057159A (ja) * | 2000-08-07 | 2002-02-22 | Sumitomo Metal Ind Ltd | シリコンウェーハおよびその製造方法 |
JP2002100631A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3985768B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
TWI246543B (en) | High resistant silicon wafer and manufacturing method thereof | |
KR100758088B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
US8263484B2 (en) | High resistivity silicon wafer and method for manufacturing the same | |
JP4289354B2 (ja) | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびsoiウェーハの製造方法 | |
WO2006112054A1 (ja) | シリコン単結晶の製造方法およびシリコンウェーハ | |
JP2008207991A (ja) | シリコン単結晶ウエーハの製造方法 | |
JP2008115050A (ja) | エピタキシャルウェーハの製造方法 | |
CN103003927A (zh) | 硅基板的制造方法及硅基板 | |
JP2010267846A (ja) | シリコンウェーハおよびその製造方法 | |
JP2007207875A (ja) | シリコンウェーハおよびその製造方法 | |
WO2004034457A1 (ja) | アニールウェーハおよびアニールウェーハの製造方法 | |
JP2007194232A (ja) | シリコン単結晶ウエーハの製造方法 | |
JP2007191320A (ja) | シリコン単結晶ウエーハの製造方法 | |
JP2007207876A (ja) | 高周波ダイオードおよびその製造方法 | |
KR20140021543A (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
JP2005142434A (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP2011054655A (ja) | 高周波デバイス向けシリコンウェーハおよびその製造方法 | |
JP2011054656A (ja) | 高抵抗シリコンウェーハおよびその製造方法 | |
JP2007242920A (ja) | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ | |
JP5922858B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
JP2007235166A (ja) | p型シリコンウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101012 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110426 Free format text: JAPANESE INTERMEDIATE CODE: A02 |