JP2007207876A - 高周波ダイオードおよびその製造方法 - Google Patents
高周波ダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP2007207876A JP2007207876A JP2006022832A JP2006022832A JP2007207876A JP 2007207876 A JP2007207876 A JP 2007207876A JP 2006022832 A JP2006022832 A JP 2006022832A JP 2006022832 A JP2006022832 A JP 2006022832A JP 2007207876 A JP2007207876 A JP 2007207876A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- layer
- resistivity
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 100
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 183
- 239000010703 silicon Substances 0.000 claims abstract description 183
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 182
- 238000010438 heat treatment Methods 0.000 claims abstract description 169
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 164
- 239000001301 oxygen Substances 0.000 claims abstract description 164
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 164
- 238000000034 method Methods 0.000 claims abstract description 86
- 230000007547 defect Effects 0.000 claims abstract description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 26
- 230000006798 recombination Effects 0.000 claims abstract description 19
- 125000004429 atom Chemical group 0.000 claims description 72
- 239000013078 crystal Substances 0.000 claims description 70
- 238000001556 precipitation Methods 0.000 claims description 26
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000005247 gettering Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 146
- 229910001385 heavy metal Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 8
- 238000005215 recombination Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/864—Transit-time diodes, e.g. IMPATT, TRAPATT diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】高周波用ダイオードの作製に最適な高抵抗なものであり、ゲッタリングに必要な酸素析出起因欠陥密度が確保され、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、十分な機械的強度を有し、高周波用ダイオードを作製する場合に高比抵抗層における再結合中心を形成する必要がない高抵抗率シリコンウェーハを提供する。
【解決手段】炭素濃度が5×１０１５〜5×１０１７atoms/cm３、格子間酸素濃度が6.5×１０１７〜13.5×１０１７atoms/cm３、抵抗率が１００Ωｃｍ以上であるシリコンウェーハからなるＩ層と、その両側のＰ型領域、Ｎ型領域とを具備する高周波ダイオード。
【選択図】図１
【解決手段】炭素濃度が5×１０１５〜5×１０１７atoms/cm３、格子間酸素濃度が6.5×１０１７〜13.5×１０１７atoms/cm３、抵抗率が１００Ωｃｍ以上であるシリコンウェーハからなるＩ層と、その両側のＰ型領域、Ｎ型領域とを具備する高周波ダイオード。
【選択図】図１
Description
本発明は、高周波ダイオードおよびその製造方法に関し、高抵抗率のシリコンウェーハを高周波用ダイオードのＩ層とし、このＩ層を挟んでＰ型領域とＮ型領域とが設けられた高周波用ダイオードに用いて好適な技術に関する。
従来から、ＰＮ接合の間に高比抵抗層（I（Ｉｎｔｒｉｎｓｉｃ：真性半導体）層）を挟んだデバイスとして、ＰＩＮダイオード、トラパットダイオード、インパットダイオードなどがあり、高周波スイッチング用のデバイスとして利用されている。高比抵抗層は、少数キャリアのドリフト領域であり、少数キャリアが高比抵抗層を流れる時間であるライフタイムによってダイオードのスイッチング速度特性が制御される。
従来、ＰＩＮダイオードなどの高比抵抗層を有する高周波用ダイオードを作製する場合、基板として、高抵抗化が容易なＦＺ（フローティングゾーン）法によって製造されたＦＺ結晶からなるシリコンウェーハや、ＣＺ（チョクラルスキー）法によって製造されたＣＺ結晶からなるシリコンウェーハに高抵抗エピ（＜１００Ωｃｍ）を成長した基板などが用いられてきた。また、基板上に、Ａｕ、Ｐｔなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりすることにより、高比抵抗層における再結合中心を形成している。
従来、ＰＩＮダイオードなどの高比抵抗層を有する高周波用ダイオードを作製する場合、基板として、高抵抗化が容易なＦＺ（フローティングゾーン）法によって製造されたＦＺ結晶からなるシリコンウェーハや、ＣＺ（チョクラルスキー）法によって製造されたＣＺ結晶からなるシリコンウェーハに高抵抗エピ（＜１００Ωｃｍ）を成長した基板などが用いられてきた。また、基板上に、Ａｕ、Ｐｔなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりすることにより、高比抵抗層における再結合中心を形成している。
しかしながら、ＦＺ結晶からなるシリコンウェーハを用いて高周波用ダイオードを作製する場合、ＦＺ結晶の大口径化が困難であるため、小口径の結晶を使用せざる得ないため、生産性の向上が期待できない。
また、大口径化が容易なＣＺ結晶からなるシリコンウェーハを用いて高周波用ダイオードを作製する場合、以下に示すような不都合があった。すなわち、ＣＺ結晶は、石英坩堝を利用して結晶育成を行っているため、ＣＺ結晶中の格子間酸素濃度が高いものとなる。ＣＺ結晶中の酸素は、デバイス製造工程における３５０℃〜４５０℃程度の熱処理工程において、サーマルドナー（Thermal Donor（Old Donor））やニュードナー（New Donor）といった酸素ドナーを形成するため、デバイス熱処理工程前後で基板の抵抗率が変動し、所望の抵抗率が得られない場合があった。
通常の基板では、抵抗率が１０Ωｃｍ以下であるので、デバイス熱処理工程によって発生する酸素ドナーが基板の抵抗に与える影響は無視できるほど小さい。しかし、高抵抗のＰ型結晶基板では、デバイス熱処理工程によって酸素ドナーが発生すると、抵抗率が増加し、さらに酸素ドナーの発生量が増加すると、酸素ドナーがＰ型不純物を打ち消してＰ型からＮ型への反転が生じて抵抗率が減少する現象がおきるので、著しい抵抗率変動が生じる。このような抵抗率の変動を抑制するための方法として、磁場印加ＣＺ法（ＭＣＺ法）によって格子間酸素濃度の低いＣＺ結晶を製造する方法が提案されている。
しかしながら、ＭＣＺ法によって得られた格子間酸素濃度の低いＣＺ結晶からなるシリコンウェーハを用いた場合、磁場印加によって製造コストが増加するという問題や、格子間酸素濃度が低いため、デバイス熱処理工程後のシリコンウェーハの機械的強度が劣化するという問題が生じる。さらに、格子間酸素濃度が低いシリコンウェーハは、デバイス熱処理工程によって発生する酸素析出起因欠陥の密度が低いため、十分なゲッタリング能力が得られない場合があった。
このような問題を解決する技術として、例えば、特許文献１〜特許文献３に記載の技術が提案されている。
特許文献１には、ＣＺ法により初期格子間酸素濃度が１０〜２５ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会）[7.9×1017〜19.8×1017 atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]であるシリコン単結晶棒を抵抗率が１００Ωｃｍ以上になるように育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに熱処理を行なう技術が記載されている。
特許文献２には、ＣＺ法により、抵抗率が１００Ωｃｍ以上で初期格子間酸素濃度が１０〜２５ｐｐｍａ [7.9 ×1017〜19.8×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]であり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに熱処理を行なうことにより該ウェーハ中の残留格子間酸素濃度を８ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会）[6.32 ×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]以下とする技術が記載されている。
特許文献３には、ＣＺ法により、抵抗率が１００Ωｃｍ以上で初期格子間酸素濃度が１０〜２５ｐｐｍａ [7.9 ×1017〜19.8 ×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]であるシリコン単結晶棒を育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに酸素析出熱処理を行なってウェーハ中の残留格子間酸素濃度を８ｐｐｍａ[6.32 ×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]以下とする技術が記載されている。
特許文献１には、ＣＺ法により初期格子間酸素濃度が１０〜２５ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会）[7.9×1017〜19.8×1017 atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]であるシリコン単結晶棒を抵抗率が１００Ωｃｍ以上になるように育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに熱処理を行なう技術が記載されている。
特許文献２には、ＣＺ法により、抵抗率が１００Ωｃｍ以上で初期格子間酸素濃度が１０〜２５ｐｐｍａ [7.9 ×1017〜19.8×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]であり、窒素をドープしたシリコン単結晶棒を育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに熱処理を行なうことにより該ウェーハ中の残留格子間酸素濃度を８ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会）[6.32 ×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]以下とする技術が記載されている。
特許文献３には、ＣＺ法により、抵抗率が１００Ωｃｍ以上で初期格子間酸素濃度が１０〜２５ｐｐｍａ [7.9 ×1017〜19.8 ×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]であるシリコン単結晶棒を育成して、該シリコン単結晶棒をウェーハに加工し、該ウェーハに酸素析出熱処理を行なってウェーハ中の残留格子間酸素濃度を８ｐｐｍａ[6.32 ×1017atoms/cm3（Ｏｌｄ-ＡＳＴＭ）]以下とする技術が記載されている。
特許文献１〜特許文献３に記載の技術によれば、格子間酸素濃度の高い汎用のＣＺ結晶を用いることにより製造コストを抑制でき、ウェーハに熱処理を行なうことにより残留格子間酸素濃度を低下させることができる。また、残留格子間酸素濃度が低いため、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制できる。さらに、残留格子間酸素濃度を低下させるために酸素析出熱処理を行うことにより、バルク領域に重金属のゲッタリングシンクとして働く高密度な酸素析出起因欠陥を発生させることで、ゲッタリング能力の向上も期待できる。
特開２００２−１００６３１号公報
特開２００２−１００６３２号公報
国際公開第００／５５３６７号パンフレット
M.Akatsuka et al., Jpn.J.Appl.Phys.,36(1997)L1422
K.Sueoka et al., Jpn.J.Appl.Phys.,36(1997)7095
A.B.Bean et all.,J.Phys. Chem. Solids,1972,Vol.33,pp 255-268
しかしながら、特許文献１〜特許文献３に記載の技術では、格子間酸素濃度の高い高抵抗率のシリコンウェーハに高温で長時間の熱処理を行うことにより、高密度な酸素析出起因欠陥を発生させるとともに、シリコンウェーハ中の残留格子間酸素濃度を十分に低下させることが必須となるため、以下に示す問題が生じる。
第１に、特許文献１〜特許文献３に記載の技術では、過剰な酸素析出起因欠陥の生成によって残留格子間酸素濃度を極端に低下させているので、シリコンウェーハの機械的強度が低いという問題がある。シリコンウェーハの残留格子間酸素濃度を低下させることは、機械的強度を劣化させる原因となり得る。これは、熱処理中のシリコンウェーハにウェーハ支持部などから発生したスリップ転位が、格子間酸素により固着される結果、スリップ長が酸素濃度の上昇とともに低下（非特許文献１）することからも明らかである。また、強度に影響を与える因子である酸素析出起因欠陥は、熱や自重応力が小さい場合にはスリップ転位の運動を抑制するので強度を向上させるが、熱や自重応力が大きい場合にはスリップ転位源となり、強度を低下させてウェーハの反りなどを生じさせる危険性が高いことが分かっている（非特許文献２）。デバイス熱処理工程においてシリコンウェーハに付加される熱や自重応力は、熱処理条件に依存するものであり、特許文献１〜特許文献３に記載の技術では、シリコンウェーハの機械的強度が低くなってしまう。
第２に、特許文献１〜特許文献３に記載の技術では、上述したように、高温で長時間の熱処理を行うことが必須となるため、熱処理にともなう製造コストが大きいという問題がある。このため、格子間酸素濃度の高い汎用のＣＺ結晶を育成することにより製造コストを抑制できるものの、最終製品である高周波ダイオードの価格は高くなってしまう。
第３に、特許文献１〜特許文献３に記載の技術では、熱処理時に熱処理炉内でシリコンウェーハが重金属汚染されることが問題となっていた。例えば、特許文献１における残存格子間酸素濃度を低下させるための熱処理プロセス時間は、最大４７時間、最小１７時間である。熱処理時間が長くなればなるほど、シリコンウェーハが重金属汚染されやすくなるので、上記のような長時間の熱処理では、熱処理炉内でシリコンウェーハが重金属汚染される可能性が高かった。
第４に、特許文献１〜特許文献３に記載のシリコンウェーハを用いて高比抵抗層を有する高周波用ダイオードを作製する場合、基板上に、Ａｕ、Ｐｔなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりすることにより、高比抵抗層における再結合中心を形成する必要がある。このため、高周波用ダイオードを作製する手間や製造コストがかかることが問題となっていた。
本発明は、上記事情に鑑みてなされたものであり、高周波用ダイオードの作製に最適な高抵抗なものであり、ゲッタリングに必要な酸素析出起因欠陥密度が確保され、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、十分な機械的強度を有し、高周波用ダイオードを作製する場合に高比抵抗層における再結合中心を形成する必要がない高抵抗率シリコンウェーハを提供し、高収率にかつ低コストで高周波ダイオードを提供可能とすることを目的とする。
また、熱処理時間が短く、熱処理炉内でのシリコンウェーハの重金属汚染が生じにくく、上述したシリコンウェーハを高品質で低コストで製造できる高抵抗率のシリコンウェーハを提供可能とし、これにより高収率でかつ低コストとで所望の特性を有する高周波ダイオードの製造方法を提供することを目的とする。
さらに、上述したシリコンウェーハを用いた安価で、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードを提供することを目的とする。
また、高抵抗ＣＺ結晶を育成した後、加工されたウェーハへ施す熱処理工程を短縮することにより経済性に優れ、しかもデバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、更にはバルクに形成される酸素析出起因欠陥（酸素析出核あるいは酸素析出物）が再結合中心となるため、従来技術で必要とされるＡｕ、Ｐｔなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりして再結合中心を形成する必要がなく、また、ゲッタリング能力、ウェーハの機械的強度が高く、ライフタイム制御可能で収率が高い高抵抗率のシリコンウェーハによって、安価で、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードを製造可能なおよびその製造方法を提供することを目的とする。
また、熱処理時間が短く、熱処理炉内でのシリコンウェーハの重金属汚染が生じにくく、上述したシリコンウェーハを高品質で低コストで製造できる高抵抗率のシリコンウェーハを提供可能とし、これにより高収率でかつ低コストとで所望の特性を有する高周波ダイオードの製造方法を提供することを目的とする。
さらに、上述したシリコンウェーハを用いた安価で、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードを提供することを目的とする。
また、高抵抗ＣＺ結晶を育成した後、加工されたウェーハへ施す熱処理工程を短縮することにより経済性に優れ、しかもデバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、更にはバルクに形成される酸素析出起因欠陥（酸素析出核あるいは酸素析出物）が再結合中心となるため、従来技術で必要とされるＡｕ、Ｐｔなどの重金属を熱拡散したり、電子線照射により照射欠陥を導入したりして再結合中心を形成する必要がなく、また、ゲッタリング能力、ウェーハの機械的強度が高く、ライフタイム制御可能で収率が高い高抵抗率のシリコンウェーハによって、安価で、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードを製造可能なおよびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の高周波ダイオードは、Ｐ型領域と、Ｎ型領域と、これらＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層とを具備する高周波ダイオードであって、
前記Ｉ層が、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であるシリコンウェーハから製造されたことを特徴とする。
上記の高周波ダイオードにおいては、前記シリコンウェーハにおける格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３であるものとすることができる。
上記の高周波ダイオードにおいては、前記シリコンウェーハにおける抵抗率が６００〜１０００Ωｃｍであるものとすることができる。
また、前記シリコンウェーハのＩ層における再結合中心として、前記酸素析出起因欠陥が用いられてなることができる。
また、本発明の高周波ダイオードの製造方法は、Ｐ型領域と、Ｎ型領域と、これらＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層とを具備する高周波ダイオードの製造方法であって、
前記Ｉ層となるシリコンウェーハが、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であり、
前記Ｉ層となるシリコンウェーハ製造工程として、抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶をＣＺ法により育成する単結晶育成工程と、前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/minの昇温速度で１０００℃まで昇温する第１の熱処理工程と、を有するとともに、
該シリコンウェーハに、前記Ｉ層を挟む位置として前記Ｐ型領域と前記Ｎ型領域とを設ける工程を有することを特徴とする。
上記の製造方法では、前記Ｉ層となるシリコンウェーハ製造工程としての前記第１の熱処理工程において、１０００℃で０〜６時間保持する製造方法としてもよい。
また、上記の製造方法では、前記Ｉ層となるシリコンウェーハ製造工程として、前記第１の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃で１〜２時間保持する第２の熱処理工程を備える製造方法とすることができる。
さらに、上記のシリコンウェーハの製造方法では、格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３である製造方法とすることができる。
また、本発明の高周波ダイオードは、上記のいずれかに記載の高周波ダイオードの製造方法において前記Ｉ層となるシリコンウェーハ製造工程において、前記シリコンウェーハの抵抗率が６００〜１０００Ωｃｍとして製造されたことができる。
前記Ｉ層が、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であるシリコンウェーハから製造されたことを特徴とする。
上記の高周波ダイオードにおいては、前記シリコンウェーハにおける格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３であるものとすることができる。
上記の高周波ダイオードにおいては、前記シリコンウェーハにおける抵抗率が６００〜１０００Ωｃｍであるものとすることができる。
また、前記シリコンウェーハのＩ層における再結合中心として、前記酸素析出起因欠陥が用いられてなることができる。
また、本発明の高周波ダイオードの製造方法は、Ｐ型領域と、Ｎ型領域と、これらＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層とを具備する高周波ダイオードの製造方法であって、
前記Ｉ層となるシリコンウェーハが、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であり、
前記Ｉ層となるシリコンウェーハ製造工程として、抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶をＣＺ法により育成する単結晶育成工程と、前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/minの昇温速度で１０００℃まで昇温する第１の熱処理工程と、を有するとともに、
該シリコンウェーハに、前記Ｉ層を挟む位置として前記Ｐ型領域と前記Ｎ型領域とを設ける工程を有することを特徴とする。
上記の製造方法では、前記Ｉ層となるシリコンウェーハ製造工程としての前記第１の熱処理工程において、１０００℃で０〜６時間保持する製造方法としてもよい。
また、上記の製造方法では、前記Ｉ層となるシリコンウェーハ製造工程として、前記第１の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃で１〜２時間保持する第２の熱処理工程を備える製造方法とすることができる。
さらに、上記のシリコンウェーハの製造方法では、格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３である製造方法とすることができる。
また、本発明の高周波ダイオードは、上記のいずれかに記載の高周波ダイオードの製造方法において前記Ｉ層となるシリコンウェーハ製造工程において、前記シリコンウェーハの抵抗率が６００〜１０００Ωｃｍとして製造されたことができる。
本発明者らは、従来技術における問題の主なる原因が、過剰な酸素析出起因欠陥の生成による残留格子間酸素濃度の極端な低下にあると判断し、高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適な高抵抗率シリコンウェーハにおける酸素析出起因欠陥の生成に寄与する酸素ドナーの抑制方法について検討した。
その結果、炭素が添加されたシリコンウェーハとすることが酸素析出起因欠陥の生成の促進に有効であり、なおかつ酸素ドナー、特にサーマルドナーの生成の抑制に有効であることを見出した。その結果、高周波ダイオードとしての特性を所望の状態とすることが可能となる。
その結果、炭素が添加されたシリコンウェーハとすることが酸素析出起因欠陥の生成の促進に有効であり、なおかつ酸素ドナー、特にサーマルドナーの生成の抑制に有効であることを見出した。その結果、高周波ダイオードとしての特性を所望の状態とすることが可能となる。
炭素を添加することが酸素ドナーの生成抑制に有効なことは、１００Ωｃｍ以下の抵抗率を有するシリコン単結晶では公知である（非特許文献３）。例えば、抵抗率が１０Ωｃｍ以下の通常のＣＺ結晶の場合、酸素ドナーの抑制に必要な炭素添加濃度は1 ×10 18atoms/cm3である。しかしながら、抵抗率が１０Ωｃｍ以下のシリコン単結晶の場合のような高濃度な炭素を、抵抗率が１００Ωｃｍ以上である高抵抗率ＣＺ結晶に添加した場合、有転位化などの問題が生じる可能性が高いため現実的ではない。本発明者らは、鋭意研究することにより、１００Ωｃｍ以上である高抵抗率ＣＺ結晶を育成する際に、ＣＺ結晶の単結晶化に影響を与えることなく酸素ドナーを抑制できる炭素濃度を見出し、本願発明を想到した。
また、本発明者らは、高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気（非酸化性雰囲気）中、７００℃から１〜２℃/minの昇温速度で１０００℃まで昇温し、１０００℃で０〜６時間保持する第１の熱処理工程を行なうことにより、以下に示すように、短い熱処理時間で、さらにニュードナーなどの酸素ドナーをより効果的に抑制できることを見出した。
ここで、高周波ダイオードの製造方法における、Ｐ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハの製造工程としての第１の熱処理は、低温からのランピングにより微小な酸素析出起因欠陥（ＢＭＤ：Bulk Micro Defect）の形成、成長を目的としている。
第１の熱処理工程における昇温速度が１℃/ｍｉｎ未満であると、シリコンウェーハ中の酸素析出起因欠陥が過多となり、好ましくない。また、昇温速度が２℃/ｍｉｎを越えると、Ｓｌｉｐが生じやすくなるため好ましくない。
第１の熱処理工程における保持時間が上記範囲未満であると、残存格子間酸素濃度を十分に低下させることができないおそれがある。また、第１の熱処理工程における保持時間が上記範囲を越えると、残存格子間酸素濃度が低くなりすぎてシリコンウェーハの機械的強度が劣化する場合がある。また、上記保持時間が上記範囲を越えると、シリコンウェーハが重金属汚染される可能性が高くなるし、熱処理にともなう製造コストも高くなる。
第１の熱処理工程における昇温速度が１℃/ｍｉｎ未満であると、シリコンウェーハ中の酸素析出起因欠陥が過多となり、好ましくない。また、昇温速度が２℃/ｍｉｎを越えると、Ｓｌｉｐが生じやすくなるため好ましくない。
第１の熱処理工程における保持時間が上記範囲未満であると、残存格子間酸素濃度を十分に低下させることができないおそれがある。また、第１の熱処理工程における保持時間が上記範囲を越えると、残存格子間酸素濃度が低くなりすぎてシリコンウェーハの機械的強度が劣化する場合がある。また、上記保持時間が上記範囲を越えると、シリコンウェーハが重金属汚染される可能性が高くなるし、熱処理にともなう製造コストも高くなる。
さらに、本発明者らは、鋭意研究することにより、第１の熱処理工程後のシリコンウェーハに対し、アルゴン、水素、あるいはそれらの混合ガス雰囲気（非酸化性雰囲気）中、１２００℃、１〜２時間保持する第２の熱処理工程を行なうことにより、さらにニュードナーなどの酸素ドナーをより効果的に抑制できることを見出した。
また、第２の熱処理は、酸素の外方拡散によるＤＺ（Denuded zone）層（表面無欠陥領域）の形成および酸素析出起因欠陥の成長を目的としている。第２の熱処理工程により酸素ドナーが抑制される理由は、酸素クラスターであるサーマルドナーや、ＢＭＤが初期形態であるニュードナーが、１２００℃以上の高温熱処理により溶解あるいは結合形態の変化により電気的に不活性化するためと推察される。
第２の熱処理工程における保持時間が上記範囲未満であると、残存格子間酸素濃度を十分に低下させることができない虞がある。さらに、第２の熱処理工程における保持時間が上記範囲を越えると、残存格子間酸素濃度が低くなりすぎてシリコンウェーハの機械的強度が劣化する場合がある。また、上記保持時間が上記範囲を越えると、シリコンウェーハが重金属汚染される可能性が高くなるし、熱処理にともなう製造コストも高くなる。
また、第２の熱処理は、酸素の外方拡散によるＤＺ（Denuded zone）層（表面無欠陥領域）の形成および酸素析出起因欠陥の成長を目的としている。第２の熱処理工程により酸素ドナーが抑制される理由は、酸素クラスターであるサーマルドナーや、ＢＭＤが初期形態であるニュードナーが、１２００℃以上の高温熱処理により溶解あるいは結合形態の変化により電気的に不活性化するためと推察される。
第２の熱処理工程における保持時間が上記範囲未満であると、残存格子間酸素濃度を十分に低下させることができない虞がある。さらに、第２の熱処理工程における保持時間が上記範囲を越えると、残存格子間酸素濃度が低くなりすぎてシリコンウェーハの機械的強度が劣化する場合がある。また、上記保持時間が上記範囲を越えると、シリコンウェーハが重金属汚染される可能性が高くなるし、熱処理にともなう製造コストも高くなる。
また、本発明者らは、抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３のシリコンウェーハであっても、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のものであって、上述した第１の熱処理工程後のシリコンウェーハまたは、第１の熱処理工程および第２の熱処理工程後のシリコンウェーハの場合、デバイス製造熱処理工程等の後工程（デバイス製造熱処理工程）による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下であれば、デバイス製造熱処理工程による抵抗率の変動を抑制でき、デバイス製造熱処理によって抵抗率が低下しないことを見出した。
ここで、初期格子間酸素濃度が８．０×１０１７ａｔｏｍｓ／ｃｍ３未満であると、シリコンウェーハとなるシリコン単結晶を、ＭＣＺ法を用いることなくＣＺ法により育成することが困難となる場合があるため好ましくない。また、初期格子間酸素濃度が１６．０×１０１７ａｔｏｍｓ／ｃｍ３を越える場合、デバイス製造熱処理工程による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下となるシリコンウェーハが得られない場合があり好ましくない。
ここで、初期格子間酸素濃度が８．０×１０１７ａｔｏｍｓ／ｃｍ３未満であると、シリコンウェーハとなるシリコン単結晶を、ＭＣＺ法を用いることなくＣＺ法により育成することが困難となる場合があるため好ましくない。また、初期格子間酸素濃度が１６．０×１０１７ａｔｏｍｓ／ｃｍ３を越える場合、デバイス製造熱処理工程による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下となるシリコンウェーハが得られない場合があり好ましくない。
高周波ダイオードにおけるデバイス製造熱処理工程後の酸素ドナー密度は、デバイス製造熱処理工程における熱処理条件とデバイス製造熱処理工程前の格子間酸素濃度とによって決定される。このため、本発明者らは、デバイス製造熱処理工程後の酸素ドナー密度と、デバイス製造熱処理工程における熱処理条件と、デバイス製造熱処理工程前の格子間酸素濃度との関係を調べた。その結果を図１に示す。
図１は、高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハにおいて、残存格子間酸素濃度と、Ａｒガス雰囲気中７００℃から１℃/minの昇温速度で１２００℃まで昇温し１時間保持する熱処理を行なったシリコンウェーハに対してデバイス製造熱処理工程を行なった後の酸素ドナー密度との関係を示したグラフである。図１における「残存格子間酸素濃度（残存[Oi]）」とは、デバイス製造熱処理工程前のシリコンウェーハに存在する格子間酸素濃度のことである。
図１に示すように、４００℃、１時間のデバイス製造熱処理工程を行った場合、残存格子間酸素濃度が１３．５×１０１７ａｔｏｍｓ／ｃｍ３以下であれば、酸素ドナー密度を１×１０１３ｃｍ−３以下に抑制できる。同様に、４００℃、２時間のデバイス製造熱処理工程を行った場合、残存格子間酸素濃度が１２．０×１０１７ａｔｏｍｓ／ｃｍ３以下、４５０℃、１時間のデバイス製造熱処理工程を行った場合、残存格子間酸素濃度が９．５×１０１７ａｔｏｍｓ／ｃｍ３以下、４５０℃、２時間のデバイス製造熱処理工程を行った場合、残存格子間酸素濃度が７．５×１０１７ａｔｏｍｓ／ｃｍ３以下、４５０℃、５時間のデバイス製造熱処理工程を行った場合、残存格子間酸素濃度が６．５×１０１７ａｔｏｍｓ／ｃｍ３以下、４５０℃、１２時間のデバイス製造熱処理工程を行った場合、残存格子間酸素濃度が５．０×１０１７ａｔｏｍｓ／ｃｍ３以下であれば酸素ドナー密度を１×１０１３ｃｍ−３以下に抑制できる。
通常、酸素ドナーの発生が懸念されるデバイス製造熱処理工程は、高周波ダイオードにおけるＰ型領域とＮ型領域を形成後におこなわれる配線シンタリング工程であり、一般的なシンタリング工程の熱処理条件は４００℃、１時間あるいは４５０℃、５時間である。
したがって、本発明においては、残存格子間酸素濃度は、４００℃、１時間のデバイス製造熱処理工程を行った場合に酸素ドナー密度を１×１０１３ｃｍ−３以下に抑制できる濃度である１３．５×１０１７ａｔｏｍｓ／ｃｍ３以下とされることが好ましい。しかし、残存格子間酸素濃度を、４５０℃、５時間のデバイス製造熱処理工程を行った場合に酸素ドナー密度を１×１０１３ｃｍ−３以下に抑制できる濃度である６．５×１０１７ａｔｏｍｓ／ｃｍ３未満にするとシリコンウェーハの機械的強度が劣化する。また、残存格子間酸素濃度を６．５×１０１７ａｔｏｍｓ／ｃｍ３未満にするには、上述したデバイス製造熱処理工程前の熱処理に加えてさらに、長時間の熱処理を行なわなければならなくなるおそれが生じ、熱処理炉内でのシリコンウェーハの重金属汚染の問題や、熱処理にともなうシリコンウェーハ製造工程における製造コストが高くなる問題が生じる。それゆえ、本発明においては、残存格子間酸素濃度は６．５×１０１７ａｔｏｍｓ／ｃｍ３以上とされる。
したがって、本発明においては、残存格子間酸素濃度は、４００℃、１時間のデバイス製造熱処理工程を行った場合に酸素ドナー密度を１×１０１３ｃｍ−３以下に抑制できる濃度である１３．５×１０１７ａｔｏｍｓ／ｃｍ３以下とされることが好ましい。しかし、残存格子間酸素濃度を、４５０℃、５時間のデバイス製造熱処理工程を行った場合に酸素ドナー密度を１×１０１３ｃｍ−３以下に抑制できる濃度である６．５×１０１７ａｔｏｍｓ／ｃｍ３未満にするとシリコンウェーハの機械的強度が劣化する。また、残存格子間酸素濃度を６．５×１０１７ａｔｏｍｓ／ｃｍ３未満にするには、上述したデバイス製造熱処理工程前の熱処理に加えてさらに、長時間の熱処理を行なわなければならなくなるおそれが生じ、熱処理炉内でのシリコンウェーハの重金属汚染の問題や、熱処理にともなうシリコンウェーハ製造工程における製造コストが高くなる問題が生じる。それゆえ、本発明においては、残存格子間酸素濃度は６．５×１０１７ａｔｏｍｓ／ｃｍ３以上とされる。
本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハは、上述の知見を基礎として完成させたものであり、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であるものである。
本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハは、デバイス製造熱処理のシンタリング熱処理工程によって抵抗率が低下しないものであるので、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードの作製に最適である。また、本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハでは、格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３であるものとすることで、デバイス製造熱処理が例えば４５０℃と高い場合でも抵抗率が低下しないものとすることができる。
また、本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハは、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３であり、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３以上であるので、ゲッタリングに必要な酸素析出起因欠陥密度が確保され、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、しかも、過剰な酸素析出起因欠陥の生成が抑制されるので、十分な機械的強度を有するものとなる。
本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハは、デバイス製造熱処理のシンタリング熱処理工程によって抵抗率が低下しないものであるので、高比抵抗層の抵抗率が十分に高くノイズの少ない高周波用ダイオードの作製に最適である。また、本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハでは、格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３であるものとすることで、デバイス製造熱処理が例えば４５０℃と高い場合でも抵抗率が低下しないものとすることができる。
また、本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハは、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３であり、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３以上であるので、ゲッタリングに必要な酸素析出起因欠陥密度が確保され、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、しかも、過剰な酸素析出起因欠陥の生成が抑制されるので、十分な機械的強度を有するものとなる。
さらに、本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハによれば、Ｉ層となるシリコンウェーハ内に十分な酸素析出起因欠陥が確保できるので、シリコンウェーハ内の酸素析出起因欠陥を、高周波用ダイオードのＰ型領域とＮ型領域との間に配置される高比抵抗層における再結合中心として用いることができる。よって、本発明の高周波ダイオードにおいて、このシリコンウェーハをＩ層とする高周波用ダイオードを作製する場合、高比抵抗層における再結合中心を形成する必要がなく、従来と比較してダイオードを作製する工程を短縮することができ、容易に安価で高周波用ダイオードを作製できる。
これに対し、例えば、ＭＣＺ法によって得られた格子間酸素濃度の低いＣＺ結晶からなるシリコンウェーハは、デバイス熱処理工程によって発生する酸素析出起因欠陥の密度が低いため、再結合中心として酸素析出起因欠陥を利用することができない。
これに対し、例えば、ＭＣＺ法によって得られた格子間酸素濃度の低いＣＺ結晶からなるシリコンウェーハは、デバイス熱処理工程によって発生する酸素析出起因欠陥の密度が低いため、再結合中心として酸素析出起因欠陥を利用することができない。
また、本発明の高周波ダイオードにおいて、抵抗率が６００〜１０００Ωｃｍであるシリコンウェーハを用いてＩ層とすることで、高比抵抗層の抵抗率が非常に高く非常にノイズの少ない高品質な高周波用ダイオードを作製できるものとなる。
また、本発明の高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハは、その製造工程として抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶をＣＺ法により育成する単結晶育成工程と、前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/minの昇温速度で１０００℃まで昇温する第１の熱処理工程とを行なうことにより得ることができる。さらに、このシリコンウェーハをＩ層としてこれにＰ型領域とＮ型領域とを形成する工程を有することにより高周波ダイオードの製造工程とすることができる。
さらに、上記の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程では、第１の熱処理工程において１０００℃で０〜６時間保持することにより、デバイス熱処理工程での酸素ドナーの発生よりを効果的に抑制できるシリコンウェーハを製造できる。
また、上記の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程において、前記第１の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃で１〜２時間保持する第２の熱処理工程を備えることで、デバイス熱処理工程での酸素ドナーの発生よりを効果的に抑制できるシリコンウェーハを製造できる。
さらに、上記の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程では、第１の熱処理工程において１０００℃で０〜６時間保持することにより、デバイス熱処理工程での酸素ドナーの発生よりを効果的に抑制できるシリコンウェーハを製造できる。
また、上記の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程において、前記第１の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃で１〜２時間保持する第２の熱処理工程を備えることで、デバイス熱処理工程での酸素ドナーの発生よりを効果的に抑制できるシリコンウェーハを製造できる。
本発明の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程によれば、熱処理時間が短いので、熱処理炉内でのシリコンウェーハの重金属汚染が生じにくく、上述したシリコンウェーハを高品質で低コストで製造できる。
また、本発明の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程によれば、ＣＺ法により育成されたシリコン単結晶を用いるので、大口径化が容易である。また、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶を用いることができ、ＭＣＺ法を用いることなくシリコン単結晶が得られるので、磁場印加による製造コストを削減することが可能となる。
また、本発明の高周波ダイオードの製造方法におけるシリコンウェーハの製造工程によれば、ＣＺ法により育成されたシリコン単結晶を用いるので、大口径化が容易である。また、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶を用いることができ、ＭＣＺ法を用いることなくシリコン単結晶が得られるので、磁場印加による製造コストを削減することが可能となる。
本発明によれば、高周波ダイオードにおけるＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層として用いて好適なシリコンウェーハとして、デバイス熱処理工程での酸素ドナーの発生を効果的に抑制でき、このシリコンウェーハ内における酸素析出起因欠陥を所望の状態に制御したシリコンウェーハを用いることが可能となるので、十分な機械的強度を有するとともに、酸素析出物自身がスリップ転位源となることを防止し、シリコンウェーハ内の酸素析出起因欠陥をＩ層における再結合中心として用いることができ、ライフタイム制御のための再結合中心（Ａｕ，Ｐｔ等による再結合中心、あるいは、電子線照射欠陥による再結合中心等）形成処理を必要とせずに処理工程数を減少し、充分なゲッタリング能力を有し、デバイス製造熱処理によっても抵抗率が所望の範囲から変化せず、処理時間を短縮して製造コストを低減し、高品質で安価で高比抵抗層の抵抗率が十分に高くノイズの少ないシリコンウェーハを用いてＩ層とすることで、高比抵抗層の抵抗率が非常に高く非常にノイズの少ない高品質な高周波ダイオードを提供できる。
以下、図面を参照して本発明について詳細に説明する。
本発明の高周波ダイオードにおけるＩ層とするシリコンウェーハは、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であって、デバイス製造熱処理のシンタリング熱処理工程によって抵抗率が低下しないものである。
本発明の高周波ダイオードにおけるＩ層とするシリコンウェーハを製造するには、まず、ＣＺ法により、抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成する（単結晶育成工程）。このとき、ルツボの回転数、導入するガスの種類および流量、シリコン融液の温度分布および対流などの引き上げ条件を適宜調整することにより、上述した所望のシリコン単結晶を育成することができる。
本発明の高周波ダイオードにおけるＩ層とするシリコンウェーハは、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であって、デバイス製造熱処理のシンタリング熱処理工程によって抵抗率が低下しないものである。
本発明の高周波ダイオードにおけるＩ層とするシリコンウェーハを製造するには、まず、ＣＺ法により、抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成する（単結晶育成工程）。このとき、ルツボの回転数、導入するガスの種類および流量、シリコン融液の温度分布および対流などの引き上げ条件を適宜調整することにより、上述した所望のシリコン単結晶を育成することができる。
次いで、得られたシリコン単結晶を、ワイヤーソーやスライサーなどの切断装置でスライスし、面取り、ラッピング、エッチング、研磨などの工程を必要に応じて行ないシリコンウェーハとする。
その後、図２に示すように、得られたシリコンウェーハに対し、ランプ加熱方式を採用した熱処理炉などを用いて、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/ｍｉｎの昇温速度で１０００℃まで昇温し、１０００℃で０〜６時間保持する第１の熱処理工程を行なう。さらに、図２に示すように、第１の熱処理工程後のシリコンウェーハを、第１の熱処理工程と同様のランプ加熱方式を採用した熱処理炉などを用いて１２００℃まで昇温し、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃、１〜２時間保持する第２の熱処理工程を行ない、冷却することによって本発明のシリコンウェーハが得られる。
その後、図２に示すように、得られたシリコンウェーハに対し、ランプ加熱方式を採用した熱処理炉などを用いて、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/ｍｉｎの昇温速度で１０００℃まで昇温し、１０００℃で０〜６時間保持する第１の熱処理工程を行なう。さらに、図２に示すように、第１の熱処理工程後のシリコンウェーハを、第１の熱処理工程と同様のランプ加熱方式を採用した熱処理炉などを用いて１２００℃まで昇温し、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃、１〜２時間保持する第２の熱処理工程を行ない、冷却することによって本発明のシリコンウェーハが得られる。
次に、上記のシリコンウェーハを適用する本発明の高周波用ダイオードについて説明する。
図３は、上記のシリコンウェーハから製造される本発明の高周波用ダイオードの一例を説明するための概略断面図である。図３（ａ）に示す高周波用ダイオードは、ＰＩＮダイオードであり、上記のシリコンウェーハに、Ｐ型領域１２と、Ｎ型領域１１と、Ｐ型領域１２とＮ型領域１１との間に配置された高比抵抗層（Ｉ層）１３とを形成したものである。図３（ａ）に示す高周波用ダイオードは、高比抵抗層における再結合中心としてシリコンウェーハ内のＢＭＤを用いるものである。
図３は、上記のシリコンウェーハから製造される本発明の高周波用ダイオードの一例を説明するための概略断面図である。図３（ａ）に示す高周波用ダイオードは、ＰＩＮダイオードであり、上記のシリコンウェーハに、Ｐ型領域１２と、Ｎ型領域１１と、Ｐ型領域１２とＮ型領域１１との間に配置された高比抵抗層（Ｉ層）１３とを形成したものである。図３（ａ）に示す高周波用ダイオードは、高比抵抗層における再結合中心としてシリコンウェーハ内のＢＭＤを用いるものである。
図３（ａ）に示す本発明の高周波用ダイオードは、以下のようにして製造することができる。
まず、上記のシリコンウェーハを用意し、表面から２μｍ程度の位置に１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でボロン（Ｂ）を拡散する。ここでのボロンの拡散は、１０００℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
次いで、ボロンが拡散されたシリコンウェーハの裏面に、裏面から２μｍ程度の位置に１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリン（Ｐ）を拡散する。ここでのリンの拡散は、８５０℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
続いて、シリコンウェーハの表面に電子ビーム蒸着によりＡｕ電極を形成し、シリコンウェーハの裏面に電子ビーム蒸着によりのＡｌ電極を形成する。
その後、シリコンウェーハからダイオードを切り出して、メサエッチングを行い、メサエッチング後のエッチング面にシリコン樹脂を塗布する（端面のパッシベーション処理）。
まず、上記のシリコンウェーハを用意し、表面から２μｍ程度の位置に１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でボロン（Ｂ）を拡散する。ここでのボロンの拡散は、１０００℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
次いで、ボロンが拡散されたシリコンウェーハの裏面に、裏面から２μｍ程度の位置に１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリン（Ｐ）を拡散する。ここでのリンの拡散は、８５０℃程度の温度での熱拡散法やイオン注入法などにより行なうことができる。
続いて、シリコンウェーハの表面に電子ビーム蒸着によりＡｕ電極を形成し、シリコンウェーハの裏面に電子ビーム蒸着によりのＡｌ電極を形成する。
その後、シリコンウェーハからダイオードを切り出して、メサエッチングを行い、メサエッチング後のエッチング面にシリコン樹脂を塗布する（端面のパッシベーション処理）。
図３（ｂ）は、上記シリコンウェーハから製造される本発明の高周波用ダイオードの他の例を説明するための概略断面図である。図３（ｂ）に示す高周波用ダイオードも高比抵抗層における再結合中心としてシリコンウェーハ内のＢＭＤを用いるものである。
図３（ｂ）に示す本発明の高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、ｐ＋層２２と、ｎ＋層２１と、高比抵抗層（Ｉ層）２３と、ｐ＋層２２と高比抵抗層（Ｉ層）２３との間に配置されたｎ層２４を形成したものである。インパットダイオードは、負性抵抗を用いた発進素子である。インパットダイオードでは、半導体中でのインパクトイオン化により生成されたキャリアを飽和ドリフト速度で移動させる。このとき、生成されたキャリアによる電流の位相と印加電圧との間にπ／２の位相差が現れ、実効的な抵抗成分が負、すなわち負性抵抗が現れる。
図３（ｂ）に示す本発明の高周波用ダイオードは、上記のＰＩＮダイオードと同様の手法によりｐ＋層２２と、ｎ＋層２１と、高比抵抗層（Ｉ層）２３と、ｎ層２４とをシリコンウェーハに形成して製造することができる。
図３（ｂ）に示す本発明の高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、ｐ＋層２２と、ｎ＋層２１と、高比抵抗層（Ｉ層）２３と、ｐ＋層２２と高比抵抗層（Ｉ層）２３との間に配置されたｎ層２４を形成したものである。インパットダイオードは、負性抵抗を用いた発進素子である。インパットダイオードでは、半導体中でのインパクトイオン化により生成されたキャリアを飽和ドリフト速度で移動させる。このとき、生成されたキャリアによる電流の位相と印加電圧との間にπ／２の位相差が現れ、実効的な抵抗成分が負、すなわち負性抵抗が現れる。
図３（ｂ）に示す本発明の高周波用ダイオードは、上記のＰＩＮダイオードと同様の手法によりｐ＋層２２と、ｎ＋層２１と、高比抵抗層（Ｉ層）２３と、ｎ層２４とをシリコンウェーハに形成して製造することができる。
図３（ｃ）は、上記のシリコンウェーハから製造される本発明の高周波用ダイオードの他の例を説明するための概略断面図である。図３（ｃ）に示す本発明の高周波用ダイオードも高比抵抗層における再結合中心としてシリコンウェーハ内のＢＭＤを用いるものである。
図３（ｃ）に示す本発明の高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、ｐ＋層３１と、ｎ＋層３２と、高比抵抗層（Ｉ層）３３と、ｐ＋層３２と高比抵抗層（Ｉ層）３３との間に配置されたｐ層３４を形成したものである。
図３（ｃ）に示す高周波用ダイオードは、上記のＰＩＮダイオードと同様の手法によりｐ＋層３１と、ｎ＋層３２と、高比抵抗層（Ｉ層）３３と、ｐ層３４とをシリコンウェーハに形成して製造することができる。
図３（ｃ）に示す本発明の高周波用ダイオードは、インパットダイオードであり、上記のシリコンウェーハに、ｐ＋層３１と、ｎ＋層３２と、高比抵抗層（Ｉ層）３３と、ｐ＋層３２と高比抵抗層（Ｉ層）３３との間に配置されたｐ層３４を形成したものである。
図３（ｃ）に示す高周波用ダイオードは、上記のＰＩＮダイオードと同様の手法によりｐ＋層３１と、ｎ＋層３２と、高比抵抗層（Ｉ層）３３と、ｐ層３４とをシリコンウェーハに形成して製造することができる。
次に、図３（ａ）に示すＰＩＮダイオードのエネルギーダイアグラムを説明する。図４は、ＰＩＮダイオードのエネルギーダイアグラムを説明するための図であって、図４（ａ）は図３（ａ）に示すＰＩＮダイオードのエネルギーダイアグラムを示し、図４（ｂ）は再結合中心として重金属を熱拡散した従来のＰＩＮダイオードのエネルギーダイアグラム示している。図４において、符号Ｅｃは伝導帯の底位のエネルギーであり、符号Ｅｆはフェルミ準位であり、符号Ｅｖは価電子帯の頂のエネルギーである。
図４（ｂ）に示すように、従来のＰＩＮダイオードでは、スイッチング速度は、熱拡散した重金属の深いエネルギー準位の活性化エネルギー、捕獲断面積、重金属の濃度に強く依存する。例えば、図４（ｂ）に示すように、重金属としてＰｔを熱拡散させた場合、Ｅｖ+０．３３ｅＶに深いエネルギー準位が形成されライフタイムが決定する。また、例えば、図４（ｂ）に示すように、重金属としてＡｕ，Ｐｔを熱拡散させた場合、Ｅｖ+０．４２ｅＶに深いエネルギー準位が形成されライフタイムが決定する。
これに対し、図４（ａ）に示すように、上記のシリコンウェーハから製造される本発明のＰＩＮダイオードでは、シリコンウェーハ内のＢＭＤにより導入される深いエネルギー準位が、価電子帯の頂のエネルギーＥｖからフェルミ準位Ｅｆまで連続的に形成される。したがって、図４（ｂ）に示す従来のＰＩＮダイオードと比較して、ライフタイムを広い範囲で制御でき、スイッチング速度の制御幅の自由度が大きいものとなる。
「実験例１〜実験例４」
ＣＺ法により、図１３に示す結晶長１１６０ｍｍのシリコン単結晶を育成してスライスし、図１３に示すＴｏｐ、Ｍｉｄｄｌｅ、Ｂｏｔｔｏｍの各結晶部位毎に５０枚の鏡面加工したシリコンウェーハを得た。各結晶部位毎の抵抗率、初期格子間酸素濃度、炭素濃度の平均値を以下に示す。Ｔｏｐは、抵抗率が９８０Ωｃｍ、初期格子間酸素濃度が１５．９×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が４．８×１０１５ａｔｏｍｓ／ｃｍ３、Ｍｉｄｄｌｅは、抵抗率が８３１Ωｃｍ、初期格子間酸素濃度が１４．６×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が１．５×１０１６ａｔｏｍｓ／ｃｍ３、Ｂｏｔｔｏｍは、抵抗率が５９９Ωｃｍ、初期格子間酸素濃度が１３．４×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が５．９×１０１６ａｔｏｍｓ／ｃｍ３であった。
このようにして得られた各結晶部位のシリコンウェーハを用いて、ランプ加熱方式を採用した熱処理炉で、Ａｒガス雰囲気中、７００℃から０．５℃/ｍｉｎ、１．０℃/ｍｉｎ、１．５℃/ｍｉｎ、２．０℃/ｍｉｎの昇温速度で１０００℃まで昇温する熱処理を行なった。そして、熱処理後のシリコンウェーハに４ＭＰａの熱応力を付加し、Ｓｌｉｐの発生状況を調べた。その結果を図５〜図８に示す。
Ｓｌｉｐの発生状況は、Ｘ線写真を目視観察し、１ｍｍ以上のＳｌｉｐが確認された場合をＳｌｉｐが発生したと判断した。
ＣＺ法により、図１３に示す結晶長１１６０ｍｍのシリコン単結晶を育成してスライスし、図１３に示すＴｏｐ、Ｍｉｄｄｌｅ、Ｂｏｔｔｏｍの各結晶部位毎に５０枚の鏡面加工したシリコンウェーハを得た。各結晶部位毎の抵抗率、初期格子間酸素濃度、炭素濃度の平均値を以下に示す。Ｔｏｐは、抵抗率が９８０Ωｃｍ、初期格子間酸素濃度が１５．９×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が４．８×１０１５ａｔｏｍｓ／ｃｍ３、Ｍｉｄｄｌｅは、抵抗率が８３１Ωｃｍ、初期格子間酸素濃度が１４．６×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が１．５×１０１６ａｔｏｍｓ／ｃｍ３、Ｂｏｔｔｏｍは、抵抗率が５９９Ωｃｍ、初期格子間酸素濃度が１３．４×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が５．９×１０１６ａｔｏｍｓ／ｃｍ３であった。
このようにして得られた各結晶部位のシリコンウェーハを用いて、ランプ加熱方式を採用した熱処理炉で、Ａｒガス雰囲気中、７００℃から０．５℃/ｍｉｎ、１．０℃/ｍｉｎ、１．５℃/ｍｉｎ、２．０℃/ｍｉｎの昇温速度で１０００℃まで昇温する熱処理を行なった。そして、熱処理後のシリコンウェーハに４ＭＰａの熱応力を付加し、Ｓｌｉｐの発生状況を調べた。その結果を図５〜図８に示す。
Ｓｌｉｐの発生状況は、Ｘ線写真を目視観察し、１ｍｍ以上のＳｌｉｐが確認された場合をＳｌｉｐが発生したと判断した。
「実験例５」
ＣＺ法により、抵抗率が１０００Ωｃｍ、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、アルゴンガス雰囲気中、７００℃から５℃/ｍｉｎの昇温速度で１０００℃まで昇温する熱処理を行なった。そして、熱処理後のシリコンウェーハに４ＭＰａの熱応力を付加し、実験例１〜実験例４と同様にしてＳｌｉｐの発生状況を調べた。その結果を図９に示す。
ＣＺ法により、抵抗率が１０００Ωｃｍ、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、アルゴンガス雰囲気中、７００℃から５℃/ｍｉｎの昇温速度で１０００℃まで昇温する熱処理を行なった。そして、熱処理後のシリコンウェーハに４ＭＰａの熱応力を付加し、実験例１〜実験例４と同様にしてＳｌｉｐの発生状況を調べた。その結果を図９に示す。
図５〜図９に示すように、シリコン単結晶の結晶部位に関わらず、実験例２〜実験例４の昇温速度が１．０〜２．０℃/ｍｉｎのものでは、実験例５と比較して、Ｓｌｉｐが少ないものとなった。また、昇温速度が２．０℃/ｍｉｎの実験例４よりも、昇温速度が１．５℃/ｍｉｎの実験例３の方が、Ｓｌｉｐがより一層少なかった。さらに、実験例４では表裏両面にＳｌｉｐが発生したが、実験例３では裏面のみであった。また、昇温速度が１．０℃/ｍｉｎの実験例２では、Ｓｌｉｐが見られなかった。また、昇温速度が０．５℃/ｍｉｎの実験例１では、シリコンウェーハ中の微小な酸素析出起因欠陥が過多となり、酸素析出起因欠陥を起点としたＳｌｉｐが発生した。
「実験例６」
ＣＺ法により、抵抗率が１０００Ωｃｍ、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が１．５×１０１６ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、Ａｒガス雰囲気中、７００℃から１０００℃までの昇温速度を１〜２℃/ｍｉｎの範囲で変化させて昇温し、１０００℃での保持時間を０〜６時間の範囲で変化させて、それぞれ異なる熱処理条件の第１の熱処理工程を行ない、第１の熱処理における熱処理条件と残存格子間酸素濃度との関係を調べた。その結果を図１０に示す。
ＣＺ法により、抵抗率が１０００Ωｃｍ、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が１．５×１０１６ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、Ａｒガス雰囲気中、７００℃から１０００℃までの昇温速度を１〜２℃/ｍｉｎの範囲で変化させて昇温し、１０００℃での保持時間を０〜６時間の範囲で変化させて、それぞれ異なる熱処理条件の第１の熱処理工程を行ない、第１の熱処理における熱処理条件と残存格子間酸素濃度との関係を調べた。その結果を図１０に示す。
図１０は、昇温速度および１０００℃での保持時間と残存格子間酸素濃度（残存[Oi]）との関係を示したグラフである。図１０に示すように、昇温速度が遅いほど残存格子間酸素濃度が低くなることが確認できた。また、昇温速度に関わらず、保持時間が長いほど残存格子間酸素濃度が低くなることが確認できた。また、保持時間が２時間までの間で残存格子間酸素濃度を低下量が多く、残存格子間酸素濃度を低下させる効果が顕著であることがわかった。また、第１の熱処理工程における熱処理条件を適宜選択することにより、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)であるシリコンウェーハの残存格子間酸素濃度を６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３の範囲で制御できることが分かった。
「実験例７」
ＣＺ法により、抵抗率が１３００Ωｃｍ、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が１．５×１０１６ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、Ａｒガス雰囲気中、７００℃から１０００℃まで昇温速度１℃/ｍｉｎで昇温し、１０００℃で０時間、保持する第１の熱処理工程を行ない、第１の熱処理工程後、Ａｒガス雰囲気中、１２００℃で１時間保持する第２の熱処理工程を行なった。このようにして得られたシリコンウェーハは、炭素濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３、残存格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１０００Ωｃｍであった。また、シリコンウェーハの酸素ドナー密度と残存格子間酸素濃度（残存[Oi]）を図１１に示す。
ＣＺ法により、抵抗率が１３００Ωｃｍ、初期格子間酸素濃度が１４．５×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が１．５×１０１６ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成してスライスし、得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、Ａｒガス雰囲気中、７００℃から１０００℃まで昇温速度１℃/ｍｉｎで昇温し、１０００℃で０時間、保持する第１の熱処理工程を行ない、第１の熱処理工程後、Ａｒガス雰囲気中、１２００℃で１時間保持する第２の熱処理工程を行なった。このようにして得られたシリコンウェーハは、炭素濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３、残存格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１０００Ωｃｍであった。また、シリコンウェーハの酸素ドナー密度と残存格子間酸素濃度（残存[Oi]）を図１１に示す。
「実験例８〜実験例１０」
実験例７で得られた残存格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３のシリコンウェーハに対し、デバイス製造熱処理工程として、温度を３７５℃〜４５０℃の範囲で変化させて、１時間保持するそれぞれ異なる熱処理を行ない、熱処理条件と酸素ドナー密度と残存格子間酸素濃度（残存[Oi]）との関係を調べた。その結果を実験例７とともに図１１に示す。
３７５℃〜４５０℃、１時間のデバイス製造熱処理工程後の実験例８〜実験例１０のシリコンウェーハと、デバイス製造熱処理工程前の実験例７のシリコンウェーハとを比較すると、図１１に示すように、残存格子間酸素濃度（残存[Oi]）が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３である場合、実験例８〜実験例１０のいずれもデバイス製造熱処理工程による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下となっている。よって、実験例８〜実験例１０では、デバイス製造熱処理工程による抵抗率の変動が抑制でき、デバイス製造熱処理後においても高抵抗率が維持できることが分かった。また、図１１より、３７５℃〜４００℃、１時間のデバイス製造熱処理工程後の実験例９〜実験例１０のシリコンウェーハは、残存格子間酸素濃度（残存[Oi]）が６．５×１０１７〜１１．５×１０１７ａｔｏｍｓ／ｃｍ３である場合、デバイス製造熱処理工程による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下となった。
実験例７で得られた残存格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３のシリコンウェーハに対し、デバイス製造熱処理工程として、温度を３７５℃〜４５０℃の範囲で変化させて、１時間保持するそれぞれ異なる熱処理を行ない、熱処理条件と酸素ドナー密度と残存格子間酸素濃度（残存[Oi]）との関係を調べた。その結果を実験例７とともに図１１に示す。
３７５℃〜４５０℃、１時間のデバイス製造熱処理工程後の実験例８〜実験例１０のシリコンウェーハと、デバイス製造熱処理工程前の実験例７のシリコンウェーハとを比較すると、図１１に示すように、残存格子間酸素濃度（残存[Oi]）が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３である場合、実験例８〜実験例１０のいずれもデバイス製造熱処理工程による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下となっている。よって、実験例８〜実験例１０では、デバイス製造熱処理工程による抵抗率の変動が抑制でき、デバイス製造熱処理後においても高抵抗率が維持できることが分かった。また、図１１より、３７５℃〜４００℃、１時間のデバイス製造熱処理工程後の実験例９〜実験例１０のシリコンウェーハは、残存格子間酸素濃度（残存[Oi]）が６．５×１０１７〜１１．５×１０１７ａｔｏｍｓ／ｃｍ３である場合、デバイス製造熱処理工程による酸素ドナーの生成量（酸素ドナー密度の増加量）が１×１０１３ｃｍ−３以下となった。
「実験例１１」
ＣＺ法により、抵抗率が６００〜１０００Ωｃｍ、初期格子間酸素濃度が１３．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が５×１０１５〜６×１０１６ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成してスライスし、得られたシリコンウェーハについて、シリコン単結晶の結晶部位と抵抗率との関係を調べた。その結果を図１２に示す。
図１２に示すように、ＴｏｐからＢｏｔｔｏｍに向かって抵抗率が徐々に上昇していることが分かった。
ＣＺ法により、抵抗率が６００〜１０００Ωｃｍ、初期格子間酸素濃度が１３．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３(OLD ASTM)、炭素濃度が５×１０１５〜６×１０１６ａｔｏｍｓ／ｃｍ３のシリコン単結晶を育成してスライスし、得られたシリコンウェーハについて、シリコン単結晶の結晶部位と抵抗率との関係を調べた。その結果を図１２に示す。
図１２に示すように、ＴｏｐからＢｏｔｔｏｍに向かって抵抗率が徐々に上昇していることが分かった。
「実験例１２」
実験例１１で得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、アルゴンガス雰囲気中、７００℃から１０００℃まで昇温速度１℃/ｍｉｎで昇温し、１０００℃で０時間保持する第１の熱処理工程を行なった。このようにして得られたシリコンウェーハは、残存格子間酸素濃度が８．０×１０17atoms/cm3、抵抗率が１０００Ωｃｍであった。また、シリコンウェーハのシリコン単結晶の結晶部位と抵抗率との関係を実験例１１と共に図１２に示す。
図１２に示すように、第１の熱処理工程の後である実験例１２は、第１の熱処理工程の前である実験例１１と比較して、シリコン単結晶の結晶部位に関わらず抵抗率が上昇していることが分かった。また、シリコン単結晶の結晶部位による抵抗率の差が少なくなった。
また、実験例１２における第１の熱処理工程の熱処理時間の総時間を調べた結果、１４．５時間であった。例えば、特許文献１や特許文献３に記載されている４段熱処理では、熱処理時間の総時間は最大４７時間である。よって、従来技術と比較すると熱処理時間を６０％程度短縮でき熱処理コストも大幅に低減できることが明らかとなった。
実験例１１で得られたシリコンウェーハに対して、ランプ加熱方式を採用した熱処理炉を用いて、アルゴンガス雰囲気中、７００℃から１０００℃まで昇温速度１℃/ｍｉｎで昇温し、１０００℃で０時間保持する第１の熱処理工程を行なった。このようにして得られたシリコンウェーハは、残存格子間酸素濃度が８．０×１０17atoms/cm3、抵抗率が１０００Ωｃｍであった。また、シリコンウェーハのシリコン単結晶の結晶部位と抵抗率との関係を実験例１１と共に図１２に示す。
図１２に示すように、第１の熱処理工程の後である実験例１２は、第１の熱処理工程の前である実験例１１と比較して、シリコン単結晶の結晶部位に関わらず抵抗率が上昇していることが分かった。また、シリコン単結晶の結晶部位による抵抗率の差が少なくなった。
また、実験例１２における第１の熱処理工程の熱処理時間の総時間を調べた結果、１４．５時間であった。例えば、特許文献１や特許文献３に記載されている４段熱処理では、熱処理時間の総時間は最大４７時間である。よって、従来技術と比較すると熱処理時間を６０％程度短縮でき熱処理コストも大幅に低減できることが明らかとなった。
「実験例１３」
実験例１２で得られたシリコンウェーハに対して、デバイス製造熱処理工程として、温度４５０℃で１時間保持する熱処理を行なった。このようにして得られたシリコンウェーハは、残存格子間酸素濃度が８．０×１０17atoms/cm3、抵抗率が１０００Ωｃｍであった。また、シリコンウェーハのシリコン単結晶の結晶部位と抵抗率との関係を実験例１１および実験例１２と共に図１２に示す。
図１２に示すように、デバイス製造熱処理工程後である実験例１３は、第１の熱処理工程の前である実験例１１と比較して、抵抗率が上昇していることが分かった。また、実験例１３の抵抗率は、Ｔｏｐでは第１の熱処理工程の後である実験例１２と同等であり、ＭｉｄｄｌｅおよびＢｏｔｔｏｍでは実験例１２とよりも上昇していることが分かった。
実験例１２で得られたシリコンウェーハに対して、デバイス製造熱処理工程として、温度４５０℃で１時間保持する熱処理を行なった。このようにして得られたシリコンウェーハは、残存格子間酸素濃度が８．０×１０17atoms/cm3、抵抗率が１０００Ωｃｍであった。また、シリコンウェーハのシリコン単結晶の結晶部位と抵抗率との関係を実験例１１および実験例１２と共に図１２に示す。
図１２に示すように、デバイス製造熱処理工程後である実験例１３は、第１の熱処理工程の前である実験例１１と比較して、抵抗率が上昇していることが分かった。また、実験例１３の抵抗率は、Ｔｏｐでは第１の熱処理工程の後である実験例１２と同等であり、ＭｉｄｄｌｅおよびＢｏｔｔｏｍでは実験例１２とよりも上昇していることが分かった。
１１：Ｎ型領域、１２：Ｐ型領域、１３、２３、３３：高比抵抗層（Ｉ層）、２４：ｎ層、２１、３２：ｎ＋層、２２、３１：ｐ＋層、３４：ｐ層、Ｅｃ：伝導帯の底のエネルギー、Ｅｆ：フェルミ準位、Ｅｖ：価電子帯の頂のエネルギー
Claims (9)
- Ｐ型領域と、Ｎ型領域と、これらＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層とを具備する高周波ダイオードであって、
前記Ｉ層が、炭素濃度５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率１００Ωｃｍ以上であるシリコンウェーハから製造されたことを特徴とする高周波ダイオード。 - 前記シリコンウェーハにおける格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３であることを特徴とする請求項１に記載の高周波ダイオード。
- 前記シリコンウェーハにおける抵抗率が６００〜１０００Ωｃｍであることを特徴とする請求項１または請求項２に記載の高周波ダイオード。
- 前記シリコンウェーハのＩ層における再結合中心として、前記酸素析出起因欠陥が用いられてなることを特徴とする請求項１〜請求項３のいずれかに記載の高周波ダイオード。
- Ｐ型領域と、Ｎ型領域と、これらＰ型領域とＮ型領域との間に配置される高比抵抗層であるＩ層とを具備する高周波ダイオードの製造方法であって、
前記Ｉ層となるシリコンウェーハが、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３、格子間酸素濃度が６．５×１０１７〜１３．５×１０１７ａｔｏｍｓ／ｃｍ３、抵抗率が１００Ωｃｍ以上であり、
前記Ｉ層となるシリコンウェーハ製造工程として、抵抗率が１００Ωｃｍ以上、初期格子間酸素濃度が８．０×１０１７〜１６．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶をＣＺ法により育成する単結晶育成工程と、
前記シリコン単結晶をスライスして得られたシリコンウェーハを、アルゴン、窒素、あるいはそれらの混合ガス雰囲気中、７００℃から１〜２℃/minの昇温速度で１０００℃まで昇温する第１の熱処理工程と、を有するとともに、
該シリコンウェーハに、前記Ｉ層を挟む位置として前記Ｐ型領域と前記Ｎ型領域とを設ける工程を有することを特徴とする高周波ダイオードの製造方法。 - 前記Ｉ層となるシリコンウェーハ製造工程としての前記第１の熱処理工程において、１０００℃で０〜６時間保持することを特徴とする請求項５に記載の高周波ダイオードの製造方法。
- 前記Ｉ層となるシリコンウェーハ製造工程として、前記第１の熱処理工程後、アルゴン、水素、あるいはそれらの混合ガス雰囲気中、１２００℃で１〜２時間保持する第２の熱処理工程を備えることを特徴とする請求項５または請求項６に記載の高周波ダイオードの製造方法。
- 前記Ｉ層となるシリコンウェーハ製造工程において、前記シリコンウェーハの格子間酸素濃度が６．５×１０１７〜１０．０×１０１７ａｔｏｍｓ／ｃｍ３であることを特徴とする請求項５〜請求項７のいずれかに記載の高周波ダイオードの製造方法。
- 請求項５〜請求項８のいずれかに記載の高周波ダイオードの製造方法における前記Ｉ層となるシリコンウェーハ製造工程において、前記シリコンウェーハの抵抗率が６００〜１０００Ωｃｍとして製造されたことを特徴とする高周波ダイオード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006022832A JP5103745B2 (ja) | 2006-01-31 | 2006-01-31 | 高周波ダイオードおよびその製造方法 |
| KR1020070007284A KR100887384B1 (ko) | 2006-01-31 | 2007-01-24 | 고주파 다이오드 및 그 제조방법 |
| TW096103373A TWI345838B (en) | 2006-01-31 | 2007-01-30 | High frequency diode and method for producing same |
| US11/700,492 US7919776B2 (en) | 2006-01-31 | 2007-01-30 | High frequency diode and method for producing same |
| US12/327,715 US7893434B2 (en) | 2006-01-31 | 2008-12-03 | High frequency diode and method for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006022832A JP5103745B2 (ja) | 2006-01-31 | 2006-01-31 | 高周波ダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007207876A true JP2007207876A (ja) | 2007-08-16 |
| JP5103745B2 JP5103745B2 (ja) | 2012-12-19 |
Family
ID=38487087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006022832A Active JP5103745B2 (ja) | 2006-01-31 | 2006-01-31 | 高周波ダイオードおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7919776B2 (ja) |
| JP (1) | JP5103745B2 (ja) |
| KR (1) | KR100887384B1 (ja) |
| TW (1) | TWI345838B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207875A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | シリコンウェーハおよびその製造方法 |
| JP2009164155A (ja) * | 2007-12-28 | 2009-07-23 | Siltronic Ag | シリコンウエハの製造方法 |
| JP2009188336A (ja) * | 2008-02-08 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2010114368A (ja) * | 2008-11-10 | 2010-05-20 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2016184713A (ja) * | 2015-03-27 | 2016-10-20 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換システム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8779462B2 (en) * | 2008-05-19 | 2014-07-15 | Infineon Technologies Ag | High-ohmic semiconductor substrate and a method of manufacturing the same |
| JP5997552B2 (ja) * | 2011-09-27 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| US20150294868A1 (en) * | 2014-04-15 | 2015-10-15 | Infineon Technologies Ag | Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms |
| CN105280491A (zh) * | 2015-06-17 | 2016-01-27 | 上海超硅半导体有限公司 | 硅片及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175518A (ja) * | 1991-12-26 | 1993-07-13 | Sanyo Electric Co Ltd | Ｐｉｎダイオード |
| WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
| WO2005038899A1 (ja) * | 2003-10-21 | 2005-04-28 | Sumco Corporation | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 |
| WO2006003812A1 (ja) * | 2004-06-30 | 2006-01-12 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864650A (ja) * | 1994-08-24 | 1996-03-08 | Komatsu Electron Metals Co Ltd | Ｆｅ−Ｂ濃度測定によるシリコンウェーハの評価方法 |
| WO1998005063A1 (fr) * | 1996-07-29 | 1998-02-05 | Sumitomo Sitix Corporation | Plaquette epitaxiale en silicium et son procede de fabrication |
| JP2000164891A (ja) | 1998-11-26 | 2000-06-16 | Toyota Central Res & Dev Lab Inc | 高周波ダイオード |
| JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
| JP4605876B2 (ja) | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
| JP4055358B2 (ja) | 2000-12-12 | 2008-03-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| US6673147B2 (en) * | 2001-12-06 | 2004-01-06 | Seh America, Inc. | High resistivity silicon wafer having electrically inactive dopant and method of producing same |
| JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
| JP4970724B2 (ja) | 2002-07-17 | 2012-07-11 | 株式会社Ｓｕｍｃｏ | 高抵抗シリコンウエーハの製造方法 |
| FR2849538A1 (fr) * | 2002-12-27 | 2004-07-02 | St Microelectronics Sa | Composant discret comprenant des diodes hf en serie et a cathode commune |
| JP5076326B2 (ja) * | 2006-01-31 | 2012-11-21 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
-
2006
- 2006-01-31 JP JP2006022832A patent/JP5103745B2/ja active Active
-
2007
- 2007-01-24 KR KR1020070007284A patent/KR100887384B1/ko active IP Right Grant
- 2007-01-30 TW TW096103373A patent/TWI345838B/zh active
- 2007-01-30 US US11/700,492 patent/US7919776B2/en not_active Expired - Fee Related
-
2008
- 2008-12-03 US US12/327,715 patent/US7893434B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175518A (ja) * | 1991-12-26 | 1993-07-13 | Sanyo Electric Co Ltd | Ｐｉｎダイオード |
| WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
| WO2005038899A1 (ja) * | 2003-10-21 | 2005-04-28 | Sumco Corporation | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法 |
| WO2006003812A1 (ja) * | 2004-06-30 | 2006-01-12 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207875A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | シリコンウェーハおよびその製造方法 |
| JP2009164155A (ja) * | 2007-12-28 | 2009-07-23 | Siltronic Ag | シリコンウエハの製造方法 |
| JP2009188336A (ja) * | 2008-02-08 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2010114368A (ja) * | 2008-11-10 | 2010-05-20 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2016184713A (ja) * | 2015-03-27 | 2016-10-20 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5103745B2 (ja) | 2012-12-19 |
| US7893434B2 (en) | 2011-02-22 |
| KR20070078983A (ko) | 2007-08-03 |
| US20080006823A1 (en) | 2008-01-10 |
| US20090117719A1 (en) | 2009-05-07 |
| TWI345838B (en) | 2011-07-21 |
| TW200739927A (en) | 2007-10-16 |
| KR100887384B1 (ko) | 2009-03-05 |
| US7919776B2 (en) | 2011-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5076326B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP5103745B2 (ja) | 高周波ダイオードおよびその製造方法 | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| US8263484B2 (en) | High resistivity silicon wafer and method for manufacturing the same | |
| WO2002025716A1 (fr) | Tranche de silicium et son procede de fabrication | |
| JP2006344823A (ja) | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 | |
| JP2010532585A (ja) | 高ドープ基板の拡散制御 | |
| JP2010532584A (ja) | 高ドープ単結晶シリコン基板の酸素析出物の抑制 | |
| KR101446846B1 (ko) | 실리콘 단결정 기판 및 이의 제조 방법 | |
| JP5428216B2 (ja) | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 | |
| JP2010056316A (ja) | シリコンウェーハ及びその製造方法 | |
| JP6597493B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP6913729B2 (ja) | ｐｎ接合シリコンウェーハ | |
| JP5922858B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP2011054655A (ja) | 高周波デバイス向けシリコンウェーハおよびその製造方法 | |
| JP2011054656A (ja) | 高抵抗シリコンウェーハおよびその製造方法 | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JP5922860B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
| JP6673183B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP2010052989A (ja) | シリコンウェーハ及びその製造方法 | |
| JP2005064405A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP5805843B2 (ja) | シリコン単結晶基板およびその製造方法 | |
| JP2001102384A (ja) | エピタキシャルシリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5103745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |