JP2002057159A - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法Info
- Publication number
- JP2002057159A JP2002057159A JP2000238999A JP2000238999A JP2002057159A JP 2002057159 A JP2002057159 A JP 2002057159A JP 2000238999 A JP2000238999 A JP 2000238999A JP 2000238999 A JP2000238999 A JP 2000238999A JP 2002057159 A JP2002057159 A JP 2002057159A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- oxygen
- wafer
- heat treatment
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
場合であっても、デバイス製造工程において優れたゲッ
タリング効果を有するシリコンウェーハを提供できる。 【解決手段】(1) 酸素濃度が11×1017〜17×1017atoms/
cm3(OLD ASTM)、炭素濃度が1×1016〜15×1016atoms/c
m3(NEW ASTM)の範囲に制御されたシリコンウェーハであ
って、その表面および表面近傍に酸素起因による結晶欠
陥が除去された無欠陥層が形成され、500〜1000℃の温
度で1時間〜24時間の熱処理を施した場合に、内部に1
×104個/cm2以上の酸素析出物が形成されることを特徴
とするシリコンウェーハである。 (2) 酸素濃度が11×1017〜17×1017atoms/cm3(OLD AST
M)、炭素濃度が1×1016〜15×1016atoms/cm3(NEW AST
M)の範囲に制御されたシリコンウェーハを1100℃〜1380
℃の温度で1時間〜10時間の熱処理を施すことを特徴と
するシリコンウェーハの製造方法である。また、上記
(2)の製造方法において、1100℃〜1380℃の熱処理を不
活性ガス雰囲気、不活性ガスと酸化性ガスとの混合ガス
雰囲気、または水素ガスや水素含有ガス雰囲気で行うの
が望ましい。
Description
て使用されるシリコンウェーハとその製造方法に関し、
さらに詳しくは、デバイス特性に悪影響を及ぼすウェー
ハ表面および表面近傍の結晶欠陥を低減し、デバイス製
造工程において、特性劣化の要因である重金属をゲッタ
リングするのに必要な酸素析出物(BMD; BULK MICRO DE
FECT)をウェーハ内部に形成することが可能なシリコン
ウェーハおよびその製造方法に関するものである。
表される高温プロセスにおいて、Fe、Ni、Cu等の重金属
による汚染を発生しやすい。これらの重金属汚染は、シ
リコンウェーハ表面および表面近傍に汚染欠陥を形成し
て、様々なデバイス特性を劣化させ、ひいては製品歩留
まりを低下させる要因になる。このため、これらの汚染
源である重金属は、デバイス活性領域となるウェーハ表
面および表面近傍から取り除く必要がある。そこで、デ
バイス製造工程前のウェーハに低温熱処理を施して、内
部に存在する酸素析出核を成長させて、重金属をゲッタ
リングするための酸素析出物を形成させる処理(以下、
単に「IG処理」という)が行われている。
って、ウェーハ表面および表面近傍における、更なる高
品質化が要求されている。これに対応して、シリコンウ
ェーハに1000℃を超える高温の熱処理を施して、ウェー
ハ表面および表面近傍の酸素を外方拡散させ、酸素起因
による結晶欠陥が除去された無欠陥層(以下、「DZ層」
という)を形成させることが行われている。
温デバイス製造工程においては、シリコンウェーハに11
20℃〜1220℃の高温熱処理を施している。このため、ウ
ェーハの表面および表面近傍にDZ層を形成させることが
可能であることから、デバイス製造工程前に、DZ層を形
成させる必要はなかった。しかし、最近のデバイス製造
工程では、高エネルギーのイオン注入プロセスが導入さ
れ、熱処理温度の低温化が図られるようになり、DZ層の
形成が困難になることから、デバイス製造工程前にウェ
ーハにDZ層を形成することが必要になってきた。
製造された単結晶から作製されるため、その内部には育
成中に導入された酸素析出核が多数存在する。この酸素
析出核は低温熱処理を受けると成長し、酸素析出物とし
て顕在化して、ウェーハの汚染源である重金属をゲッタ
リングする機能を発揮する。
する高温熱処理(以下、「DZ処理」という)を施すと、
内部に存在する酸素析出核は縮小、消滅してしまう。こ
のため、DZ処理を施すと、酸素析出物の密度が低くな
り、デバイス製造工程でのゲッタリング能力が乏しくな
るという問題がある。
製造工程前のシリコンウェーハにDZ処理と、酸素析出核
を成長させる、いわゆるIG処理との2段階の熱処理を施
す処理(以下、「DZ-IG処理」という)が行われてい
る。具体的な処理としては、1段目にウェーハにDZ処理
を施し、その表面および表面近傍の酸素を外方拡散させ
て酸素起因による結晶欠陥を除去し、DZ層を形成させ
る。次いで、2段目としてウェーハにIG処理を施し、内
部に存在する酸素析出核を成長させ、ゲッタリング源と
なる酸素析出物を形成するものである。
も、シリコンウェーハに1段目のDZ処理温度が高温であ
るため、シリコンウェーハの内部に存在する酸素析出核
が縮小、消滅してしまう。このため、2段目のIG処理を
施したとしても、ウェーハ内部に形成される酸素析出物
密度は低く、高密度の酸素析出物を成長させるために
は、長時間のIG処理を施さなければならないという問題
がある。
リコンウェーハの高品質化と同時に、コスト低減の要求
も厳しく、低コストで高品質のシリコンウェーハを製造
することが要求されている。このため、上述のように、
DZ処理後に長時間のIG処理を施すことは、処理工程の増
加、生産コストの上昇を招き、ユーザーの要求に逆行す
ることから、採用することができない。
スを作製する表面のエピタキシャル膜には、酸素起因の
欠陥やシリコン単結晶育成時に導入されるgrown-in欠陥
(COPを含む)が存在しないことから、BやAs/Sb等を高濃
度に含むシリコンウェーハとしても使用が可能になって
おり、MPUやフラッシュメモリー等の高性能デバイ
ス、さらにはMOS、FET、IGBT等の高性能パワ
ーデバイスに使用されるようになってきた。
して使用されるシリコンウェーハ表面そのものに、酸素
起因の欠陥やgrown-in欠陥(COPを含む)が存在すると、
エピタキシャル成長時に、これら欠陥を核としてエピタ
キシャル層に二次欠陥が形成され、デバイス特性を悪化
させる問題がある。
工程での熱処理が低温化されつつあり、デバイス工程で
の汚染や結晶欠陥を防止するため、エピタキシャルウェ
ーハでもIG処理が施されている。しかし、エピタキシャ
ル成長温度は高温で行われることから、ウェーハ内部の
酸素析出核が減少、消滅して、IG処理で形成される酸素
析出物が少なくなり、デバイス製造工程においてゲッタ
リング能力が低下するという問題がある。
題に鑑みなされたものであり、シリコンウェーハにIG処
理を施すことなく、その表面および表面近傍にDZ層を形
成し、デバイス製造工程において、汚染源である重金属
のゲッタリング能力に優れたシリコンウェーハおよびそ
の製造方法を提供することを目的としている。
行わなくてもデバイス製造工程において十分なゲッタリ
ング能力を有するシリコンウェーハを提供することを目
的に鋭意研究した結果、シリコン単結晶中に導入される
酸素析出核は、酸素濃度が高くなるほど増加し、さら
に、そのメカニズムは不明であるが、炭素濃度も高くな
るほど酸素析出物密度も高くなることを明らかにした。
みを増加させても、酸素濃度が所定の濃度範囲を満たさ
ない場合は、デバイス製造工程で低温熱処理を施して
も、所望とする酸素析出物は得られないことが分かっ
た。
濃度及び炭素濃度を意図的に導入、調整し、それぞれ所
定の濃度範囲で制御することによって、シリコンウェー
ハにDZ処理の高温熱処理を施しても、その後のデバイス
製造工程での低温熱処理により、酸素析出核が成長し、
酸素析出物が十分に形成され、ウェーハの汚染源である
重金属をゲッタリングできることを知見した。
たものであり、下記(1)並びに(2)のシリコンウェーハお
よびその製造方法を要旨としている。 (1) 酸素濃度が11×1017〜17×1017atoms/cm3(OLD AST
M)、炭素濃度が1×1016〜15×1016atoms/cm3(NEW AST
M)の範囲に制御されたシリコンウェーハであって、その
表面および表面近傍に酸素起因による結晶欠陥が除去さ
れた無欠陥層が形成され、500〜1000℃の温度で1時間
〜24時間の熱処理を施した場合に、内部に1×104個/cm
2以上の酸素析出物が形成されることを特徴とするシリ
コンウェーハである。 (2) 酸素濃度が11×1017〜17×1017atoms/cm3(OLD AST
M)、炭素濃度が1×1016〜15×1016atoms/cm3(NEW AST
M)の範囲に制御されたシリコンウェーハを1100℃〜1380
℃の温度で1時間〜10時間の熱処理を施すことを特徴と
するシリコンウェーハの製造方法である。
℃〜1380℃の熱処理を不活性ガス雰囲気、不活性ガスと
酸化性ガスとの混合ガス雰囲気、または水素ガスや水素
含有ガス雰囲気で行うのが望ましい。
バイス製造工程前にIG処理を施さないが、シリコンウェ
ーハ中の酸素濃度および炭素濃度を所定の濃度範囲で制
御することによって、DZ処理の高温熱処理を施して表面
にDZ層を形成しているにも拘わらず、デバイス製造工程
での低温熱処理を受けた場合に、1×104個/cm2以上の
酸素析出物が形成されることを特徴とするシリコンウェ
ーハである。
熱処理後、全くIG処理を施すことがないので、低コスト
のシリコンウェーハを製造することが可能になる。
0℃の温度で1時間〜24時間の熱処理を施した場合に、
内部に1×104個/cm2以上の酸素析出物が形成されるシ
リコンウェーハであり、これは低温熱処理のデバイス工
程において、ゲッタリングする機能を発揮させるのに十
分な酸素析出物が形成されていることを意味するもので
あるが、本発明のシリコンウェーハは何ら低温熱処理の
デバイス工程の使用に限定されるものではなく、低温熱
処理を含む高温熱処理のデバイス工程に本発明のシリコ
ンウェーハを使用した場合にも、ウェーハ内部に1×10
4個/cm2以上の酸素析出物が形成され、十分なゲッタリ
ング機能を発揮するものである。
たは消滅させてDZ層を形成するため、シリコンウェーハ
を1100℃〜1380℃の高温度で熱処理する。特に、1280℃
〜1380℃の高温度で熱処理すると、ウェーハ表面近傍の
grown-in欠陥を低減または消滅できるので望ましい。
を確保する必要がある。1時間未満ではウェーハ表面に
DZ層形成が不十分であり、10時間を超えると、処理温度
が非常に高温であることから、ウェーハが軟化変形する
恐れがあるからである。
を保護するため、熱処理時の雰囲気は不活性ガス(アル
ゴンガス、窒素ガス)雰囲気、または不活性ガスと酸化
性ガス(酸素ガス)との混合ガス雰囲気で行うのが望ま
しい。しかし、高温熱処理を不活性ガスのみで行うと、
ウェーハ表面状態が悪化する恐れがあるため、不活性ガ
ス中に少量の酸化性ガスを加えた混合ガス雰囲気で処理
することが特に望ましい。また、grown-in欠陥の消滅を
考慮すると、水素ガスまたは水素含有ガスの雰囲気で熱
処理することが望ましい。
工程において発揮する効果を、実施例に基づいて説明す
る。そのため、本実施例では、デバイス製造工程を処理
することを想定した評価熱処理をシリコンウェーハに施
した後、その特性を測定した。
価熱処理の処理パターンを示す図である。図1に示すよ
うに、評価熱処理は、[X];1100℃以上の熱処理が含
まれる高温デバイス製造工程(以下、単に「X高温プロ
セス」という)および、[Y];1100℃未満の熱処理で構
成される低温デバイス製造工程(以下、「Y低温プロセ
ス」という)とに区別することができる。 (実施例1)CZ法法により引き上げられたp型<100>
で、酸素濃度を14×1017atoms/cm3と一定とし、炭素濃
度を1×1016atoms/cm3〜16×1016atoms/cm3の範囲で変
動させ、比抵抗10Ω・cmのシリコンウェーハを作製し
た。
を3%含有させた窒素ガス雰囲気で、1100℃〜1350℃×
1hrのDZ処理を行った。しかし、比較例の一部(No.13〜
16)では高温熱処理を行わなかった。表1に、作製した
シリコンウェーハのサンプル水準の条件を示す。
リングする機能を発揮するのに必要な、ウェーハ中の酸
素析出物密度を確認した。そのため、Ni故意汚染を行っ
たシリコンウェーハの酸素析出物密度と酸化膜耐圧良品
率との関係を調査した。Ni故意汚染に用いたシリコンウ
ェーハは、サンプル水準Cのウェーハを使用し、酸素析
出物密度を変動させるために、700℃×1〜8時間の酸
素析出熱処理を追加したものであり、評価熱処理はX高
温プロセスとした。評価熱処理の後、Ni汚染濃度1×10
11atoms/cm2の故意汚染を行い、ドライブイン熱処理を
施した後、ウェーハ表面上にMOSを作製して酸化膜耐
圧の良品率を測定した。
ーハの酸素析出物密度と酸化膜耐圧良品率の関係を示す
図である。同図から明らかなように、酸素析出物密度が
1×104個/cm2以下になると、酸化膜耐圧の劣化がみら
れ、良品率が著しく低下する。
いために、全てのNiを酸素析出物でゲッタリングするこ
とができず、ウェーハ表面にNiシリサイドが形成された
ことによるものである。図2の結果から、このNi故意汚
染に対しても、酸素析出物密度が1×104個/cm2以上で
あれば、酸化膜耐圧の劣化が回避できることが分かる。
しかし、酸素析出物密度が高すぎることによって、過剰
析出による強度低下も懸念されるので、その上限は5×
106個/m2にするのが望ましい。
評価熱処理後の酸素析出物密度とDZ層の厚さ(以下、
「DZ厚」という)を測定した。具体的には、X高温プロ
セス、またはY低温プロセスを施したのち、酸素析出物
全てを観察しやすいように1000℃×16hrの熱処理を酸化
性ガス(100%)雰囲気で施した。熱処理後のサンプルを2
分割し、選択エッチングを行い、ウェーハ断面を光学顕
微鏡で観察し、酸素析出物密度とDZ厚を測定した。
価熱処理後の酸素析出物密度を示す図である。前記図2
に示すように、Ni故意汚染に対しても、酸素析出物密度
が1×104個/cm2以上であればゲッタリング効果が発揮
できるので、本発明例A〜D(No.1〜8)は、X高温
プロセス、Y低温プロセスのいずれであっても、1×10
5個/cm2を超える酸素析出物が形成されており、十分な
ゲッタリング効果が期待できることが分かる。これに対
し、比較例E、F(No.9〜12)およびI(No.17、18)
では、炭素が添加されていない、あるいは炭素濃度が低
いことから酸素析出物密度は1×104個/cm2以下とな
り、十分なゲッタリング効果が期待できない。比較例
G、H(No.13〜16)およびJ(No.19、20)では、DZ処
理が施されていない、あるいは炭素濃度が高すぎること
から、5×106個/cm2を超える酸素析出物が形成されて
おり、過剰析出によりウェーハ強度の低下を起こす可能
性が高い。
価熱処理後のDZ層の厚さ(単に、「DZ厚」という)を示
す図である。デバイスの活性領域となる表面近傍のDZ厚
は、デバイスの構造にもよるが、少なくともウェーハ表
面から10μm程度はデバイスの活性領域として使用され
ることから、その領域に欠陥を存在させないことが必要
である。
は、X高温プロセス、Y低温プロセスのいずれであって
も、DZ厚は20μm以上と良好である。これに対し、比較
例E、FおよびIは、DZ厚50μm以上確保できるが、前
記図3に示すように炭素が添加されていない、若しくは
炭素濃度不足から酸素析出物密度が確保できず、ゲッタ
リング効果が期待できない。比較例G、Hは、DZ処理が
施されていないことから、DZ厚が10μm程度、若しくは
それ未満と狭く、デバイス 特性へ悪影響を与える可能
性がある。
てのみ、酸素析出不足によるゲッタリング能力の低下や
過剰析出によるウェーハ強度の低下などのない程良い酸
素析出物密度に制御することが可能であり、また、デバ
イス活性領域の欠陥を低減・消滅させたシリコンウェー
ハを製造することができる。 (実施例2)CZ法により引き上げられたp型<100>
で、酸素濃度を11×1017atoms/cm3〜18×1017atoms/cm3
の範囲で変動させ、炭素濃度を2×1016atoms/cm3の一
定で、比抵抗10Ω・cmのシリコンウェーハを作製した。
高温熱処理は、酸素ガスを3%含有させた窒素ガス雰囲
気で、1000℃x1hrと1200℃x1hrで実施した。表2に、作
製したウェーハのサンプル水準を示す。
よる評価熱処理を施したのち、ウェーハ中の酸素析出物
全てを観察しやすいように、1000℃×16hrの熱処理を酸
化性ガス(100%)雰囲気で施した。低温熱処理後の各サン
プルを2分割し、選択エッチングを行い、ウェーハ断面
を光学顕微鏡で観察し、酸素析出物密度とDZ厚を測定し
た。
価熱処理後の酸素析出物密度を示す図である。図6は、
実施例2のサンプル水準による評価熱処理後のDZ厚を示
す図である。両図から明らかなように、本発明例K、L
(No.21、22)については、1×104個/cm2以上の酸素析
出物が形成されており、十分なゲッタリング効果が期待
できると同時に、DZ厚に関しても20μm以上が確保され
ており良好である。
析出物密度が1×104個/cm2以下と酸素析出物密度が低
く、十分なゲッタリング効果が期待できない。また、比
較例N、O、P(No.24〜26)に関しては、十分な酸素
析出物密度はあるものの、DZ厚が10μm未満と狭くデバ
イス特性に悪影響を及ぼす恐れがある。
囲気は、全て、酸素と窒素ガスの混合ガス雰囲気で行っ
たものであるが、この混合ガスを水素ガスに変えて行っ
た場合には、酸素析出物密度についてはほぼ同程度の結
果が得られ、DZ層内のgrown-in欠陥の消滅はより顕著に
見られることを確認している。
造方法によれば、CZ法により単結晶を引き上げる際
に、酸素濃度および炭素濃度を制御することによって、
DZ処理後にIG処理を施さなくとも、デバイス製造工程
において酸素析出物密度を確保することができ、十分な
ゲッタリング効果を発揮することができる。しかも、I
G処理工程が不要となるため、生産性が向上し、低コス
ト化が計れる。また、このウェーハは、エピタキシャル
ウェーハとして用いても、エピタキシャル層形成前に、
既にウェーハ表面にDZ層が形成されているため、エピタ
キシャル層に欠陥を発生させることがなく、さらに、デ
バイス製造工程において同等のゲッタリング効果を発揮
する。
パターン図である。
出物密度と酸化膜耐圧良品率の関係を示す図である。
酸素析出物密度を示す図である。
DZ厚を示す図である。
酸素析出物密度を示す図である。
DZ厚を示す図である。
Claims (4)
- 【請求項1】酸素濃度が11×1017〜17×1017atoms/cm
3(OLD ASTM)、炭素濃度が1×1016〜15×1016atoms/cm3
(NEW ASTM)の範囲に制御されたシリコンウェーハであっ
て、その表面および表面近傍に酸素起因による結晶欠陥
が除去された無欠陥層が形成され、500〜1000℃の温度
で1時間〜24時間の熱処理を施した場合に、内部に1×
104個/cm2以上の酸素析出物が形成されることを特徴と
するシリコンウェーハ。 - 【請求項2】酸素濃度が11×1017〜17×1017atoms/cm
3(OLD ASTM)、炭素濃度が1×1016〜15×1016atoms/cm3
(NEW ASTM)の範囲に制御されたシリコンウェーハを1100
℃〜1380℃の温度で1時間〜10時間の熱処理を施すこと
を特徴とするシリコンウェーハの製造方法。 - 【請求項3】上記1100℃〜1380℃の熱処理を不活性ガ
ス、または不活性ガスおよび酸化性ガスとの混合ガス雰
囲気で行うことを特徴とする請求項2記載のシリコンウ
ェーハの製造方法。 - 【請求項4】上記1100℃〜1380℃の熱処理を水素または
水素含有ガス雰囲気で行うことを特徴とする請求項2記
載のシリコンウェーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000238999A JP4151876B2 (ja) | 2000-08-07 | 2000-08-07 | シリコンウェーハの製造方法 |
US11/643,841 US7740702B2 (en) | 2000-08-07 | 2006-12-22 | Silicon wafer and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000238999A JP4151876B2 (ja) | 2000-08-07 | 2000-08-07 | シリコンウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002057159A true JP2002057159A (ja) | 2002-02-22 |
JP4151876B2 JP4151876B2 (ja) | 2008-09-17 |
Family
ID=18730613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000238999A Expired - Fee Related JP4151876B2 (ja) | 2000-08-07 | 2000-08-07 | シリコンウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4151876B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235166A (ja) * | 2007-05-02 | 2007-09-13 | Sumco Corp | p型シリコンウェーハ |
JP2007235153A (ja) * | 2002-04-26 | 2007-09-13 | Sumco Corp | 高抵抗シリコンウエーハ及びその製造方法 |
JP2007254274A (ja) * | 2006-02-21 | 2007-10-04 | Sumco Corp | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
JP2007317875A (ja) * | 2006-05-25 | 2007-12-06 | Denso Corp | 半導体素子及びその製造方法 |
WO2009028658A1 (ja) * | 2007-08-29 | 2009-03-05 | Sumco Corporation | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法 |
-
2000
- 2000-08-07 JP JP2000238999A patent/JP4151876B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235153A (ja) * | 2002-04-26 | 2007-09-13 | Sumco Corp | 高抵抗シリコンウエーハ及びその製造方法 |
JP2007254274A (ja) * | 2006-02-21 | 2007-10-04 | Sumco Corp | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
US8617311B2 (en) | 2006-02-21 | 2013-12-31 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
JP2007317875A (ja) * | 2006-05-25 | 2007-12-06 | Denso Corp | 半導体素子及びその製造方法 |
JP2007235166A (ja) * | 2007-05-02 | 2007-09-13 | Sumco Corp | p型シリコンウェーハ |
WO2009028658A1 (ja) * | 2007-08-29 | 2009-03-05 | Sumco Corporation | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法 |
JP5278324B2 (ja) * | 2007-08-29 | 2013-09-04 | 株式会社Sumco | Igbt用シリコン単結晶ウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4151876B2 (ja) | 2008-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6165872A (en) | Semiconductor device and its manufacturing method | |
EP0948037B1 (en) | Method for manufacturing a silicon epitaxial wafer | |
JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPH11168106A (ja) | 半導体基板の処理方法 | |
JPH09199416A (ja) | 半導体基板とその製造方法 | |
JPH10303208A (ja) | 半導体基板およびその製造方法 | |
JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
JP2002184779A (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP2002057159A (ja) | シリコンウェーハおよびその製造方法 | |
JPH0518254B2 (ja) | ||
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US7740702B2 (en) | Silicon wafer and method for manufacturing the same | |
JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JP2006332689A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP2006040972A (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
JP2002076005A (ja) | シリコン単結晶ウエハ | |
JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
JP2005050942A (ja) | シリコンウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050822 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4151876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |