JP2007194232A - シリコン単結晶ウエーハの製造方法 - Google Patents

シリコン単結晶ウエーハの製造方法 Download PDF

Info

Publication number
JP2007194232A
JP2007194232A JP2006008208A JP2006008208A JP2007194232A JP 2007194232 A JP2007194232 A JP 2007194232A JP 2006008208 A JP2006008208 A JP 2006008208A JP 2006008208 A JP2006008208 A JP 2006008208A JP 2007194232 A JP2007194232 A JP 2007194232A
Authority
JP
Japan
Prior art keywords
heat treatment
region
wafer
single crystal
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006008208A
Other languages
English (en)
Inventor
Koji Ebara
幸治 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006008208A priority Critical patent/JP2007194232A/ja
Priority to KR1020087017493A priority patent/KR20080083326A/ko
Priority to PCT/JP2006/325490 priority patent/WO2007083477A1/ja
Priority to EP06842998A priority patent/EP1975990A4/en
Priority to US12/087,742 priority patent/US20090000535A1/en
Priority to CNA2006800513114A priority patent/CN101361171A/zh
Publication of JP2007194232A publication Critical patent/JP2007194232A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ウエーハ表層領域に十分な厚さのＤＺ層を確保すると同時に、デバイス工程の熱処理のより早い段階でゲッタリングサイトとして機能する酸素析出物がバルク領域内に十分な量を確保できるシリコンウエーハを安価に製造することのできる製造方法を提供する。
【解決手段】チョクラルスキー法によりシリコン単結晶インゴットを引き上げ、該シリコン単結晶インゴットから切り出した径方向の全面がＮ領域のウエーハに急速熱処理を行うシリコン単結晶ウエーハの製造方法であって、前記急速熱処理の後に、熱処理温度が８００〜１１００℃、熱処理時間が２時間以下の範囲内で、少なくとも、前記急速熱処理により注入された点欠陥である空孔が拡散する距離が、８００℃で３０分の熱処理により拡散する距離よりも長くなるように、前記熱処理温度および前記熱処理時間を調整して熱処理を行うことにより、空孔型欠陥を消滅させるシリコン単結晶ウエーハの製造方法。
【選択図】図５

Description

本発明は、ウエーハ表面からデバイス活性領域となる一定の深さまで、結晶欠陥の発生がないＤＺ層が形成され、かつウエーハ内部にはゲッタリングサイトとなる酸素析出物を形成することのできるシリコン単結晶ウエーハの製造方法に関するものである。
半導体デバイスの材料となるシリコン単結晶ウエーハは、一般的にチョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ：以下ＣＺ法という）によりシリコン単結晶を成長させ、得られたシリコン単結晶インゴットを切断、研磨等の工程を施すことにより作製することができる。
このようにＣＺ法で育成されたシリコン単結晶は、熱酸化処理（例えば１１００℃×２時間）を受けた時にリング状に発生するＯＳＦと呼ばれる酸化誘起積層欠陥を生じることがある。ＯＳＦ以外にも結晶育成時に形成され、デバイス性能に悪影響を及ぼす微細欠陥（以下Ｇｒｏｗｎ−ｉｎ欠陥という）が存在することが明らかになってきた。
そこで、近年これらの欠陥をできるだけ少なくしたウエーハを得るための単結晶製造方法が例えば特許文献１や特許文献２で開示されている。
図１は、単結晶を育成した場合の引き上げ速度と欠陥分布の関係の一例を示している。単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のものである。
一般に、単結晶内の温度分布はＣＺ炉内の構造（以下ホットゾーンという）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらないことが知られている。このため、同一構造のＣＺ炉の場合はＶ／Ｇは引き上げ速度の変化にのみ対応することになる。すなわち引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって図１の縦軸には引き上げ速度Ｖを用いている。
引き上げ速度Ｖが比較的高速な領域ではベーカンシー（Ｖａｃａｎｃｙ：以下Ｖａという）と呼ばれる点欠陥である空孔が凝集したボイドと考えられているＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）やＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）とよばれる空孔型のＧｒｏｗｎ−ｉｎ欠陥が結晶径全域に存在し、Ｖ−Ｒｉｃｈ領域と呼ばれている。
これより引き上げ速度Ｖが少し遅くなると、結晶の周辺からＯＳＦがリング状に発生し、引き上げ速度Ｖが低下するにしたがってＯＳＦは中心に向かってシュリンクしていき、ついには結晶中心でＯＳＦは消滅する。
さらに引き上げ速度Ｖを遅くすると、Ｖａやインタースティシャルシリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉｌｉｃｏｎ：以下Ｉという）と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎという）領域が存在する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、前記ＣＯＰやＦＰＤのように凝集した欠陥としては存在しないか、あるいは現在の欠陥検出方法では欠陥の存在が検出できないことが判明してきた。
このＮ領域はＶａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
引き上げ速度Ｖを更に遅くするとＩが過飽和となり、その結果Ｉが凝集した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に発生し、この領域はＩ−Ｒｉｃｈ領域と呼ばれている。
これらのことから、結晶の中心から径方向全域に渡ってＮ領域となるような範囲にＶ／Ｇを制御しながら引上げた単結晶をウエーハに切り出し、研磨することにより径方向の全面がＮ領域になる極めて欠陥の少ないウエーハを得ることができる。
例として、図１のＡ−Ａの位置から切り出したウエーハは図２（ａ）に示すように全面Ｎｖ領域のウエーハとなる。図２（ｂ）は図１のＢ−Ｂの位置から切り出したウエーハを示し、ウエーハ中心部にＮｖ領域があり、その外周部にＮｉ領域が存在する。
図２（ｃ）は図１のＣ−Ｃから切り出したウエーハを示し、ウエーハ全面がＮｉ領域からなるウエーハを得ることができる。
ウエーハ表面にＶ−Ｒｉｃｈ領域またはＩ−Ｒｉｃｈ領域に存在するＧｒｏｗｎ−ｉｎ欠陥が出現すると、デバイスのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成した場合に酸化膜の耐圧を低下させるなどデバイス特性に悪影響を及ぼすために、ウエーハ表層にはこのような欠陥が存在しないことが望まれている。
図３はＶ／ＧとＶａ濃度及びＩ濃度の関係を模式的に表現したもので、この関係はボロンコフ理論と呼ばれており、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを示している。
より詳細には、Ｖ／Ｇが臨界点（Ｖ／Ｇ）ｃ以上ではＶａが優勢な領域が形成され、臨界点以下ではＩが優勢な領域が形成される。すなわち、（Ｖ／Ｇ）ｃは、ＶａとＩが同濃度となるＶ／Ｇ値を示している。
図３中のＩ−Ｒｉｃｈ領域は、Ｖ／Ｇが（Ｖ／Ｇ）ｉ以下であり、格子間シリコン型点欠陥Ｉが飽和濃度Ｃｉ以上であるため格子間型シリコン点欠陥の凝集体すなわちＬ／ＤのＧｒｏｗｎ−ｉｎ欠陥が発生している領域である。
Ｖ−Ｒｉｃｈ領域は、Ｖ／Ｇが（Ｖ／Ｇ）ｖ以上であり、空孔Ｖａが飽和濃度Ｃｖ以上であるため空孔の凝集体すなわちＣＯＰ等のＧｒｏｗｎ−ｉｎ欠陥が発生している領域である。
Ｎ領域とは空孔の凝集体あるいは格子間シリコン型点欠陥の凝集体が存在しないニュートラル領域（（Ｖ／Ｇ）ｉ〜（Ｖ／Ｇ）ｏｓｆ）を示す。
そして、通常このＮ領域に隣接してＯＳＦ領域（（Ｖ／Ｇ）ｏｓｆ〜（Ｖ／Ｇ）ｖ）が存在する。
ところで、シリコンウエーハには通常７〜１０×１０１７ａｔｏｍｓ/ｃｍ３（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が過飽和状態で含まれている。
そのため、このようなシリコンウエーハにデバイスプロセス等で熱処理が施されるとシリコンウエーハ内の過飽和な酸素が酸素析出物として析出する。この様な酸素析出物はＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と呼ばれる。
このＢＭＤはウエーハ内のデバイス活性領域で発生すると、接合リーク等のデバイス特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルク中に存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
そのため、シリコンウエーハの製造においては、ウエーハのバルク中にＢＭＤを形成するとともに、デバイス活性領域であるウエーハ表面近傍はＢＭＤやＧｒｏｗｎ−ｉｎ欠陥等が存在しない無欠陥領域（Ｄｅｎｕｔｅｄ Ｚｏｎｅ；以下ＤＺ層という）を維持しなければならない。
近年、シリコンウエーハの出荷段階ではウエーハ内部にＢＭＤは発生していないが、その後のデバイスプロセス等の熱処理を行うことによって、デバイス活性領域であるウエーハ表面近傍にはＢＭＤのないＤＺ層を維持したまま、デバイス活性領域より深いバルク中にはＢＭＤが形成されてゲッタリング能力を有するように設計されたシリコンウエーハの製造方法として、シリコンウエーハをＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する方法（急速熱処理）が提案されている（例えば特許文献３、特許文献４、特許文献５参照）。
このＲＴＰ処理とは、シリコンウエーハをＮ２またはＮＨ３等の窒化物形成雰囲気、あるいはこれらのガスとＡｒ、Ｈ２等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば５０℃／秒といった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／秒といった降温速度で急速に冷却することを特徴とする熱処理方法である。
ここで、ＲＴＰ処理後に酸素析出熱処理を行うことによってＢＭＤが形成されるメカニズムについて簡単に説明する。
まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にウエーハ表面からＶａの注入が起こり、１２００℃から７００℃の温度範囲を例えば５０℃／ｓｅｃという降温速度で冷却する間にＶａの拡散による再分布とＩとの再結合による消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。
このような状態のウエーハに対して例えば酸素析出熱処理を施すことにより、高いＶａ濃度の領域では酸素析出物がクラスター化し、クラスター化した酸素析出物が成長してＢＭＤが形成される。このように、ＲＴＰ処理後のシリコンウエーハに酸素析出熱処理が施されると、ＲＴＰ処理で形成されたＶａの濃度プロファイルに従って、ウエーハ深さ方向に分布を有するＢＭＤを形成することになる。
したがって、例えばＲＴＰ処理の雰囲気や最高温度、保持時間等の条件を制御して行うことによりシリコンウエーハに所望のＶａ濃度プロファイルを形成し、その後得られたシリコンウエーハに酸素析出熱処理を行うことによって、所望のＤＺ層の厚さ及び深さ方向のＢＭＤプロファイルを有するシリコンウエーハを製造することができる。
このようにＲＴＰ処理で新たにＶａを注入することにより所望のＤＺ層の厚さやＢＭＤプロファイルを得ることができるので有効であるが、最近のデバイスプロセスは低温化／短時間化が顕著であり、ＲＴＰ処理したウエーハにおいても、デバイスプロセス中にＢＭＤを形成することは困難になりつつあり、問題となってきている。
この対策としてはＲＴＰ処理後に析出熱処理を施して、酸素析出核を成長／安定化させることにより、デバイス工程で十分なＢＭＤを形成することができる。しかし、例えば特許文献３に開示されているように、長時間の熱処理を要し、ウエーハ製造コストの増大を招くといった問題があった。
ＲＴＰ処理では熱処理時間が極めて短時間であるため、材料となるシリコンウエーハにＣＯＰやＬ／ＤのようなＧｒｏｗｎ−ｉｎ欠陥が存在している場合には、これらの欠陥を十分に消滅させることができない。その結果、Ｇｒｏｗｎ−ｉｎ欠陥を有するシリコンウエーハをＲＴＰ処理した場合、表面からある深さまではＢＭＤが発生していない領域を確保できるが、Ｇｒｏｗｎ−ｉｎ欠陥について言えば、表面の極浅い領域ではＲＴＰ処理で消滅させることはできるが、それより深い領域ではＧｒｏｗｎ−ｉｎ欠陥が存在したままの状態となり、デバイス活性領域全体を無欠陥にすることができない。このためデバイス特性が低下してしまうという不具合もあった。
そこで、例えば特許文献３には、シリコンウエーハとしてＶａやＩの凝集体の存在しないＮ領域の単結晶から切り出して径方向の全面がＮ領域からなるウエーハをＲＴＰ処理する方法が提案されている。全面Ｎ領域結晶を用いれば、ＲＴＰ処理後に表層無欠陥でバルクにＢＭＤを有する所望のウエーハが得られるはずである。ところが、このように材料として径方向の全面がＮ領域からなるウエーハを用いたものであるにもかかわらず、ＲＴＰ処理後のウエーハにおいてデバイス特性が低下してしまうことがあった。
特開平１１−７９８８９号公報 特許第３０８５１４６号公報 特開２００１−２０３２１０号公報 ＵＳＰ５４０１６６９号公報 特表２００１−５０３００９号公報
本発明は、このような問題点に鑑みてなされたものであり、ウエーハ表層領域に十分な厚さのＤＺ層を確保すると同時に、デバイス工程の熱処理のより早い段階でゲッタリングサイトとして機能する酸素析出物がバルク領域内に十分な量を確保できるシリコンウエーハを安価に製造することのできる製造方法を提供することを目的とする。
上記課題を解決するため、本発明は、チョクラルスキー法によりシリコン単結晶インゴットを引き上げ、該シリコン単結晶インゴットから切り出した径方向の全面がＮ領域のウエーハに急速熱処理を行うシリコン単結晶ウエーハの製造方法であって、前記急速熱処理の後に、熱処理温度が８００〜１１００℃、熱処理時間が２時間以下の範囲内で、少なくとも、前記急速熱処理により注入された点欠陥である空孔が拡散する距離が、８００℃で３０分の熱処理により拡散する距離よりも長くなるように、前記熱処理温度および前記熱処理時間を調整して熱処理を行うことにより、空孔型欠陥を消滅させることを特徴とするシリコン単結晶ウエーハの製造方法を提供する（請求項１）。
このように、チョクラルスキー法によってシリコン単結晶インゴットを引き上げ、該インゴットから切り出した径方向の全面がＮ領域のウエーハに急速熱処理を行い、その後に、この径方向の全面がＮ領域のウエーハに熱処理温度が８００〜１１００℃、熱処理時間（保持時間）が２時間以下の範囲内で熱処理を施す。この熱処理を、少なくとも、前記急速熱処理により注入された点欠陥である空孔が拡散する距離が、８００℃で３０分の熱処理により拡散する距離よりも長くなるように、前記熱処理温度および前記熱処理時間を調整して行うことにより、表層の空孔濃度が低下し、その結果、空孔型欠陥を消滅させることが可能である。このように、急速熱処理で発生した空孔型欠陥を短時間の熱処理によって簡単に消滅させることができるので、コストをかけずにＮ領域全域が材料として使用可能になり、収率を向上することができる。同時に、上記短時間の熱処理によってバルク領域の酸素析出核を成長／安定させることができるので、近年の低温化・短時間化したデバイスプロセス中であっても十分にＢＭＤを形成することが可能になる。したがって、表層領域にＤＺ層が形成され、バルク領域にはゲッタリングサイトとなる酸素析出物が十分に形成された高品質のシリコン単結晶ウエーハを安価に得ることができる。
このとき、前記シリコン単結晶インゴットを、径方向の全面がＮｖ領域となるように引き上げることができる（請求項２）。
上述のように、従来では、前記シリコン単結晶インゴットを、径方向の全面が特にＮｖ領域となるように引き上げて、径方向の全面がＮｖ領域のウエーハを切り出して材料とした場合、ＲＴＰ後のウエーハではデバイス特性が低下してしまう場合があった。しかしながら、本発明によれば、たとえ径方向の全面がＮｖ領域になるようにインゴットを引き上げた場合であっても、切り出した径方向の全面がＮｖ領域のウエーハにおいてＲＴＰ後に発生した空孔型欠陥を効果的に消滅させることができるため、デバイス特性が低下するのを防止することができる。したがって、Ｎｖ領域を含めたＮ領域全域を材料として用いることができ、生産効率を向上することができる。しかも、Ｎｖ領域は酸素析出し易いのでゲッタリング能力も高い。
また、前記シリコン単結晶インゴットを引き上げるときに、１×１０１１〜１×１０１５ａｔｏｍｓ／ｃｍ３の濃度の窒素および／または１×１０１６〜１×１０１７ａｔｏｍｓ／ｃｍ３の濃度の炭素をドープするのが好ましい（請求項３）。
このように、窒素を１×１０１１ａｔｏｍｓ／ｃｍ３以上の濃度でドープすることにより、シリコン単結晶インゴットを引き上げるときのＮ領域の拡大や、酸素析出の促進効果を顕著なものとすることができる。そして、１×１０１５ａｔｏｍｓ／ｃｍ３以下の濃度とすることにより、シリコンの単結晶化を妨げることもなく、結晶製造のコストの増大を防ぐことができる。
また、炭素を１×１０１６以上の濃度でドープすることによって、効果的に酸素析出を促進し、また、炭素自身をゲッタリングサイトとすることができる。このとき、１×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度とすれば、炭素によるウエーハのライフタイムの低下を防止することが可能である。
さらに、前記シリコン単結晶インゴットを引き上げるときに、８ｐｐｍ以上１５ｐｐｍ以下の濃度の酸素をドープするのが好ましい（請求項４）。
このように、前記シリコン単結晶インゴットを引き上げるときに、８ｐｐｍ以上とすれば、急速熱処理後の酸素析出熱処理によって、比較的空孔濃度の低いウエーハの表層領域に十分に厚いＤＺ層を形成するとともに、空孔濃度の高いウエーハのバルク領域に効果的に酸素析出物を形成することができる。また、１５ｐｐｍ以下とすれば、ウエーハの表層領域にＤＺ層を十分に確保することも可能であるし、バルク部では十分に析出物を形成して強力なゲッタリング効果を有するとともに、必要以上に析出物が形成されることもない。このため、ゲッタリング能力を備え、デバイス特性を低下させることのない高品質のウエーハを製造することができる。
そして、前記急速熱処理を、非酸化性雰囲気下で行うのが好ましい（請求項５）。
このように、本発明のシリコンウエーハの製造方法においては、前記急速熱処理を非酸化性雰囲気下で行うのが好ましく、例えば、雰囲気ガスとしてＮ２、ＮＨ３、ＮＯ、Ｎ２Ｏ、Ｎ２Ｏ２等を用い、窒化物形成雰囲気とすることができる。また、例えばＨ２、Ａｒ、Ｈｅ等を用い、窒化物非形成雰囲気とすることもできる。さらに、これらの窒化物形成雰囲気および窒化物非形成雰囲気を混合した雰囲気下で行うこともできる。
このような本発明のシリコン単結晶ウエーハの製造方法であれば、急速熱処理後に発生する欠陥を、その後の熱処理で消滅させるとともに、デバイスプロセス中にウエーハのバルクには安定した酸素析出核を形成することができる。また、材料として使用できる結晶領域をＮ領域全域とすることができ、収率を向上することができる。そして、デバイス活性領域となるウエーハの表層領域に欠陥の存在しないＤＺ層を確保すると同時に、デバイス工程のより早い段階で、ゲッタリングサイトとして機能する酸素析出物をバルク領域内に十分に形成できる高品質のシリコン単結晶ウエーハをコストをかけずに製造することができる。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
表層領域にＤＺ層を有し、また、バルク領域にＢＭＤを有してゲッタリング能力を備えることのできるウエーハの製造方法として、ＲＴＰ処理をウエーハに施すことにより、新たにＶａを注入して所望のＤＺ層やＢＭＤプロファイルを得る方法が挙げられる。しかし、最近のデバイスプロセスの低温化／短時間化に伴い、デバイスプロセス中にＢＭＤを形成することは困難であり、従来では、酸素析出熱処理によって酸素析出核を成長／安定化させていたが、この熱処理は長時間を要し、ウエーハ製造コストの増大を招いてしまっていた。
そこで例えば、ＶａやＩの凝集体の存在しない単結晶インゴットのＮ領域から切り出し、径方向の全面がＮ領域のウエーハをＲＴＰ処理する方法がある。しかしながら、このように、材料として、Ｇｒｏｗｎ−ｉｎ欠陥をその内部に含まないＮ領域のシリコンウエーハを用意しても、ＲＴＰ処理後に酸化膜耐圧を測定すると該酸化膜耐圧が低下してしまうという問題があった。
ここで、まず、この酸化膜耐圧低下の原因について述べる。この原因は明確ではないが、以下に述べるようなメカニズムによって生じるものと発明者は考えた。
図４は、上記メカニズムを説明するためのものであり、ＲＴＰ処理前と処理後のウエーハにおける欠陥領域の変移を示した概略説明図である。なお、このメカニズムの説明においては、ＯＳＦ領域は基本的に無関係であるため、簡単のためＯＳＦ領域は記載していない。
図４に示すように、急速熱処理前において、シリコンウエーハの空孔濃度をＣｖ１、格子間シリコン型点欠陥濃度をＣｉ１とし、それぞれの飽和濃度をＣｖ、Ｃｉとすると、Ｃｖ１とＣｖ、Ｃｉ１とＣｉとの交点におけるＶ／Ｇの値（Ｖ／Ｇ）ｖ、（Ｖ／Ｇ）ｉは、それぞれＶ−Ｒｉｃｈ領域とＮ領域、Ｎ領域とＩ−Ｒｉｃｈ領域との境界となる。また、Ｎｖ領域とＮｉ領域との境界を臨界値（Ｖ／Ｇ）ｃとする。
さらに、（Ｖ／Ｇ）ｖＲＴＰ、（Ｖ／Ｇ）ｃＲＴＰを、ＲＴＰ後におけるＶ−Ｒｉｃｈ領域とＮ領域、Ｎｖ領域とＮｉ領域との境界とする。
ここで、ＲＴＰ処理後、ＲＴＰ処理によって注入される空孔濃度をＣｖ２とすると、ＩとＶａは対を形成して消滅するため、急速熱処理後のシリコンウエーハ中の正味の空孔濃度Ｃｖｅは、
Ｃｖｅ ＝ Ｃｖ１ − Ｃｉ１ ＋ Ｃｖ２
で与えられる。
したがって、ＲＴＰ処理後の空孔濃度はＮｖ領域（Ｃｉ１＝０と近似できる）ではＣｖ２だけ増加し、Ｎｉ領域（Ｃｖ１＝０と近似できる）ではＲＴＰ処理で注入された空孔濃度Ｃｖ２からもともと存在したＩ濃度Ｃｉ１を差し引いた空孔濃度になる。
このため、ＲＴＰ前においてＮｖ領域のもののうち（Ｎｖ領域（ＲＴＰ前））、Ｖ／Ｇが（Ｖ／Ｇ）ｖＲＴＰ以上の領域のウエーハは、ＲＴＰ処理によって、正味の空孔濃度が飽和濃度Ｃｖ以上になるため、空孔の凝集が発生して空孔型欠陥を形成し、Ｖ−Ｒｉｃｈ領域（Ｖ−Ｒｉｃｈ領域（ＲＴＰ後））になると考えられる。
このようなことから、Ｎｖ領域（ＲＴＰ前）の中で、ＯＳＦ領域に近い領域、すなわちＶａの凝集は発生しないが比較的Ｖａ濃度の高い領域において、ＲＴＰ処理後に上述の酸化膜耐圧の低下が顕著である理由は、その領域では急速熱処理前のシリコンウエーハ中に存在する空孔濃度Ｃｖ１が高く、急速熱処理前の空孔濃度の過飽和度が、Ｎｉ領域（ＲＴＰ前）に近いＮｖ領域（ＲＴＰ前）と比較して高いため、ＲＴＰにより空孔が注入されて点欠陥の凝集がより発生し易いことが原因と理解することができる。
そして、本発明者が、このＲＴＰ後のＶａが凝集した空孔型欠陥についてさらに調査を行ったところ、この空孔型欠陥はサイズが極めて小さく、短時間の熱処理で簡単に消滅させることができることを見出し、本発明を完成させた。
以上のような研究から得られた本発明のシリコン単結晶ウエーハの製造方法では、チョクラルスキー法によりシリコン単結晶インゴットを引き上げ、該シリコン単結晶インゴットから切り出した径方向の全面がＮ領域のウエーハに急速熱処理を施し、さらにその後、急速熱処理によって発生した空孔型欠陥を消滅させるために、熱処理温度が８００〜１１００℃、熱処理時間が２時間以下の範囲の熱処理を行う。
なお、本発明の製造方法は、引上げ装置や急速熱処理装置等は従来と同様のものを使用して行うことができる。
まず、上記シリコン単結晶インゴットのチョクラルスキー法による引き上げにおいて、この引き上げたシリコン単結晶インゴットから径方向の全面がＮ領域のウエーハを切り出せるように、例えば引き上げ速度を適当に調整してＶ／Ｇを制御し、シリコン単結晶インゴット内部の欠陥領域が目的に沿った分布となるように引き上げを行う。このＶ／Ｇ等の制御方法は特に限定されるものではない。上記のように引き上げ速度を調整したり、あるいは炉内構造を変化させたりすることにより制御すれば良く、インゴットから上記のＮ領域のウエーハを切り出すことができれば良い。
このとき、本発明では、径方向の全面が、点欠陥である空孔が優勢な領域であるＮｖ領域になるように引き上げを行うことができる。図４を参照して説明したように、Ｎｖ領域、特にはＯＳＦ領域に近いほうのＮｖ領域では空孔の濃度が高く、このようなウエーハに急速熱処理を施すと、急速熱処理によって新たに空孔が注入され、たとえ急速熱処理前がＮ領域であっても、空孔が凝集してＣＯＰ等の空孔型のＧｒｏｗｎ−ｉｎ欠陥を形成する場合がある。
しかしながら、このように急速熱処理によって発生した空孔型欠陥はサイズが極めて小さいために、本発明のような熱処理をＲＴＰ処理後に行うことによって、空孔を拡散させることにより、表層の空孔濃度が低下し、その結果、空孔型欠陥を消滅させることができる。したがって、デバイス特性が低下するのを効果的に防止することができ、すなわち、材料としてＮｖ領域のものを有効に使用することができるため、収率が向上し、歩留り・生産性を改善することが可能である。
また、前記シリコン単結晶インゴットを引上げる時、１×１０１１〜１×１０１５ａｔｏｍｓ／ｃｍ３の濃度の窒素をドープすると良い。このような濃度範囲で窒素をドープすれば、シリコンの単結晶化を妨げることなく、インゴットを引き上げるときのＮ領域の拡大や、酸素析出の促進効果を顕著なものとすることができる。
あるいは、炭素を１×１０１６〜１×１０１７ａｔｏｍｓ／ｃｍ３の濃度でドープしても良い。このような濃度範囲で炭素をドープすることによって、ウエーハのライフタイムの低下を発生させることなく、効果的に酸素析出を促進し、また、炭素自身をゲッタリングサイトとすることができる。
さらに、前記シリコン単結晶インゴットから切り出したウエーハの酸素濃度を８ｐｐｍ以上１５ｐｐｍ以下とすれば、ウエーハの表層領域にＤＺ層を十分な厚さで確保することができるとともに、酸素析出熱処理後に、バルク領域には酸素析出物を効果的に形成することができる。そのため、酸化膜耐圧等のデバイス特性を低下させることなく、ゲッタリング能力を十分に備えた高品質のウエーハとすることが可能である。
次に、このようなウエーハに対して熱処理温度を変えて急速熱処理を施す。
このときの急速熱処理における雰囲気は、非酸化性雰囲気とするのが好ましく、例えばＮ２、ＮＨ３、ＮＯ、Ｎ２Ｏ、Ｎ２Ｏ２等を用い、窒化物形成雰囲気とすることができる。あるいは、Ｈ２、Ａｒ、Ｈｅ等を用いたり、これらを混合した雰囲気としても良く、非酸化性雰囲気であれば特に限定されない。
なお、この急速熱処理における熱処理温度は、例えば１１００℃以上とすることによって、ゲッタリングサイトとなる酸素析出物を形成しやすくすることができる。また、例えば１３００℃以下とすることによって、ウエーハを面内で均一に加熱することができ、熱応力によるスリップ発生を効果的に防止することができるし、このような温度範囲であれば、ウエーハへの金属汚染を抑制することができる。
以上のようにして、シリコン単結晶インゴットから得た径方向の全面がＮ領域のウエーハに対して急速熱処理を行った後、本発明ではさらに熱処理を施す。
上述したように、この熱処理は急速熱処理によって発生した空孔型欠陥を消滅させるために行うものである。具体的には、熱処理温度が８００〜１１００℃、熱処理時間が２時間以下の範囲内の熱処理であって、少なくとも、前記急速熱処理により注入された点欠陥である空孔が拡散する距離が、８００℃で３０分の熱処理により拡散する距離よりも長くなるように、前記熱処理温度および前記熱処理時間を調整して行うものである。
上記の急速熱処理により点欠陥である空孔が凝集して形成された空孔型欠陥において、熱処理温度が８００℃未満の場合では、空孔は拡散し難く、そのため空孔型欠陥を消滅させるには長時間を要してしまう。このようなことから、熱処理に費やすコストが増大するのを抑制し、効率良く空孔型欠陥を消滅させるため、熱処理の温度を８００℃以上とする必要がある。さらに、熱処理温度が８００℃の場合、空孔の拡散距離を十分とし、空孔型欠陥を確実に消滅させるには、熱処理時間を少なくとも３０分以上設ける必要がある。
そして、空孔の拡散定数は高温ほど大きくなることから、８００℃より高温で熱処理を行う場合は、拡散距離が、上記のように８００℃で３０分保持した場合の拡散距離よりも長くなるような熱処理温度と熱処理時間に調整して行えば良い。
ただし、熱処理炉の投入温度は通常８００℃以下であり、投入後は、例えば５℃／ｍｉｎで目的とする熱処理温度まで昇温し、一定時間保持した後、例えば７００℃程度まで５℃／ｍｉｎ程度の降温速度で降温させるため、熱処理温度の高温化により保持時間の短時間化の効果が得られる一方で、昇温／降温時間の延長による影響が大きくなってしまい、結果として、投入から熱処理後の取り出しまでのトータルの熱処理時間が延びてしまい、コストの増大を招く可能性がある。
したがって、これらのコスト面や高温化による効果等から総合的に判断した結果、最高温度は１１００℃とするのが望ましく、上記のように、本発明の上記熱処理における熱処理温度を８００〜１１００℃とする。さらに好ましい熱処理温度の範囲は、９００℃以上１０００℃未満である。また、同様の理由で熱処理時間を２時間以内とする。このように短時間で十分に空孔型欠陥を消滅できる。また、１１００℃で２時間以下であれば、当該熱処理によりウエーハを金属汚染させてしまう恐れもない。
このような温度・時間の範囲により、急速熱処理によって空孔を十分に拡散させて、効率良くコストを必要以上にかけることなく空孔型欠陥を消滅させることが可能である。
また、同時に酸素析出核を成長／安定化させることができ、近年の短時間化・低温化したデバイスプロセスであっても、バルク領域に十分な量のＢＭＤを形成することが可能である。
以上のような本発明のシリコン単結晶ウエーハの製造方法によって、上述したように、Ｎ領域の全域（特にはＮｖ領域）にわたって、材料として使用することができるので歩留りや生産性を向上することが可能である。すなわち、全面Ｎ領域のウエーハを用いＲＴＰ処理した時に、空孔が注入されて空孔型欠陥が発生したとしても、その後の熱処理でこの空孔型欠陥を消滅させ、Ｇｒｏｗｎ−ｉｎ欠陥のない、高耐圧のウエーハとすることができる。このとき、デバイス活性領域である表層領域に十分な厚さのＤＺ層が形成され、急速熱処理後であってもデバイス特性が低下するのを効果的に防止することのできる高品質のシリコン単結晶ウエーハを、コストを抑えて安価に得ることができる。同時に、バルク中に酸素析出核を成長／安定させることができるため、近年の短時間化・低温化したデバイス工程でも十分な量のＢＭＤを形成することのできるウエーハとすることができる。
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
（実施例１・比較例１）
従来より使用されているものと同様の単結晶引上げ装置を用い、直径が２１０ｍｍになるように制御しながら、引き上げ速度を０．７ｍｍ／ｍｉｎから０．５ｍｍ／ｍｉｎまで連続して低下させてシリコン単結晶インゴットの育成を行った。
この場合の引き上げ軸に平行なインゴットの断面の欠陥分布は図１のようになった。
そこで、同一のホットゾーンの単結晶引き上げ装置を用いて、引き上げ速度が０．５９５ｍｍ／ｍｉｎ（図１のＡ−Ａの位置）になるように制御しながらシリコン単結晶インゴットを引上げ、径方向に切り出しウエーハを準備した。このウエーハの欠陥分布は図２（ａ）に示すように全面Ｎｖ領域である（以下Ｎvウエーハという）。
また、引き上げ速度が０．５７ｍｍ／ｍｉｎ（図１のＢ−Ｂの位置）になるように制御しながらシリコン単結晶インゴットを引上げ、径方向に切り出しウエーハを準備した。このウエーハの欠陥分布は図２（ｂ）に示すように、ウエーハ中心部にＮｖ領域があり、ウエーハの外周部はＮｉ領域となっている(以下ＮｖＮｉ混合ウエーハという)。
なお、インゴット引き上げのとき、窒素を１×１０１１ａｔｏｍｓ／ｃｍ３の濃度でドープした。また切り出したそれぞれのウエーハの酸素濃度は１２ｐｐｍ（ＪＥＩＤＡ）であった。
これらのウエーハを市販の急速熱処理装置（Ｓｔｅａｇ社製ＡＳＴ−２８００）を用いて、ＮＨ３流量０．５ｌ／ｍｉｎとＡｒ流量４ｌ／ｍｉｎの混合雰囲気下において、５０℃／秒の昇温速度で室温より急速昇温し、１１６０〜１２００℃の最高温度で１０秒間保持した後、５０℃／秒の降温速度で急速冷却した。その後、Ｎ２雰囲気下で８００℃で１時間熱処理を施したもの（実施例１）と、実施例１のようなＲＴＰ処理後の熱処理を施さずそのままのもの（比較例１）とに分け、それぞれウエーハ表面に厚さ２５ｎｍのゲート酸化膜を形成した後、酸化膜耐圧（ＴＤＤＢ）を測定した。
上記実施例１および比較例１の結果として、急速熱処理の熱処理温度と酸化膜耐圧（酸化膜の真性故障モードであるＣモードの良品率）との関係を図５および表１に示す。
Figure 2007194232
図５、表１から判るように、まず、実施例１では、ＮｖウエーハおよびＮｖＮｉ混合ウエーハの上記良品率は、急速熱処理における熱処理温度にかかわらず９８〜１００％で同程度の高い値を示している。
一方、比較例１では、ＮｖウエーハおよびＮｖＮｉ混合ウエーハの双方の場合において、急速熱処理の熱処理温度が高温になるほど良品率は低くなっている。さらに、ＮｖウエーハとＮｖＮｉ混合ウエーハの良品率を比較すると、Ｎｖウエーハのほうが低い値となっている。
そして、実施例１と比較例１とを比べると、急速熱処理の熱処理温度が１１６０℃の場合では、良品率はいずれも同程度であるが、熱処理温度が高くなるにつれて差が出始め、熱処理温度が１２００℃の場合では比較例１に比べて実施例１のほうが著しく高い値となっている。具体的には、１２００℃の場合、実施例１ではＮｖウエーハが１００％、ＮｖＮｉ混合ウエーハが９９％であり、比較例１ではＮｖウエーハが８８％、ＮｖＮｉ混合ウエーハが９３％となっており、実施例１と比較例１とで大きな差が生じている。
このように、急速熱処理における熱処理温度が高温化しても、実施例１で酸化膜耐圧が低下せずに、比較例１に比べて高い値を維持できているのは以下のような理由によるものと思われる。
上述したように、ウエーハにＲＴＰ処理を施すとウエーハ表面からＶａが注入される。このため、材料としてＮ領域のウエーハ、特にはＮｖウエーハを用いる場合、上記のＶａ注入によって、点欠陥である空孔が凝集し、空孔型欠陥を形成する可能性が高い。そして、このようにしてウエーハの表層領域に空孔型欠陥が形成されることにより、酸化膜耐圧の低下が発生してしまう。
しかしながら、実施例１のように、本発明では急速熱処理後に８００〜１１００℃、２時間以内の熱処理を施し、効率良く急速熱処理により注入した空孔を拡散させることにより、表層の空孔濃度が低下し、その結果、効果的に空孔型欠陥を消滅させることが可能である。したがって、酸化膜耐圧もほとんど低下することがない。図５に示すように、実施例１における良品率はいずれも高く、上記の短時間の熱処理によって回復していることが判る。なお、急速熱処理後の上記熱処理は、上記したように８００℃で１時間行ったものであり、ＲＴＰ処理で注入した空孔が拡散する距離が、８００℃で３０分の熱処理を施したときに拡散する距離よりも長い。
一方で、比較例１では、実施例１とは異なり、上記熱処理を急速熱処理後に施していないので、急速熱処理でＶａの注入により新たに発生した空孔型欠陥が表層領域にそのまま存在しており、酸化膜耐圧が実施例１に比べて低下してしまっているものと考えられる。
なお、急速熱処理における熱処理温度が高いほど上記Ｖａの注入濃度は高くなるため、酸化膜耐圧の低下の度合いは大きくなり、図５に示すように実施例１と比較例１との良品率の差はひらいていく。
さらに、ＮｖＮｉ混合ウエーハに対してＮｖウエーハのほうが、単結晶引き上げ時の速度が大きく、よりＯＳＦ領域に近い領域であり、ウエーハ中のＶａ濃度もより高いため、急速熱処理中のＶａ注入によって、空孔が凝集して空孔型欠陥を形成する割合は高くなる。ＮｖＮｉ混合ウエーハよりも、Ｎｖウエーハのほうが良品率が低い結果となっているのはこのためである。
図６は、比較例１におけるＮｖＮｉ混合ウエーハのＴＤＤＢ測定結果の一例を示したものである。
このウエーハにはＮｖ領域とＮｉ領域とが混在しており、Ｎｖ領域はウエーハ中心から半径７０ｍｍの同心円内の範囲であり、その外側がＮｉ領域となっている。図６から判るように酸化膜耐圧の低下はウエーハ中心から３０〜４０ｍｍ程度の範囲で発生しており、Ｎｖ領域全体ではなく、Ｎｖ領域の中心部だけで発生していることが判る。
このウエーハはシリコン単結晶インゴットの半径方向に切り出されたウエーハであり、ウエーハ面内でインゴットの引き上げ速度Ｖは同一である。しかしながら、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）はインゴットの中心では小さく、周辺にむかって大きくなる。このため引上げ速度が同一でもＶ／Ｇはウエーハ中心部ほど大きくなり、ウエーハ中心に近いほど、同じＮｖ領域の中でもＯＳＦ領域に近い領域となる。このように、比較例のウエーハのＮｖ領域の中心領域は、インゴットの段階ではＶａの凝集は発生しないが、ＯＳＦ領域に近い部分であり、急速熱処理前のシリコンウエーハ中に存在する空孔の濃度が高く、急速熱処理後の正味の空孔濃度の過飽和度が、Ｎｉ領域に近いＮｖ領域（すなわちウエーハのＮｖ領域の外周付近）と比較して高くなっており、空孔が凝集しやすく、Ｇｒｏｗｎ−ｉｎ欠陥が発生し易い。
また、実施例１と比較例１のウエーハに対し、Ｎ２雰囲気のもと、熱処理温度９００℃、熱処理時間１０時間の酸素析出熱処理を施し、バルク中のＢＭＤ密度を測定した。
この結果、実施例１のウエーハではＢＭＤ密度は平均して７×１０９個／ｃｍ３であり、比較例１のウエーハでは４×１０７個／ｃｍ３であり、実施例１のほうが著しく高かった。これは、実施例１のようにＲＴＰ処理後に８００〜１１００℃、２時間以内の熱処理を施すことによって、ウエーハのバルク中に酸素析出物のクラスターが成長して安定した酸素析出核が形成されたことに起因する。本発明の製造方法によって得られたウエーハは、これに上記のような酸素析出熱処理を施した場合、より多くのＢＭＤがいち早く形成される。
（実施例２・比較例２）
次に、実施例１に使用した引き上げ装置と同一のホットゾーンの単結晶引き上げ装置を用いて、引き上げ速度が０．５９５ｍｍ／ｍｉｎ（図１のＡ−Ａの位置）になるように制御しながらシリコン単結晶インゴットを引上げ、径方向に切り出してＮｖウエーハを用意し、該Ｎｖウエーハに対して、ＮＨ３流量０．５ｌ／ｍｉｎとＡｒ流量４ｌ／ｍｉｎの混合雰囲気下において、５０℃／秒の昇温速度で室温より急速昇温し、１２００℃で１０秒間保持した後、５０℃／秒の降温速度で急速冷却した。その後、Ｎ２雰囲気下で熱処理温度（７００℃、８００℃、９００℃）および熱処理時間（１０分、３０分、６０分）を変えて熱処理を施し、それぞれのウエーハに対して酸化膜耐圧測定を行った。
この結果として、図７、表２に急速熱処理後の熱処理における熱処理温度、熱処理時間、Ｃモード良品率の関係を示す。
なお、熱処理を施していない場合の良品率は８８％であった。
Figure 2007194232
ここで、まず、８００℃で３０分の熱処理を施した場合について述べる。図７に示すように、このときの良品率は９８％であり、熱処理を施していない場合に比べて十分に改善されていて、酸化膜耐圧の低下が非常に抑制された高品質のウエーハとなった。
材料として用意したＮｖウエーハは、図１のＡ−Ａの位置から切り出されたウエーハに相当しており、Ｎｖ領域の中でもＯＳＦ領域に近い領域である。この領域のウエーハに急速熱処理を施して形成された結晶欠陥は、これよりも引き上げ速度の小さい場合の領域、すなわち、空孔濃度がさらに低い領域のウエーハに形成された結晶欠陥よりも大きいと考えられる。したがって、上記の領域における欠陥が消滅するということは、Ｎｖ領域全域にわたって急速熱処理により形成された空孔型欠陥を消滅させることができることを意味する。
このように、急速熱処理後に８００℃で３０分の熱処理を施せば、空孔型欠陥を十分に消滅させることができ、酸化膜耐圧の低下を効果的に防ぐことができる。
ここで、熱処理時間をさらに長くすれば、空孔の拡散する距離はより長くなり、空孔型欠陥をより多く消滅させることができ、上記良品率をさらに向上することができる。図７に示すように、８００℃、６０分の熱処理により良品率は１００％に改善されている。
また、熱処理温度を高くすれば、拡散定数も大きくなるので、より短時間の熱処理で、空孔が拡散する距離を８００℃で３０分の熱処理の場合と同程度に長くすることが可能である。例えば、９００℃、１０分の熱処理では９８％に改善されている。また、９００℃で３０分あるいは６０分の場合は、１００％あるいは９９％であり、同様に、酸化膜耐圧の低下がほとんどない高品質のウエーハとすることができる（以上、実施例２）。
一方、７００℃で、１０分、３０分あるいは６０分の熱処理や、８００℃で１０分の熱処理を施した場合（比較例２）では、良品率が８９〜９３％の範囲であり、実施例２の場合に比べて著しく低い値となっている。これらの比較例２の熱処理では、急速熱処理で形成された空孔を十分に拡散させることができないため、空孔型欠陥の消滅は不十分であり、８００℃、３０分の熱処理の場合と同程度の空孔型欠陥の消滅効果を得ることができない。
以上、詳述した通り、本発明のように、ＲＴＰ処理後に、ＲＴＰ処理で注入した空孔が拡散する距離が、８００℃で３０分の熱処理を施したときに拡散する距離よりも長くなるように、８００〜１１００℃、２時間以内の熱処理を施すことにより、急速熱処理で形成された空孔型欠陥を効率よく消滅させて、ウエーハ表層領域、すなわちデバイス活性領域を無欠陥層とすることができると同時に、バルク中には安定した酸素析出核を形成することができる。そのため、本発明のウエーハをデバイス工程に投入すると、デバイス特性の低下が効果的に抑制されたウエーハを製造することができ、さらに、たとえ短時間化・低温化した近年のデバイス工程であっても、十分な密度のＢＭＤを形成することができ、ゲッタリング能力の高い高品質のものとすることができる。また、従来のウエーハよりも早い段階でＢＭＤを形成することができるので、デバイス工程の早い段階から金属不純物を捕獲するゲッタリング能力を発揮することが可能である。
そして本発明は、材料として用意したウエーハが径方向の全面がＮ領域のものに対して有効であり、すなわち、特には、従来ではＲＴＰ処理後に酸化膜耐圧が低下することがあったＮｖ領域のウエーハに対して有効であり、酸化膜耐圧を低下させることもなく、そのためＮｖ領域全域に渡って使用できることから生産効率を著しく向上することができる。上記の急速熱処理後の熱処理は短時間で行うことができるので、製造コストを増大させるようなこともない。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
シリコン単結晶インゴットを育成したときの引き上げ速度と欠陥分布の関係の一例を示す概略説明図である。 シリコン単結晶インゴットを半径方向に切り出したウエーハの面内欠陥分布を示す概略図である。 Ｖ／ＧとＶａ濃度およびＩ濃度の関係を示す概略説明図である。 ＲＴＰ処理前とＲＴＰ処理後のＶ／ＧとＶａ濃度およびＩ濃度の関係を示す概略説明図である。 急速熱処理の熱処理温度と酸化膜耐圧測定結果との関係を示すグラフである。 比較例の酸化膜耐圧測定の結果を示す面内欠陥分布の概略図である。 急速熱処理後の熱処理における熱処理時間と熱処理温度および酸化膜耐圧測定結果の関係を示すグラフである。

Claims (5)

  1. チョクラルスキー法によりシリコン単結晶インゴットを引き上げ、該シリコン単結晶インゴットから切り出した径方向の全面がＮ領域のウエーハに急速熱処理を行うシリコン単結晶ウエーハの製造方法であって、前記急速熱処理の後に、熱処理温度が８００〜１１００℃、熱処理時間が２時間以下の範囲内で、少なくとも、前記急速熱処理により注入された点欠陥である空孔が拡散する距離が、８００℃で３０分の熱処理により拡散する距離よりも長くなるように、前記熱処理温度および前記熱処理時間を調整して熱処理を行うことにより、空孔型欠陥を消滅させることを特徴とするシリコン単結晶ウエーハの製造方法。
  2. 前記シリコン単結晶インゴットを、径方向の全面がＮｖ領域となるように引き上げることを特徴とする請求項１に記載のシリコン単結晶ウエーハの製造方法。
  3. 前記シリコン単結晶インゴットを引き上げるときに、１×１０１１〜１×１０１５ａｔｏｍｓ／ｃｍ３の濃度の窒素および／または１×１０１６〜１×１０１７ａｔｏｍｓ／ｃｍ３の濃度の炭素をドープすることを特徴とする請求項１または請求項２に記載のシリコン単結晶ウエーハの製造方法。
  4. 前記シリコン単結晶インゴットを引き上げるときに、８ｐｐｍ以上１５ｐｐｍ以下の濃度の酸素をドープすることを特徴とする請求項１から請求項３のいずれか一項に記載のシリコン単結晶ウエーハの製造方法。
  5. 前記急速熱処理を、非酸化性雰囲気下で行うことを特徴とする請求項１から請求項４のいずれか一項に記載のシリコン単結晶ウエーハの製造方法。
JP2006008208A 2006-01-17 2006-01-17 シリコン単結晶ウエーハの製造方法 Pending JP2007194232A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006008208A JP2007194232A (ja) 2006-01-17 2006-01-17 シリコン単結晶ウエーハの製造方法
KR1020087017493A KR20080083326A (ko) 2006-01-17 2006-12-21 실리콘 단결정 웨이퍼의 제조방법
PCT/JP2006/325490 WO2007083477A1 (ja) 2006-01-17 2006-12-21 シリコン単結晶ウエーハの製造方法
EP06842998A EP1975990A4 (en) 2006-01-17 2006-12-21 METHOD FOR MANUFACTURING SILICON MONOCRYSTAL WAFER
US12/087,742 US20090000535A1 (en) 2006-01-17 2006-12-21 Method For Manufacturing Silicon Single Crystal Wafer
CNA2006800513114A CN101361171A (zh) 2006-01-17 2006-12-21 单晶硅晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006008208A JP2007194232A (ja) 2006-01-17 2006-01-17 シリコン単結晶ウエーハの製造方法

Publications (1)

Publication Number Publication Date
JP2007194232A true JP2007194232A (ja) 2007-08-02

Family

ID=38287433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006008208A Pending JP2007194232A (ja) 2006-01-17 2006-01-17 シリコン単結晶ウエーハの製造方法

Country Status (6)

Country Link
US (1) US20090000535A1 (ja)
EP (1) EP1975990A4 (ja)
JP (1) JP2007194232A (ja)
KR (1) KR20080083326A (ja)
CN (1) CN101361171A (ja)
WO (1) WO2007083477A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049256A (ja) * 2007-08-22 2009-03-05 Sumco Corp シリコンウェーハ及びその製造方法
JP2009269779A (ja) * 2008-05-02 2009-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
WO2009151077A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
WO2019159539A1 (ja) * 2018-02-16 2019-08-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0910003D0 (en) 2009-06-11 2009-07-22 Univ Leuven Kath Novel compounds for the treatment of neurodegenerative diseases
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
DE112017003436T5 (de) * 2016-07-06 2019-03-21 Tokuyama Corporation Einkristalliner, plattenförmiger Siliziumkörper und Verfahren zu dessen Herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000513696A (ja) * 1997-04-09 2000-10-17 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の空孔優勢シリコン
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2003031582A (ja) * 2000-11-28 2003-01-31 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004087592A (ja) * 2002-08-23 2004-03-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004193354A (ja) * 2002-12-11 2004-07-08 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2005142434A (ja) * 2003-11-07 2005-06-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000513696A (ja) * 1997-04-09 2000-10-17 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 低欠陥密度の空孔優勢シリコン
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2003031582A (ja) * 2000-11-28 2003-01-31 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004087592A (ja) * 2002-08-23 2004-03-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004193354A (ja) * 2002-12-11 2004-07-08 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2005142434A (ja) * 2003-11-07 2005-06-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049256A (ja) * 2007-08-22 2009-03-05 Sumco Corp シリコンウェーハ及びその製造方法
JP2009269779A (ja) * 2008-05-02 2009-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
WO2009151077A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JPWO2009151077A1 (ja) * 2008-06-10 2011-11-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
WO2019159539A1 (ja) * 2018-02-16 2019-08-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP2019145597A (ja) * 2018-02-16 2019-08-29 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
US11408092B2 (en) 2018-02-16 2022-08-09 Shin-Etsu Handotai Co., Ltd. Method for heat-treating silicon single crystal wafer
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
US11959191B2 (en) 2019-04-16 2024-04-16 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and silicon single crystal wafer

Also Published As

Publication number Publication date
WO2007083477A1 (ja) 2007-07-26
CN101361171A (zh) 2009-02-04
EP1975990A4 (en) 2009-12-09
EP1975990A1 (en) 2008-10-01
US20090000535A1 (en) 2009-01-01
KR20080083326A (ko) 2008-09-17

Similar Documents

Publication Publication Date Title
JP2007194232A (ja) シリコン単結晶ウエーハの製造方法
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP6115651B2 (ja) シリコンウェーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
TWI534310B (zh) Silicon substrate manufacturing method and silicon substrate
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
TWI828442B (zh) 磊晶晶圓
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2009073684A (ja) エピタキシャルウェーハの製造方法
JP2010016099A (ja) シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106