JP2014034513A - 単結晶シリコンからなる半導体ウエハおよびその製造方法 - Google Patents

単結晶シリコンからなる半導体ウエハおよびその製造方法 Download PDF

Info

Publication number
JP2014034513A
JP2014034513A JP2013164023A JP2013164023A JP2014034513A JP 2014034513 A JP2014034513 A JP 2014034513A JP 2013164023 A JP2013164023 A JP 2013164023A JP 2013164023 A JP2013164023 A JP 2013164023A JP 2014034513 A JP2014034513 A JP 2014034513A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
bmd
single crystal
defect
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013164023A
Other languages
English (en)
Other versions
JP5693680B2 (ja
Inventor
Timo Mueller
ティモ・ミュラー
Kissinger Gudrun
グートルーン・キッシンガー
Cotto David
ダビッド・コット
Sattler Andreas
アンドレアス・サットラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2014034513A publication Critical patent/JP2014034513A/ja
Application granted granted Critical
Publication of JP5693680B2 publication Critical patent/JP5693680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified
    • Y10T428/24975No layer or component greater than 5 mils thick

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】比較的長い半導体ウエハの保存時間の後でもシリコンからなる半導体ウエハの高いゲッタリング効率を確実に維持することができる単結晶シリコンからなる半導体ウエハおよびその製造方法を提供する。
【解決手段】半導体ウエハは、BMD欠陥を有さず半導体ウエハの前側から半導体ウエハのバルクに延在するゾーンDZと、DZから半導体ウエハのバルクにさらに延在するBMD欠陥を有する領域とを含む。方法は、チョクラルスキー法によってシリコン単結晶を引き上げる工程と、シリコンからなる研磨された基板ウエハを形成するために単結晶を処理する工程と、基板ウエハを急速に加熱および冷却する工程と、急速に加熱および冷却された基板ウエハをゆっくりと加熱する工程と、所定の温度で所定の期間にわたって基板ウエハを維持する工程とを含む。
【選択図】図1

Description

本発明は、単結晶シリコンからなる半導体ウエハおよびその製造方法に関する。半導体ウエハは、BMD欠陥を有さず半導体ウエハの前側から半導体ウエハのバルクに延在するゾーンDZ、略してDZと、BMD欠陥を有してDZからさらに半導体ウエハのバルクに延在する領域と含む。
半導体ウエハの製造は、まずチョクラルスキー法によって引き上げられた単結晶から基板ウエハをスライスする工程を伴う。チョクラルスキー法は、石英ガラスからなる坩堝内でシリコンを融解させる工程と、単結晶種結晶を融液に浸す工程と、融液の表面から種結晶を継続的に引き上げる工程とを含む。この動作の過程において、種結晶を浸す処理時に融液と種結晶の下端との間に形成された界面で単結晶は成長する。単結晶からスライスされた基板ウエハは、シリコンからなる研磨された基板ウエハを形成するように処理され、その後に熱処理が施される。
この方法によって、半導体ウエハの前側からバルクに延在するゾーンDZを有する、単結晶シリコンからなる半導体ウエハ(シリコン単結晶ウエハ)が最終的に利用可能となる。このゾーンDZは、無欠陥ゾーンと称され、BMD欠陥(バルクマイクロ欠陥)を有さない。DZにおいては、20nmより大きいサイズおよび2.5×10/cm以上の密度を有するCOP欠陥(結晶由来粒子:crystal originated particles)、ならびにLPit欠陥(大きなエッチピット欠陥:large etch pit defects)などの欠陥は、いずれも検出することができない。通常、「前側」の用語は、電子装置を構築するために必要な半導体ウエハの表面を意味する。半導体ウエハは、半導体ウエハのバルクに延在してDZと隣接する、BMD欠陥を有する領域をさらに含む。
COP欠陥およびLPit欠陥は、固有点欠陥の過飽和によってシリコン単結晶の製造時に起こる欠陥に属するので、育成(grown-in)欠陥とも呼ばれる。固有点欠陥は、空孔およびシリコン格子である。COP欠陥は、空孔が蓄積することによって起こる欠陥であり、LPit欠陥は、シリコン格子が蓄積することによって起こる欠陥である。
BMD欠陥は、過飽和酸素が集まって酸素析出物を形成した場合に起こる。それらは、特に金属不純物を結合することのできるセンター(ゲッタリングサイト)を形成する。このため、このような不純物をDZから恒久的に隔離し続ける高い密度のBMD欠陥を半導体ウエハのバルクに設けるのが望ましい。自由空孔を設けることにより、BMDを生じさせることのできる核の形成が促される。
EP1975990A1には、DZとBMD欠陥の平均密度がたとえば7×10/cmであるDZの外側領域とを有する、単結晶シリコンからなる半導体ウエハを製造することができる方法が記載されている。引用された文献の教示によれば、シリコン単結晶の製造時において、育成欠陥を確実に無くすためには、中心から単結晶の周囲まで延在するN領域を単結晶に確実に持たせることが考慮される。
N領域は、20nmより大きいサイズを有するCOP欠陥ならびにLPit欠陥が検出されないように、空孔およびシリコン格子の濃度が実質的に均衡化される、単結晶における領域を指す。20nmより大きいサイズを有するCOP欠陥の検出は、たとえば、IRレーザ光をCOP欠陥で散乱させ、散乱した光を検出する(IRレーザトモグラフィ)ことによって実現される。ここに記載される実施例においても使用された適切な測定装置の1つとして、日本の三井金属社製のMO−441がある。これを用いて基板ウエハの破断縁に沿って行われるIRレーザトモグラフィは、以下でMO−441測定と称される。
さらに、N領域は、OSF欠陥(酸化誘起積層欠陥:oxidation induced stacking faults)も有さない。OSF欠陥は、転位ループを示す。これらは、酸素析出物の核における酸化および核化によってシリコン格子が生成された場合に生じる。シリコン格子の数が空孔の数を超えるN領域はNi領域と呼ばれ、この固有点欠陥の濃度比が正反対であるN領域はNv領域と呼ばれる。
成長中の単結晶の界面に対して直交する引き上げ速度Vと温度勾配Gとの比V/Gは、成長した単結晶の格子内に上記のタイプの固有点欠陥の1つが過剰に存在するか、およびどの程度存在するかを示す重要なパラメータである。このため、V/Gを制御することにより、中心から単結晶の周囲にN領域が延在する領域、または中心から外方向に延在するCOP欠陥を有する領域と単結晶の周囲まで延在する隣接したN領域とによって特徴付けられる領域をたとえば軸方向の長さの全体もしくは一部にわたって有するシリコン単結晶を製造することができる。
さらに、V/Gの径方向プロファイルを制御することによって、N領域を、全体がNv領域、全体がNi領域、または径方向に隣接したNv領域とNi領域との連続とすることができる。
このような単結晶からスライスされ、研磨された基板ウエハを形成するように処理された半導体ウエハは、その中心から縁部に至るまで、N領域もしくは基板ウエハの中心から外方向に延在するCOP欠陥を有する領域と、基板ウエハの縁部まで延在する隣接したN領域とを含む。しかしながら、このような基板ウエハは、DZ、および基板ウエハのバルクにBMD欠陥を有する隣接領域を含まない。
EP1975990A1に記載の他の方法は、DZを生成するための基板ウエハのRTP(急速熱処理)熱処理を用いる。この場合、基板ウエハは、短時間で約1180℃の温度に加熱され、この温度範囲内で短時間放置され、短時間で冷却される。RTP熱処理は、ガス雰囲気中で行われ、基板ウエハに空孔が注入される。上記の空孔は、シリコン格子との再結合または基板ウエハの表面への拡散によって除去することができる。しかしながら、後者については、表面に達するのに十分な拡散長さである場合に実現することができる。この作用の結果の1つとして、基板ウエハの前側と後側とが隣接する領域において後側も空孔注入雰囲気にさらされた場合、熱処理の後に軸方向において空孔の濃度プロファイルが不均質となり、空孔が減少する。
空孔が減少した領域は、DZ(無欠陥ゾーン)を形成する。そこに隣接する領域において、酸素とともに注入された空孔は、後の熱処理によって核化してBMD欠陥に発達し得る複合体を形成する。
EP1975990A1に記載の方法によれば、基板ウエハには、800℃〜1000℃の範囲の温度で2時間以下の期間にわたって後RTP熱処理が施される。発達したBMD欠陥の検出には、900℃の温度で10時間の処理時間を伴うさらなる熱処理が含まれる。
EP1887110A1には、窒素がドープされて水素を含む雰囲気中で引き上げられた単結晶から単結晶シリコンからなる半導体ウエハの製造する点が記載されている。半導体ウエハ内に窒素が存在することにより、BMD欠陥を生じ得る核の形成が促される。水素を含有する雰囲気中で単結晶を引き上げることにより、比率V/Gの制御が単純化される。中心から単結晶の周囲に延在するN領域を単結晶内に生じさせるために維持しなければならない比率の範囲が拡大される。
いわゆるゲッタリング効率GEは、どの程度効果的に半導体ウエハのバルクにおけるBMD欠陥が金属不純物を半導体ウエハの表面から隔離して維持できるかを示す。所定量の銅などの金属不純物が後側を介して半導体ウエハのバルクに拡散され、半導体ウエハの前側で検出することができる不純物の量が測定される場合、ゲッタリング効率は、GE=(1−C/Ct)×100%の式で計算することができる。ここで、Ctは、半導体ウエハの後側を介してバルクに拡散した量であり、Cは、半導体ウエハの前側で検出される不純物の量である。
不純物を半導体ウエハのバルクに入り込ませるために、通常、半導体ウエハは加熱される。Kimら(Journal of the Electrochemical Society、155(11)H912−H917(2008年))は、この入り込ませる工程が所定の条件下において室温でも行えることを示した。不純物を半導体ウエハのバルクから半導体ウエハの前側に取り出すために、半導体ウエハの熱処理を行うことができる。半導体ウエハの前側への不純物の拡散を促すこのような取り出し熱処理は、Kimらによって低温外拡散(LTOD)と呼ばれた。
Shabaniら(J. Electrochem. Soc.、第143巻、No.6、1996年6月)は、ゲッタリング効果を有するBMD欠陥が半導体ウエハのバルクに十分に存在しない場合には、室温であっても数日の期間でシリコンからなるpドープ半導体ウエハのバルクから実質的に完全に半導体の表面に銅を取り出せることを示した。
欧州特許出願公開第1975990号A1 欧州特許出願公開第1887110号A1
目的は、比較的長い半導体ウエハの保存時間の後でもシリコンからなる半導体ウエハの高いゲッタリング効率を確実に維持することにある。
特に、請求項に記載の方法の発明者らは、この目的を実現するためには特定の条件を満たさなければならないこと、およびDZとBMD欠陥を有する隣接領域とを含む半導体ウエハを製造することに限定することは十分でないことを発見した。
その目的は、BMD欠陥を有さないゾーンDZとDZに隣接するBMD欠陥を有する領域とを含む単結晶シリコンからなる半導体ウエハを製造する方法によって実現される。方法は、
チョクラルスキー法によってシリコン単結晶を引き上げる工程と、
中心から縁部にわたって、N領域からなり、または20nmより大きいサイズと2.5×10/cmより小さい平均密度とを有するCOP欠陥を有し、1×1012atoms/cm以下の窒素濃度と5.2×1017atoms/cm以上6.0×1017atoms/cm以下の酸素濃度とを有するシリコンからなる研磨された基板ウエハを形成するために単結晶を処理する工程と、
実質的に1:25以上1:5以下の体積比でNHとアルゴンとからなる雰囲気において、1165℃以上1180℃以下の温度に30K/s以上50K/s以下の加熱速度および冷却速度で基板ウエハを急速に加熱および冷却する工程と、
急速に加熱および冷却された基板ウエハを500℃以上550℃以下の温度から930℃以上1000℃以下の温度に0.5K/min以上1.5K/min以下の加熱速度でゆっくりと加熱する工程と、
基板ウエハを930℃以上1000℃以下の温度で7時間以上10時間以下の期間にわたって維持する工程とを含む。
本発明に係る方法は、好ましくは、上記の2つの熱処理の他に、基板ウエハを1000℃より高い温度にする基板ウエハの付加的な熱処理を含まない。
COP欠陥の平均密度は、基板ウエハの半径にわたって平均化されたCOP欠陥の密度を指す。
目的は、方法の生産物、すなわち単結晶シリコンからなる半導体ウエハによっても実現され、欠陥描写/光学顕微鏡法が施された場合に、半導体ウエハは、
半導体ウエハの前側から半導体ウエハのバルクに延在し、BMD欠陥を有さず5μm以上の平均厚さを有するゾーンDZと、DZに隣接し、半導体ウエハのバルクにさらに延在し、BMD欠陥のサイズが50nm以上である領域とを含み、上記領域におけるBMD欠陥の深さプロファイルは、半導体ウエハの前側から20μm以上200μm以下の距離に極大部を有し、極大部におけるBMD欠陥の密度は2×1010/cm以上である。
欠陥描写/光学顕微鏡法の後の半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.4×1017/cmの格子間酸素[Oi]の濃度を有し、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび8時間の保持時間を伴い、欠陥描写/光学顕微鏡法に関係する付加的な熱処理は、1000℃で16時間である場合を示す図である。 欠陥描写/光学顕微鏡法の後の半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.9×1017/cmの格子間酸素[Oi]の濃度を有し、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび6時間の保持時間を伴い、欠陥描写/光学顕微鏡法に関係する付加的な熱処理は、1000℃で16時間である場合を示す図である。 欠陥描写/光学顕微鏡法の後の半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.3×1017/cmの格子間酸素[Oi]の濃度と8×1013/cmの窒素の濃度とを有し、単結晶の引き上げ時の水素の部分圧力は15.5Pa(0.155mbar)であり、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび6時間の保持時間を伴い、欠陥描写/光学顕微鏡法に関係する付加的な熱処理は、1000℃で16時間である場合を示す図である。 MO−411を用いて測定された半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.4×1017/cmの格子間酸素[Oi]の濃度を有し、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび10時間の保持時間を伴う場合を示す図である。 MO−411を用いて測定された半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.9×1017/cmの格子間酸素[Oi]の濃度を有し、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび10時間の保持時間を伴う場合を示す図である。 MO−411を用いて測定された半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.3×1017/cmの格子間酸素[Oi]の濃度と8×1013/cmの窒素の濃度とを有し、単結晶の引き上げ時の水素の部分圧力は、15.5Pa(0.155mbar)であり、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび6時間の保持時間を伴う場合を示す図である。 MO−411を用いて測定された半導体ウエハの前側に対するBMD密度(BMD−D)と深さ(d)であって、基板ウエハが5.3×1017/cmの格子間酸素[Oi]の濃度と8×1013/cmの窒素の濃度とを有し、単結晶の引き上げ時の水素の部分圧力は15.5Pa(0.155mbar)であり、第1の熱処理は、RTA、Ar/NH、20:1、1175℃で20秒の保持時間を伴い、第2の熱処理は、500℃〜950℃で1K/minのランプおよび8時間の保持時間を伴う場合を示す図である。 20nmより大きいサイズを有するCOP欠陥を測定するための装置設定1000mWでMO−441を用いて測定された基板ウエハのCOP密度(COP−D)と半径(R)であって、平均COP密度は5×10/cmであり、実線が5つのデータポイントの動作平均(プラス150mm半径から開始して計算される)を示す図である。
実験において、ゲッタリング効率は、サンプルを室温で7日間保存した後で判定された。
実験の結果は表1および表2にまとめられている。
表において、N+Hおよび−は、窒素と水素で単結晶をドープした場合、およびドープしなかった場合の製造を示す。
[Oi]は、基板ウエハにおける格子間酸素の濃度を示す。
後RTPは、RTP熱処理の後のさらなる第2の熱処理を示す。
半導体ウエハのDZの平均厚さは、半導体ウエハの半径にわたって平均化されたDZの厚さに対応する。
BMD欠陥の密度は、半導体ウエハの破断縁部に沿ってMO−441測定装置を用いて同様に判定することができる。代替的に、破断縁部は、SeccoエッチングまたはWrightエッチングによってエッチングすることができ、エッチングされていないBMD欠陥は、電子顕微鏡下において数えることができる。MO−441を用いた測定とは対照的に、半導体ウエハには、1000℃で16時間の期間にわたる付加的な熱処理を施さなければならず、この熱処理はエッチングの前に行われ、BMD欠陥の成長工程である。付加的な熱処理は、本発明に係る半導体ウエハを製造する工程ではなく、BMD密度の深さプロファイルの特定の特性を検知する工程である。付加的な熱処理と、破断縁部のエッチングと、光学顕微鏡下での評価とを含む上記のBMD密度の代替的な測定は、ここでは欠陥描写/光学顕微鏡法と称される。
MO−441を用いて測定すると、極大部におけるBMD欠陥の密度は6×10/cm以上となる。
シリコンからなる半導体ウエハは、製造の直後のみでなく比較的長い保存時間の後でも90%以上のゲッタリング効率を示す。このため、半導体ウエハのゲッタリング性能は恒久的に維持され、半導体ウエハの表面への不純物の拡散を促す温度下に半導体ウエハが置かれても正確なものとなる。本発明によって製造される半導体ウエハは、BMD欠陥のサイズおよび/または密度を最適化するためのさらなる熱処理を必要としない。電子装置を製造するために半導体ウエハはさらに処理されるのが好ましく、このさらなる処理の途中における熱処理は、例外的LTB処理(低サーマルバジェット)なくして行われるのが特に好ましい。後者は、1000℃以下の温度で行われる半導体ウエハの熱処理を意味するものである。
方法は、チョクラルスキー法によってシリコン単結晶を製造する工程を含み、固有点欠陥の形成および単結晶への窒素および酸素の取り込みに関する様々な条件を満たす必要がある。
単結晶の引き上げは、LPit欠陥を有さず単結晶の中心から周囲までN領域が延在する少なくとも1つの領域が生じるように、または20nmより大きいサイズを有し、中心から周囲にわたって平均化された密度が2.5×10/cm未満となるCOP欠陥の少なくとも1つの領域が生じるように、成長中の単結晶の界面に対して直交する引き上げ速度Vと温度勾配Gとの比率V/Gを制御しながら行われる。
領域は、単結晶の呼び径を有する単結晶の断面の長さに対応する軸方向の長さ、またはこの長さの一部を有する。呼び径は、300nm以上が好ましく、特に450nmが好ましい。
融液を窒素で意図的にドープしないことにより、上述の点欠陥分布を有する単結晶の領域が1×1012atoms/cm以下の窒素濃度を有する状態がさらに制御される。
方法はさらに、上述の点欠陥分布を有する単結晶の領域が5.2atoms/cm以上6.0×1017atoms/cm以下の格子間酸素の濃度を有する状態(ASTM F 121,1983)を制御する工程を伴う。酸素濃度を設定するための処理パラメータは、たとえば、坩堝および種結晶の回転速度、引き上げチャンバを通って導かれる不活性ガスの圧力および流量、ならびに融液にかかる磁界のタイプおよび強度などがある。
点欠陥分布ならびに窒素および酸素の濃度に関する必要な特性を有する単結晶の領域は、単結晶シリコンからなる研磨基板ウエハを形成するために処理される。
このような基板ウエハは、研磨された前側と後側とを有し、これらは同様に研磨することができる。基板ウエハは、単結晶によって定められた点欠陥分布を有する。それは、LPit欠陥がなく、中心から縁部にわたって、N領域、または20nmより大きいサイズを有するCOP欠陥の平均密度が中心から基板ウエハの縁部にわたって2.5×10/cm未満である領域からなる。中心から縁部にわたってN領域を有する基板ウエハと同様に、基板ウエハの中心から縁部にわたって平均化されたCOP欠陥の密度が2.5×10/cm未満であるという条件で、基板ウエハの中心から外方向に延在する20nmより大きいサイズを有するCOP欠陥を有する領域を有し、基板ウエハの縁部に延在するN領域が隣接する基板ウエハが選択される。このCOP欠陥を有する領域(COPディスク)は、基板ウエハの半径の30%以下の半径を有するのが好ましい。
N領域は、少なくとも1つのNv領域と少なくとも1つのNi領域とを含むのが好ましく、たとえば、Nv領域および隣接するNi領域、またはNv領域、隣接するNi領域、および後者に隣接するさらなるNv領域などがある。
基板ウエハの窒素濃度は1×1012atoms/cm以下であり、これは単結晶の製造時に窒素によるドープを省くことにより実現することができる。このドープを省くことにより、窒素によって引き起こされるBMDの核生成が起こらず、これに伴う問題が回避されるという利点がある。窒素によるドープには、十分な深さを有するDZがBMD欠陥の形成によって生じないという効果がある。
単結晶シリコンからなる研磨基板ウエハには、基板ウエハに空孔を注入する雰囲気においてRTP熱処理が施される。RTP熱処理は、第1の熱処理であり、基板ウエハのバルクに平均で5μm以上延在する十分に厚いDZを生成する。RTP熱処理は、DZに隣接して基板ウエハのバルクにさらに延在し、密度の高いBMD核が存在する領域も生成する。BMD核は、その後、基板ウエハに対するさらなる第2の熱処理によってBMD欠陥に発達し、このBMD欠陥は必要なゲッタリング性能を半導体ウエハに与える。
DZに隣接する領域におけるBMD密度の深さプロファイルは、欠陥描写/光学顕微鏡法の後、2×1010/cm以上のBMD欠陥の密度を有する極大部を含む。極大部は、半導体ウエハのバルクにおいて半導体ウエハの前側から20μm以上200μm以下の距離にあるのが好ましい。発達したBMD欠陥は、50nm以上のサイズ、好ましくは75nm以上のサイズを有する。
RTP熱処理は、特定の条件下において行う必要がある。それは、実質的にNHとアルゴンとからなる雰囲気において行う必要がある。NH/アルゴンの体積比は、1:25以上1:5以下である。比率が小さいと、基板ウエハに注入される空孔の数およびその後に形成されるBMD核の数は十分ではない。比率が大きいと、BMD核を有する領域は、基板ウエハの前側の近くに延在し、DZは十分に厚くない。
基板ウエハは、1165℃以上1180℃以下の範囲の温度に短時間で加熱され、短時間にわたってこの温度範囲で放置され、短時間で冷却される。上記温度範囲での滞留時間は10秒から25秒である。温度が下限値より低い場合、基板ウエハ内に注入される空孔の数およびその後に形成されるBMD核の数は不十分である。温度が上限値よりも高い場合、BMD核を有する領域は基板ウエハの前側近くに延在し、DZは十分に厚くない。
基板ウエハの急速な加熱および冷却は、同じ加熱速度および冷却速度で行われるのが好ましい。加熱時の速度(ランプ速度)および冷却時の速度は、30K/s以上50K/s以下である。加熱速度が所定の下限値よりも低い場合、結果としてDZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分ではないという効果がある。冷却速度が所定の上限値よりも高い場合、基板ウエハの前側の近くにBMD核を有する領域が延在するため、結果としてDZが十分に厚くならないという効果がある。
完全にBMD核をBMD欠陥に発達させるために、RTP熱処理の後、基板ウエハに対するさらなる第2の熱処理(後RTP、後RTP、アニール)が行われる。この目的のために、基板ウエハは、所定の開始温度から所定の目標温度に所定の加熱速度で上げられ、所定時間後に再び冷却される。さらなる熱処理の条件は、同様に注意深く選択する必要がある。
開始温度は、基板ウエハが加熱炉に入れられた場合に正確となるようにさらなる熱処理が行われる加熱炉内の温度である。開始温度は、500℃以上550℃以下である。開始温度が下限値を下回ると、方法は全く経済的ではない。開始温度が上限値を上回ると、結果として、DZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。BMD欠陥は、特に50nmより小さくなり、ゲッタリングセンターとしての効果が小さくなる。
加熱速度は、0.5K/min以上1.5K/min以下である。加熱速度が下限値より低い場合、方法は経済的ではなくなる。加熱速度が上限値よりも高い場合、結果として、DZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。BMD欠陥は、特に50nmより小さくなり、ゲッタリングセンターとしての効果が小さくなる。
目標温度は、930℃以上1000℃以下の範囲にある。目標温度が下限値を下回る場合、結果として、DZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。BMD欠陥は、特に50nmより小さくなり、ゲッタリングセンターとしての効果が小さくなる。この場合、基板ウエハにおける温度および酸素濃度は、所望の方法でBMD欠陥を発達させるには十分でない。目標温度が上限値を上回る場合、BMD核は分解される。結果として、同様にDZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。そして、BMD欠陥は特に50nmより小さくなり、ゲッタリングセンターとしての効果が小さくなる。
930℃以上1000℃以下の温度範囲における目標温度での基板ウエハのさらなる熱処理の時間は、7時間以上10時間以下である。期間が下限値よりも短い場合、結果として、DZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。そして、BMD欠陥は特に50nmより小さくなり、ゲッタリングセンターとしての効果が小さくなる。期間が上限値より長い場合、方法は全く経済的ではない。
熱処理およびその結果により、窒素および酸素の濃度は、基板ウエハよりも半導体ウエハの方が低い。
上述の方法は、窒素がドープされて水素を含有する雰囲気中で引き上げられる単結晶によって生じる利点を使用しない。さらに、この方法は、濃度が比較的低い格子間酸素を含有する基板ウエハの熱処理のために最適化されていない。
同様に本発明の上記の目的を実現し、このような基板ウエハに適した代替的な方法は、水素を含有する雰囲気中で単結晶を引き上げる工程と、単結晶を窒素でドープする工程とを含む。代替的な方法は、上記のものから逸脱する基板ウエハのさらなる熱処理時にも工程を必要とする。
目的は、BMD欠陥を有さないゾーンDZとDZに隣接するBMD欠陥を有する領域とを有する単結晶シリコンからなる半導体ウエハの製造方法によっても実現され、方法は、
チョクラルスキー法によってシリコン単結晶を引き上げる工程を含み、成長中の単結晶は窒素でドープされ、水素を含有する雰囲気中で引き上げられ、方法はさらに、
シリコンからなる研磨された基板ウエハを形成するために単結晶を処理する工程を含み、研磨された基板ウエハは、中心から縁部にわたって、N領域、または20nmより大きいサイズのCOP欠陥の平均密度が中心から基板ウエハにわたって2.5×10/cm未満であり、3×1013atoms/cm以上3×1014atoms/cm以下の窒素濃度と5.0×1017atoms/cm以上5.8×1017atoms/cm以下の酸素濃度とを有する領域からなり、方法はさらに、
実質的に1:25以上1:5以下の体積比でNHとアルゴンとからなる雰囲気において、1165℃以上1180℃以下の温度に30K/s以上50K/s以下の加熱速度および冷却速度で基板ウエハを急速に加熱および冷却する工程と、
急速に加熱および冷却された基板ウエハを500℃以上550℃以下の温度から900℃以上1000℃以下の温度に3K/min以上7K/min以下の加熱速度でゆっくりと加熱するこ工程と、
基板ウエハを900℃以上1000℃以下の温度で5時間以上8時間以下の期間にわたって維持する工程とを含む。
代替的な方法は、水素を含有する雰囲気において単結晶が引き上げられる場合に比率V/Gを制御するために利用可能な拡大された範囲の利点を利用する。また、大きな数のBMDを発達させることができるように、BMD核の形成のプロモータとしての窒素の効果を利用する。数が大きくなることにより、ゲッタリング効果を小さくすることなく、BMD欠陥も小さくすることができる。しかしながら、代替的な方法は、必要となるDZの形成を防止する窒素誘引欠陥の生成を回避する。
単結晶の引き上げ時の水素の部分圧力は、10Pa以上80Pa以下であるのが好ましい。
単結晶の引き上げは、定められた固有点欠陥の分布を有する単結晶の領域が5.0×1017atoms/cm以上5.8×1017atoms/cm以下の格子間酸素の濃度を有する状態(ASTM F 121,1983)を制御しながら行われる。
成長中の単結晶は、融液中に分解された窒素含有化合物でドープされる。例として、シリコン窒化物でコーティングされたシリコン半導体ウエハは、坩堝において多結晶シリコンとともに融解される。
基板ウエハ中の窒素の濃度は、3×1013atoms/cm以上3×1014atoms/cm以下である。窒素の濃度が所定の下限より低い場合、低い酸素濃度によって十分な数のBMD核を形成することができない。窒素の濃度が所定の上限より高い場合、酸素濃度が比較的低いにも関わらず十分な深さを有するDZを得ることが困難である。
基板ウエハは、研磨された前側と後側とを有し、これらは同様に研磨することができる。基板ウエハは、単結晶によって定められた点欠陥分布を有する。それは、LPit欠陥を有さず、中心から縁部にわたって、N領域、または20nmのサイズを有するCOP欠陥の平均密度が基板ウエハの中心から縁部にわたって2.5×10/cm未満である領域からなる。中心から縁部にわたってN領域を有する基板ウエハと同様に、基板ウエハの中心からの縁部にわたって平均化されたCOP欠陥の密度が2.5×10/cm未満であるという条件で、基板ウエハの中心から外方向に延在する20nmより大きいサイズを有するCOP欠陥を有する領域を有し、基板ウエハの縁部に延在するN領域が隣接する基板ウエハが選択される。COP欠陥を有するこの領域(COPディスク)は、基板ウエハの半径の30%以下の半径を有するのが好ましい。
N領域は、少なくとも1つのNv領域と少なくとも1つのNi領域とを含むのが好ましく、たとえば、Nv領域および隣接するNi領域、またはNv領域、隣接するNi領域、および後者に隣接するさらなるNv領域などがある。
基板ウエハのRTP熱処理を行うことに関し、代替的な方法は、既に記載した方法とは異ならない。基板ウエハに対するさらなる熱処理(後RTP熱処理)に関しては、代替的な方法をより経済的なものとする違いがある。
加熱速度は、3K/min以上7K/min以下である。加熱速度が下限値より低い場合、方法は経済的でなくなる。加熱速度が上限値より大きい場合、結果として、DZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。そして、BMD欠陥は、特に25nmより小さくなり、ゲッタリングセンターとしての効果が小さくなる。
900℃以上1000℃以下の温度範囲における基板ウエハに対するさらなる熱処理の時間は、5時間以上8時間以下である。期間が下限値よりも短い場合、結果として、DZに隣接する領域においてBMD欠陥が完全に発達した後のBMD欠陥の密度およびサイズが必要なゲッタリング効果を得るのに十分でなくなるという効果がある。期間が上限値より長い場合、方法は経済的でなくなる。
本発明の目的は、代替的な方法の生成物によっても実現される。
このため、本発明は、窒素および水素でドープされた単結晶シリコンからなる半導体ウエハに関し、欠陥描写/光学顕微鏡法が施された場合に、半導体ウエハは、
半導体ウエハの前側から半導体ウエハのバルクに延在し、BMD欠陥を有さず5μm以上の平均厚さを有するゾーンDZと、DZに隣接し、25nm以上のサイズを有するBMD欠陥を有する半導体ウエハのバルクにさらに延在する領域とを含み、上記の領域におけるBMD欠陥の深さプロファイルは、半導体ウエハの前側から20μm以上100μm未満の距離に第1の極大部を有し、第1の極大部におけるBMD欠陥の密度は1.0×1010/cm以上であり、BMD欠陥の深さプロファイルは、半導体ウエハの前側から300μm以上500μm以下の距離に第2の極大部を有し、第2の極大部におけるBMD欠陥の密度は2×1010/cm以上である。
測定深さの増大に伴う検知感度の低下、および付加的な熱処理の欠如により、MO−441測定は、欠陥描写/光学顕微鏡法による測定とは対照的に、BMD密度の第2の極大部が低い状態または無い状態を示す。
MO−441を用いた測定により、第1の極大部におけるBMD欠陥の密度は、6×10/cm以上であり、半導体ウエハの前側から300μm以上500μm以下の距離においては、平均BMD密度は3×10/cm以上である。
代替的な方法によって製造された本発明に係る半導体ウエハのバルクにおけるBMD欠陥は小さいが、より大きな数のBMD欠陥が(半導体ウエハの前側から約50μmから始まる)より深い領域に存在し、これは必要なゲッタリング効果を得るには十分である。BMD欠陥は、25nm以上、好ましくは100nm以下のサイズを有する。DZに隣接するBMD欠陥を有する領域の深さプロファイルは、欠陥描写/光学顕微鏡法の後に第1および第2の極大部を有する。BMD欠陥の密度は、第1の極大部では1.0×1010/cm以上であり、第2の極大部では2×1010/cm以上である。第1の極大部は、半導体ウエハの前側から20μm以上100μm以下の距離にあり、第2の極大部は、半導体ウエハの前側から300μm以上500μm以下の距離にある。
代替的な方法が採用されているか否かに関わらず、本発明により製造されるシリコン半導体ウエハは、製造の直後のみでなく比較的長い保存時間の後にも95%以上のゲッタリング効率を示す。ゲッタリング効率は、半導体ウエハの製造直後は95%以上である。
実施例/比較例
シリコン半導体ウエハは、本発明に係る方法、およびその方法から逸脱した方法により製造され、ゲッタリング性能に関する特徴付けおよび確認が行われた。
単結晶は、引き上げられ、単結晶シリコンからなる研磨基板ウエハを形成するために処理され、基板ウエハは、中心から縁部のN領域、または20nmより大きいサイズと2.5×10/cm未満の平均密度とを有するCOP欠陥を有する領域を有していた。
基板ウエハの一部は、窒素および水素でドープされた単結晶から生成したものであった。他の部分は、水素および窒素でドープされなかった。全ての基板ウエハには、まず本発明の要件に基づくRTP熱処理が施された。
その後、基板ウエハは、本発明の要件に基づくさらなる熱処理が施されたもの(実施例)と、本発明の要件から逸脱したさらなる熱処理が施されたもの(比較例)とに分けられた。
この方法によって製造された半導体ウエハには、それらのゲッタリング性能に関する特徴付けおよび試験が行われた。この目的のために、半導体ウエハは、正方形のサンプルに分割された。
BMDサイズの計算:
BMDサイズは、Schmolkeらによって記載されたシミュレーションモデル(Electrochemical Society Proc.、2002-2巻、658頁)を使用して計算された。計算は、以下のパラメータを使用して行われた。
表面エネルギ(シグマ=0)、および析出した酸素原子ごとの析出物体積=3.45×10−23cm
BMDサイズの測定:サンプルの一部については、MO−441によってサイズが付加的に測定された。この目的のための検知設定は、レーザ出力100mW、データポイントあたりの測定時間=1ms、両方の強度フィルタの設定(50およびそれぞれ100%)。
欠陥描写/光学顕微鏡法によるBMD欠陥の深さプロファイルの判定:
それぞれのサンプルには、窒素下において1000℃で16時間にわたって熱処理が施され、その後に2つの部分に分けられた。その後、破断領域がエッチングされ、半導体ウエハの前側からの距離に依存するBMD欠陥の密度が光学顕微鏡を用いて判定された。
DZの厚さの判定:
それぞれのサンプルには、窒素下において1000℃で16時間にわたって熱処理が施され、その後に2つの部分に分けられた。その後、破断領域がエッチングされ、破断縁部に沿って5mmの長さを有する測定経路上の第1のBMD欠陥の深さが、光学顕微鏡を用いて測定された。その後、測定経路上のさらなる7つのBMD欠陥の深さが判定され、行われた8つの深さ測定の平均値が計算され、無欠陥ゾーンの平均厚さとして特定された。
ゲッタリング効率の判定:
a)サンプルを銅で汚染する:
それぞれのサンプルは、10分間にわたってフッ化水素の水溶液(50重量%のHF)に浸され、その後に後側が銅イオンによって汚染された。この目的のために、サンプルの後側は、5分の期間にわたって室温でCu(NOを含有する水溶液と接触させられ、結果として、後側が1×1013cm−2の銅イオンによって汚染された。その後、フッ化水素の水溶液(50重量%のHF)に10分間にわたって浸され、水で洗い流された。
b)ドライブイン熱処理:
それぞれのサンプルには、窒素雰囲気下において、1000℃の温度で10分間にわたって熱処理が施された。
c)保存:
それぞれのサンプルは、室温で7日間の期間にわたって保存された。
d)銅イオンの濃度の測定:
それぞれのサンプルの前側の銅の濃度は、飛行時間型二次イオン質量分析(TOF−SIMS)によって500×500μmの領域が測定された。
e)ゲッタリング効率の計算:
ゲッタリング効率(GE)は、GE=(1−CCu/CtCu)×100%の式によって計算された。ここで、CtCuは、サンプルの後側を汚染する銅イオンの濃度であり、CCuは、TOF−SIMSによってサンプルの前側で検知された銅イオンの濃度である。

Claims (6)

  1. BMD欠陥を有さないゾーンDZとDZに隣接するBMD欠陥を有する領域とを含む単結晶シリコンからなる半導体ウエハの製造方法であって、
    チョクラルスキー法によってシリコン単結晶を引き上げる工程と、
    中心から縁部にわたって、N領域からなり、または20nmより大きいサイズと2.5×10/cmより小さい平均密度とを有するCOP欠陥を有し、1×1012atoms/cm以下の窒素密度と5.2×1017atoms/cm以上6.0×1017atoms/cm以下の酸素濃度とを有するシリコンからなる研磨された基板ウエハを形成するために単結晶を処理する工程と、
    実質的に1:25以上1:5以下の体積比でNHとアルゴンとからなる雰囲気において、1165℃以上1180℃以下の温度に30K/s以上50K/s以下の加熱速度および冷却速度で基板ウエハを急速に加熱および冷却する工程と、
    急速に加熱および冷却された基板ウエハを500℃以上550℃以下の温度から930℃以上1000℃以下の温度に0.5K/min以上1.5K/min以下の加熱速度でゆっくりと加熱する工程と、
    基板ウエハを930℃以上1000℃以下の温度で7時間以上10時間以下の期間にわたって維持する工程とを備える、方法。
  2. BMD欠陥を有さないゾーンDZとDZに隣接するBMD欠陥を有する領域とを有する単結晶シリコンからなる半導体ウエハの製造方法であって、
    チョクラルスキー法によってシリコン単結晶を引き上げる工程を備え、成長中の単結晶は窒素でドープされ、水素を含有する雰囲気中で引き上げられ、方法はさらに、
    シリコンからなる研磨された基板ウエハを形成するために単結晶を処理する工程を備え、研磨された基板ウエハは、中心から縁部にわたって、N領域、または20nmより大きいサイズと2.5×10/cm未満の平均密度とを有するCOP欠陥を有し、3×1013atoms/cm以上3×1014atoms/cm以下の窒素濃度と5.0×1017atoms/cm以上5.8×1017atoms/cm以下の酸素濃度とを有し、方法はさらに、
    実質的に1:25以上1:5以下の体積比でNHとアルゴンとからなる雰囲気において、1165℃以上1180℃以下の温度に30K/s以上50K/s以下の加熱速度および冷却速度で基板ウエハを急速に加熱および冷却する工程と、
    急速に加熱および冷却された基板ウエハを500℃以上550℃以下の温度から900℃以上1000℃以下の温度に3K/min以上7K/min以下の加熱速度でゆっくりと加熱する工程と、
    基板ウエハを900℃以上1000℃以下の温度で5時間以上8時間以下の期間にわたって維持する工程とを備える、方法。
  3. 方法は、基板ウエハを1000℃より高い温度にする付加的な熱処理を備えない、請求項1または2に記載の方法。
  4. 成長中の単結晶は、10Pa以上80Pa以下の部分圧力を有する水素を含有する雰囲気において引き上げられる、請求項2または3に記載の方法。
  5. 1×1012atoms/cm以下の窒素濃度を有する単結晶シリコンからなる半導体ウエハであって、欠陥描写/光学顕微鏡法が施された場合に、
    半導体ウエハの前側から半導体ウエハのバルクに延在し、BMD欠陥を有さず5μm以上の平均厚さを有するゾーンDZと、DZに隣接し、半導体ウエハのバルクにさらに延在し、BMD欠陥のサイズが50nm以上である領域とを備え、前記領域におけるBMD欠陥の深さプロファイルは、半導体ウエハの前側から20μm以上200μm以下の距離に極大部を有し、極大部におけるBMD欠陥の密度は、2×1010/cm以上である、半導体ウエハ。
  6. 窒素および水素でドープされた単結晶シリコンからなる半導体ウエハであって、欠陥描写/光学顕微鏡法が施された場合に、半導体ウエハは、
    半導体ウエハの前側から半導体ウエハのバルクに延在し、BMD欠陥を有さず5μm以上の平均厚さを有するゾーンDZと、DZに隣接し、25nm以上のサイズを有するBMD欠陥を有する半導体ウエハのバルクにさらに延在する領域とを備え、前記領域におけるBMD欠陥の深さプロファイルは、半導体ウエハの前側から20μm以上100μmの距離に第1の極大部を有し、第1の極大部におけるBMD欠陥の密度は1.0×1010/cm以上であり、BMD欠陥の深さプロファイルは、半導体ウエハの前側から300μm以上500μm以下の距離に第2の極大部を有し、第2の極大部におけるBMD欠陥の密度は、2×1010/cm3以上である、半導体ウエハ。
JP2013164023A 2012-08-08 2013-08-07 単結晶シリコンからなる半導体ウエハおよびその製造方法 Active JP5693680B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012214085.9 2012-08-08
DE102012214085.9A DE102012214085B4 (de) 2012-08-08 2012-08-08 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
JP2014034513A true JP2014034513A (ja) 2014-02-24
JP5693680B2 JP5693680B2 (ja) 2015-04-01

Family

ID=50050493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164023A Active JP5693680B2 (ja) 2012-08-08 2013-08-07 単結晶シリコンからなる半導体ウエハおよびその製造方法

Country Status (8)

Country Link
US (2) US9458554B2 (ja)
JP (1) JP5693680B2 (ja)
KR (1) KR101494730B1 (ja)
CN (1) CN103578976B (ja)
DE (1) DE102012214085B4 (ja)
MY (1) MY161961A (ja)
SG (1) SG2013056395A (ja)
TW (1) TWI539041B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216375A (ja) * 2014-05-09 2015-12-03 ジルトロニック アクチエンゲゼルシャフトSiltronic AG シリコンからなる半導体ウエハおよびその製造方法
CN108368638A (zh) * 2015-12-11 2018-08-03 硅电子股份公司 由单晶硅制成的半导体晶片及其生产方法
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
WO2019159539A1 (ja) * 2018-02-16 2019-08-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP2020502028A (ja) * 2016-12-15 2020-01-23 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
WO2024009659A1 (ja) * 2022-07-08 2024-01-11 株式会社Sumco シリコンウェーハ及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
CN107151817A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
GB201815815D0 (en) * 2018-09-28 2018-11-14 Metryx Ltd Method and apparatus for controlling the temperature of a semiconductor wafer
KR20210150510A (ko) 2019-04-11 2021-12-10 글로벌웨이퍼스 씨오., 엘티디. 말기 본체 길이에서 감소된 왜곡을 갖는 잉곳을 준비하기 위한 프로세스
SG11202111451WA (en) 2019-04-18 2021-11-29 Globalwafers Co Ltd Methods for growing a single crystal silicon ingot using continuous czochralski method
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
EP3929334A1 (de) * 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051504A (ja) * 2001-06-28 2003-02-21 Samsung Electronics Co Ltd Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法、これにより製造されたシリコンウェーハ及び単結晶シリコンインゴットの製造のためのチョクラルスキープーラ
JP2005311200A (ja) * 2004-04-23 2005-11-04 Komatsu Electronic Metals Co Ltd シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
JP2006312576A (ja) * 2005-04-08 2006-11-16 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハ
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2008028355A (ja) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2008103673A (ja) * 2006-09-20 2008-05-01 Siltronic Ag 半導体用シリコンウエハ、およびその製造方法
JP2010153706A (ja) * 2008-12-26 2010-07-08 Siltronic Ag シリコンウエハ及びその製造方法
JP2011155258A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6663708B1 (en) 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
JP2007045662A (ja) 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
DE102008046617B4 (de) 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051504A (ja) * 2001-06-28 2003-02-21 Samsung Electronics Co Ltd Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法、これにより製造されたシリコンウェーハ及び単結晶シリコンインゴットの製造のためのチョクラルスキープーラ
JP2005311200A (ja) * 2004-04-23 2005-11-04 Komatsu Electronic Metals Co Ltd シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
JP2006312576A (ja) * 2005-04-08 2006-11-16 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハ
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2008028355A (ja) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2008103673A (ja) * 2006-09-20 2008-05-01 Siltronic Ag 半導体用シリコンウエハ、およびその製造方法
JP2010153706A (ja) * 2008-12-26 2010-07-08 Siltronic Ag シリコンウエハ及びその製造方法
JP2011155258A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216375A (ja) * 2014-05-09 2015-12-03 ジルトロニック アクチエンゲゼルシャフトSiltronic AG シリコンからなる半導体ウエハおよびその製造方法
CN108368638A (zh) * 2015-12-11 2018-08-03 硅电子股份公司 由单晶硅制成的半导体晶片及其生产方法
JP2019503960A (ja) * 2015-12-11 2019-02-14 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作製される半導体ウェハおよびその製造方法
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2019505467A (ja) * 2015-12-22 2019-02-28 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 均質な径方向の酸素変化量を有するシリコンウェハ
CN108474137B (zh) * 2015-12-22 2021-02-26 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2020502028A (ja) * 2016-12-15 2020-01-23 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス
JP2019145597A (ja) * 2018-02-16 2019-08-29 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
WO2019159539A1 (ja) * 2018-02-16 2019-08-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
US11408092B2 (en) 2018-02-16 2022-08-09 Shin-Etsu Handotai Co., Ltd. Method for heat-treating silicon single crystal wafer
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JPWO2020213230A1 (ja) * 2019-04-16 2020-10-22
JP7388434B2 (ja) 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
US11959191B2 (en) 2019-04-16 2024-04-16 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and silicon single crystal wafer
WO2024009659A1 (ja) * 2022-07-08 2024-01-11 株式会社Sumco シリコンウェーハ及びその製造方法

Also Published As

Publication number Publication date
US9458554B2 (en) 2016-10-04
DE102012214085A1 (de) 2014-05-15
TWI539041B (zh) 2016-06-21
SG2013056395A (en) 2014-03-28
DE102012214085B4 (de) 2016-07-07
JP5693680B2 (ja) 2015-04-01
CN103578976A (zh) 2014-02-12
KR101494730B1 (ko) 2015-02-23
US20160053405A1 (en) 2016-02-25
KR20140020188A (ko) 2014-02-18
TW201445013A (zh) 2014-12-01
US20140044945A1 (en) 2014-02-13
MY161961A (en) 2017-05-15
CN103578976B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5693680B2 (ja) 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
US20060189169A1 (en) Method for heat treatment of silicon wafers
US8231852B2 (en) Silicon wafer and method for producing the same
US10177008B2 (en) Silicon wafer and method for manufacturing the same
JP2005322875A (ja) シリコンウェーハ及びその製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
CN107210223B (zh) 硅晶圆的制造方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JP2010147248A (ja) アニールウェハおよびアニールウェハの製造方法
CN110062824B (zh) 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP2008160069A (ja) シリコンウエハ及びその製造方法
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
JP7342909B2 (ja) シリコンウェーハ及びその製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250