JP2005311200A - シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板 - Google Patents

シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板 Download PDF

Info

Publication number
JP2005311200A
JP2005311200A JP2004128841A JP2004128841A JP2005311200A JP 2005311200 A JP2005311200 A JP 2005311200A JP 2004128841 A JP2004128841 A JP 2004128841A JP 2004128841 A JP2004128841 A JP 2004128841A JP 2005311200 A JP2005311200 A JP 2005311200A
Authority
JP
Japan
Prior art keywords
nitrogen
heat treatment
wafer
rta
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004128841A
Other languages
English (en)
Other versions
JP4794137B2 (ja
Inventor
Susumu Maeda
進 前田
Takahisa Sugiman
貴久 杉万
Shinya Sadohara
晋弥 佐土原
Shiro Yoshino
史朗 芳野
Kozo Nakamura
浩三 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP2004128841A priority Critical patent/JP4794137B2/ja
Priority to TW094107680A priority patent/TWI261299B/zh
Priority to US11/578,814 priority patent/US7759227B2/en
Priority to CN2005800118820A priority patent/CN1943022B/zh
Priority to DE112005000863.0T priority patent/DE112005000863B4/de
Priority to PCT/JP2005/007716 priority patent/WO2005104208A1/ja
Publication of JP2005311200A publication Critical patent/JP2005311200A/ja
Application granted granted Critical
Publication of JP4794137B2 publication Critical patent/JP4794137B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 窒素含有雰囲気におけるRTA後のBMD密度のウェーハ深さ方向M字分布形態を任意に制御し、デバイスメーカー毎に要求が異なる近接ゲッタリング構造を自在に制御出来る方法を提供する。
【解決手段】 表面近傍に無欠陥層を有するシリコンウェーハを製造するために所定のシリコンウェーハを熱処理する方法であって、該熱処理用シリコンウェーハの深さ方向の窒素濃度分布を制御することにより所望の内部欠陥密度分布を形成させる熱処理方法を提供する。
【選択図】 図13

Description

本発明は、シリコン単結晶から得られる集積回路等を形成させるためのシリコン半導体用基板に関し、シリコン半導体基板の深さ方向の欠陥密度分布を制御する熱処理方法に関する。
半導体の集積回路などデバイスに用いられるシリコン半導体用基板(ウェーハ)は、主にチョクラルスキー法(CZ法)によるシリコン単結晶から製造されている。CZ法は、石英るつぼ内の溶融シリコンに種結晶を浸けて引上げ、単結晶を成長させるもので、このシリコン単結晶には溶融シリコンを保持した石英るつぼから酸素が混入してくる。この酸素は、結晶凝固直後の高温では十分結晶に固溶しているが、結晶が冷却されるにつれて溶解度が急速に減少するので、通常単結晶中には過飽和な状態で存在している。
この単結晶から採取したウェーハ中で過飽和に固溶した酸素は、その後のデバイスの製造工程における熱処理により酸化物として析出してくるが、その析出物がウェーハ表層のデバイス作製領域に生じると、デバイスの性能を阻害する。しかしながらその反面、シリコン基板内部に生じた析出物はBMD(Bulk Micro Defect)とも呼ばれ、デバイスの製造過程でウェーハに侵入しその性能を劣化させる重金属不純物を捕獲するゲッタリング源として有効に作用する。このBMDを利用したゲッタリングは特にイントリンシックゲッタリングと呼ばれ、有害な重金属のゲッタリング方法として広く採用されている。BMDがゲッタリング源として効果的に作用するためには、ある程度以上の密度でウェーハ中に存在する必要があるが、その存在密度が高くなり過ぎると基板の機械的強度が低下するなどの難点が生じてくる。
このようなデバイス製造過程に対して、ウェーハ表層のデバイス作製領域は無欠陥とし、内部にはゲッタリング源のBMDを有効な密度で生じさせる熱処理サイクルが提案されている。その代表的なものは(a)酸化性雰囲気中にて、1100℃以上の高温で5〜100時間加熱する酸素の外方拡散処理を行って表面に低酸素層、すなわちDenuted Zone(以下DZという)と呼ばれる無欠陥層となる部分を形成させ、次いで(b)600〜750℃の低温で加熱することにより、ウェーハ内部に有効な析出核を形成させた後、(c)1000〜1150℃の中温あるいは高温で熱処理し前記析出核にBMDを成長させてゲッタリング源を確保するという高−低−高(または中)サイクルと呼ばれている処理方法である。しかし、この処理方法は多くの時間を要し、生産性が必ずしも良いわけではない。
近年、このような複雑かつ長時間に及ぶ熱処理を行わなくとも、同様なBMDのウェーハ深さ方向構造を付与することが出来る急速昇降温熱処理技術(RTA;Rapid Thermal Annealing)が提案されている。これらの技術は、秒オーダーという非常に短時間で熱処理が終了するだけでなく、BMD密度のバラツキの原因となっていた結晶の熱履歴や酸素濃度などのバラツキによる析出の不均一さを抑制することができる。このRTAにアルゴン(Ar)雰囲気(以下「Ar雰囲気」という)を用いて、この後BMD成長熱処理を行うことにより、表層には十分な深さのDZを確保し、内部は高密度のBMDを発生させ得ることが知られている。このBMDの分布形態は、その形状から逆U字分布と呼ぶことができる。このようなAr雰囲気RTAにより得られるBMD分布に関し、RTAにおける保持温度、保持時間および保持温度からの冷却速度を制御することにより、DZの深さと内部BMDの密度を制御できることが示されている(例えば、特許文献1)。しかし、この技術では、表層のデバイス作製領域に近い領域のBMD密度が高いわけではなく、有害な重金属のゲッタリング源となるBMDが高密度に存在する領域が表層から離れて存在するため、近年デバイスメーカーからの要望が大きい近接ゲッタリング効果が得られ難い。この要望とは、デバイスプロセスの低温化によりデバイス作成領域を汚染した重金属の拡散速度が遅くなるため、表層のデバイス作製領域からなるべく近い領域にゲッタリング源となるBMDを作り込みたいという要望である。
このための理想のBMD分布は、表面には十分な深さの無欠陥層が形成されかつ、表層に近い位置にゲッタリング源となるBMDが高密度に形成されたシリコンウェーハである。加えて前述のように、ウェーハ内部においてBMDの密度が高くなり過ぎると基板の機械的強度が低下するなどの難点が生ずるため、内部のBMD密度は高くなりすぎないことが望まれる。このような理想的BMD分布は、Ar雰囲気RTAによる逆U字に対しM字分布と呼ぶことができる。このBMDのM字分布は、窒化ガス、例えばN、NH等や、これらの窒化ガスとAr(アルゴン)、O(酸素)、H(水素)等との混合ガス雰囲気でのRTAにより得ることができる。例えば、800℃から1280℃までの範囲のRTA保持温度、かつ1秒から5分までの範囲のRTA保持時間で、急速加熱・冷却(例えば、50℃/secの昇温または降温)のRTA後、酸素析出熱処理(例えば800℃で4時間+1000℃で16時間)を行うことにより、ウェーハ表層にDZが形成されるとともに、DZに近接する内部に最高BMD密度を有する高密度層が形成され、さらにこれらの高密度層の内側に最低BMD密度を有する低密度層が形成される(例えば、特許文献2)。そして、特許文献2では、前記最高BMD密度を3.5×10cm−3以上、また、前記最低BMD密度を2.5×10cm−3以下とすることが記載されている。さらに、酸素濃度が11〜17×1017atoms/cmの基板用素材を用い、窒素を含む雰囲気中で昇温速度を10〜30℃/secとして1100〜1300℃に加熱し、1〜25℃/secの冷却速度にてRTA処理を行うことにより、表面に深さ10μm以上の無欠陥層を有し、かつBMD密度がウェーハ深さ中心部では低く、表面の無欠陥層に近い方は高いシリコン半導体用基板を作製し得る(例えば、特許文献1又は2)。
特開2002−110683号公報 特開2003−7711号公報
ここで問題は、前述の特許文献1及び2では、M字分布の形態、すなわち、BMD密度の最大値やそれを示す位置のウェーハ表面からの距離、さらにウェーハ内部でのBMD密度を任意の値に制御する具体的な方法が明示されていないことである。この不具合は、M字を決定する最も重要なファクターを的確に制御することが欠けていたことによる。従って、これらの技術では、BMD分布を任意の形状に制御する方法が示されておらず、よって、これらの技術をもってデバイスメーカー毎に要求が異なるシリコンウェーハの近接ゲッタリング機能を個々に満たしていくことは困難であった。
本発明の目的は、窒素含有雰囲気を用いた急速昇降温熱処理で得られるウェーハ深さ方向のBMD密度のM字分布において、その分布形態が任意に制御されたシリコンウェーハを提供すること、及びそのようなシリコンウェーハを安定して得るための熱処理方法の提供にある。
本発明者らは、窒素雰囲気RTAによるM字型BMD分布付与効果につき種々の検討を行った。これより、表面付近のBMD分布が、RTA中雰囲気からシリコンウェーハ中に内方拡散した窒素の濃度プロファイルに相似していることに気づき、よって、この窒素がBMDのM字分布の形成に寄与していることを見いだした。まず、RTA雰囲気の違いによるウェーハ深さ方向BMD分布形態の違いを説明する。図1は窒素雰囲気RTAによるBMD分布の一例である。表層に近い領域に高密度のBMDが形成され、内部のBMD密度は低い典型的なM字分布を示している。これに対し、雰囲気にArを使用すると図2のような分布となる。窒素の場合とは対照的に、内部のBMD密度が高く、表層に向かい密度は徐々に低下する典型的な逆U字分布を示している。このように、RTA雰囲気の違いはBMD分布に大きく影響し、特に、窒素を用いると表層近傍のBMD密度を大きく増加させ得ることがわかる。
次に、RTA中雰囲気からシリコンウェーハ中に内方拡散する窒素とBMD密度の関係について説明する。図3は、窒素雰囲気RTAによりシリコンウェーハ内に拡散した窒素の濃度と、窒素雰囲気RTA後のBMD密度(BMDN2)とAr雰囲気RTA後のBMD密度(BMDAr)の各シリコンウェーハ深さ方向位置における差(BMDN2−BMDAr)の関係を示す。図3(a)に示したデータは、酸素濃度13×1017atoms/cmのウェーハに対し、保持温度(保持温度範囲という概念を含む)1150〜1250℃、保持時間10〜90secの範囲のRTA処理を行って得ており、これらの関係に対するRTAの冷却速度依存性を調査するためいくつかの保持温度及び保持時間条件に対し、2通りの冷却速度水準(90℃/secと10℃/sec)の実験を行った。また、ウェーハ酸素濃度の影響を調査するため、図3(b)に保持温度1250℃、保持時間30sec、冷却速度90℃/secの条件に対し、酸素濃度を3通り(15×1017atoms/cm,13×1017atoms/cm,11×1017atoms/cm)変えた実験を行った。BMD密度差におけるそれぞれのBMD密度は同一のRTA条件から求めた。また、窒素雰囲気RTAによりウェーハ内に拡散した窒素の濃度は、SIMS(Secondary Ion Mass Spectroscopy)により測定した。図3に示したBMD密度差(BMDN2−BMDAr)は、シリコンウェーハの表面から40μmは除外したウェーハ内部のBMDの値より求めた。これは、後に詳細に説明するが、RTAの急冷中に空孔の外方拡散により空孔濃度が低くなったウェーハ表層では、BMDの発生に大きく影響する窒素の空孔捕獲効果が急激に減少し、よって、BMD密度に冷却速度依存性が現れるからである。図3より、窒素が1×1014atoms/cm以上注入されるとBMD密度差が増加し、また窒素濃度とBMD密度差との間に相関が認められることがわかる。さらに、この関係はRTAの冷却速度や、ウェーハ酸素濃度に依存しないことがわかる。これらは窒素雰囲気RTAによるBMD密度のウェーハ表面付近での増加は、窒素濃度が1×1014atoms/cm以上浸透した部分で現れ、また、窒素濃度のみに依存していることを示している。RTAの保持温度や保持時間は雰囲気からウェーハ内に内方拡散する窒素の濃度分布を決定するので、よって、図3に示したBMD密度差と窒素濃度の関係に対するこれらのRTA条件の影響は窒素濃度へ反映される。従って、窒素雰囲気RTAにおける表層近傍のBMD密度制御は、RTAの保持温度、保持時間及び雰囲気窒素分圧等でウェーハ内に内方拡散する窒素濃度分布を制御することにより、冷却速度によらず任意の値に制御することができる。
ここで一例として、RTA雰囲気にArと窒素の混合ガスを用いこの混合ガスの窒素分圧を変えて、ウェーハに内方拡散する窒素の濃度分布を制御した実験結果を示す。窒素の分圧は、0%,0.2%,0.5%,1%,100%とした。また、RTAの保持温度は1250℃、保持時間は30s、保持温度からの冷却速度は60℃/sで統一した。窒素濃度はRTA後にSIMS(Secondary Ion Mass Spectroscopy)により測定した。結果を図4に示す。これより、窒素を含んだ雰囲気では、表層側で窒素濃度が高く内部に向かい徐々に減少していることがわかる。また、表面から100μmの範囲では、窒素分圧が高いほど窒素濃度は高くなる。これらは、RTA中に雰囲気からウェーハ内部に窒素が拡散するとともに、窒素分圧の増加とともにウェーハ表層近傍へ拡散する窒素量が増加していることを示し、よって、窒素分圧により窒素濃度を実質的に任意に制御できることを表している。最表面で窒素濃度が減少するのは、RTA急冷中の窒素の外方拡散による。一方、窒素を含まない(窒素分圧0%)雰囲気では、RTA後、窒素は検出されていない。この例は、雰囲気の窒素分圧により表層近傍の窒素濃度を制御した例であるが、この窒素濃度は後述するように拡散方程式による計算結果と良く一致する。すなわち、窒素の移動は拡散律則であるため、RTAの保持温度や保持時間などでも容易に制御できる。
以下に、RTAにより内方拡散する窒素濃度を計算で求めた例について説明する。まず、境界条件として表面の窒素濃度を決める必要がある。図5に本発明者らが決定したシリコン結晶中の窒素の熱平衡濃度とRTA雰囲気窒素分圧及び温度の関係を示す。図5中のプロットは、Ar及び窒素混合ガス雰囲気下で、窒素分圧を変化させたRTA処理後(保持温度1250℃,1200℃,1100℃,保持時間いずれも30sec)、SIMSにより評価したシリコンウェーハ表面近傍の窒素濃度である。計算の境界条件として図5中に示したライン、すなわち(1)式及び(2)式で示す熱平衡濃度Ceqを与えることが出来る。
Figure 2005311200
Figure 2005311200
ここで、各変数は以下のように規定される。
Pは、窒素分圧であり、窒素(N)が100%の時、P=1.0となる。また、kはボルツマン定数であり、具体的には、8.6171×10−5 [eV/K]である。更に、Tは絶対温度[K]である。
次に、計算には拡散定数が必要であるが、これは文献[T. Itoh、T. Abe、Appl.Phys.Lett.Vol.53(1988)page 39]に示された(3)式を使用した。
Figure 2005311200
これらを用いて計算したRTA窒素雰囲気からウェーハ内に拡散する窒素濃度分布と実測窒素濃度分布(SIMSにより測定)を図6に示す。RTA条件は、保持温度1250℃、保持時間30s、保持温度からの冷却速度は60℃/s、雰囲気窒素分圧1%である。これより、計算による窒素の内方拡散挙動が実測値を良く再現できていることがわかる。このように、RTA雰囲気からウェーハ内へ拡散する窒素濃度はRTA保持温度、保持時間、雰囲気窒素分圧から計算でも容易に予測でき、従って、その推定は容易で実プロセスでも精度良く制御可能である。
次に、窒素雰囲気RTAにより内方拡散する窒素濃度とそれに対応するBMD密度の関係について説明する。窒素雰囲気RTA後のBMD密度(BMDN2)とAr雰囲気RTA後のBMD密度(BMDAr)の各シリコンウェーハ深さ方向位置における差(BMDN2−BMDAr)は、図3に示したように、窒素濃度が1×1014atoms/cm以上浸透した部分で現れ、また、窒素濃度のみに依存していた。RTAの保持温度や保持時間は雰囲気からウェーハ内に内方拡散する窒素の濃度分布を決定するので、よって、図3に示したBMD密度差と窒素濃度の関係に対するこれらのRTA条件の影響は窒素濃度として反映された。一方、Ar雰囲気によるBMD密度(BMDAr)は、次に述べるように、RTA後にウェーハ内に残留する空孔濃度(C)と強い相関があることが知られている。例えば、特表2002−524852号公報(MEMC特許)やR.Falster et al., Phys. Stat. sol.(b)222,219(2000)では、Cを白金拡散法により実験的に求め、これとBMD密度を関係づけた。また、文献M.Akatsuka et al., Jpn. J. Appl. Phys. Vol. 40(2001)pp.3055や文献R.Falster et al., Phys. Stat. sol.(b)222,219(2000)では、空孔や格子間シリコン原子の拡散・対消滅挙動を数値計算することによりCを求め、これとBMD密度の関係を整理した。数値計算によるCの導出は白金拡散法等の実験的手法と比較して簡便であるが、使用する物性値により計算結果は変化し、よって計算精度を大きく左右する。本発明では、本発明者らの一部によるK.Nakamura、 T.Saishoji、 J.Tomioka、 Solid State Phenomena 82−84 (2002)25に示した点欠陥物性値を使用して数値計算を行うことで、精度の良いRTA後の残留空孔濃度Cを得ることが出来る。以下にその方法について説明する。まず、境界条件として、RTAプロセス中、シリコンウェーハ表面には、熱平衡濃度の空孔及び格子間シリコン原子が導入されるとした。これらの熱平衡濃度は温度のみに依存する関数であり、空孔(CV, eq)及び格子間シリコン原子(CI, eq)の熱平衡濃度は、それぞれ、(4)式、(5)式で表されるとした。
Figure 2005311200
Figure 2005311200
ここで、Tは絶対温度[K],Tmpはシリコンの融点(1685 [K])を表す。RTAの各温度において、ウェーハ表面に熱平衡濃度で導入された空孔と格子間シリコン原子は、ウェーハ内部で生じるそれぞれの濃度勾配に応じて拡散移動する。この拡散挙動は、空孔(D)と格子間シリコン原子(D)の拡散定数により支配され、これらはそれぞれ(6)式、(7)式で表されるものを使用した。
Figure 2005311200
Figure 2005311200
さらに、導入された空孔と格子間シリコン原子は、対消滅により互いの濃度を減少する。この対消滅反応は、(8)式により表される対消滅反応の反応定数で示されるとした。
Figure 2005311200
ここで、aは、対消滅反応が生じる臨界距離、ΔGIVは、対消滅の障壁エネルギーである。これらの式を基にして、RTAにおける点欠陥の拡散及び対消滅反応は以下の式で表される。
Figure 2005311200
Ar雰囲気によるRTAプロセス後にウェーハ内に残留する空孔濃度Cは、初期状態としてウェーハ深さ方向に均一にRTA初期温度に対応する空孔と格子間シリコン原子の熱平衡濃度を与え、RTAプロセスの進行、つまりウェーハ温度の変化に応じて(9)式を数値計算することにより導出可能である。このような数値計算により求めたCと対応するAr雰囲気による実測BMD密度の関係の一例を図7に示す。図7に示したBMD密度は、保持温度(1150,1200,1250℃)、保持時間(10,20,30sec)、冷却速度(90,10℃/sec)を変えたRTA処理から得たデータである。これより、Ar雰囲気によるBMD密度は計算で求めたCと強い相関があり、よって、RTAの保持温度、保持時間、冷却速度に対するBMD密度は予測できることになる。
ここまでに述べたBMDArとCの関係と、先に述べたBMDN2−BMDArと窒素濃度の関係から、窒素雰囲気によるBMD密度(BMDN2)と窒素濃度の関係は1:1で結びつけられる。そして、窒素はRTA中に雰囲気からウェーハ内に内方拡散するため、前述のようにRTA保持温度、保持時間、雰囲気の窒素分圧から計算で求まり、よってウェーハ深さ方向任意位置のBMD密度を容易に制御できることになる。特に、ウェーハ表面付近ではAr雰囲気によるBMD密度は非常に低くなるので、窒素雰囲気によるBMD密度は窒素濃度のみで決まる。
以上のことから、ウェーハ表層近傍のBMD密度分布を厳密に制御するには、ウェーハに内方拡散する窒素濃度を制御することで可能であることが明らかになった。そして、この窒素濃度分布はRTAの保持温度、保持時間及び雰囲気窒素分圧等で容易に制御できるため、窒素雰囲気RTAによる表層近傍のBMD密度を実質的に任意の形状に制御できることになる。
次に、本発明におけるシリコンウェーハ内部のBMD密度の制御について説明する。図3からは、窒素濃度が1×1014atoms/cm以下では、窒素雰囲気RTAによるBMD密度とAr雰囲気によるそれとの差が無くなっていることがわかる。これは、RTAという短時間処理において窒素の内方拡散がウェーハ内部まで及ばない領域では、窒素起因のBMDが生じないことを示す。よって、この領域のBMD密度は、Ar雰囲気によるそれと同じになる。これらは、後述するようにRTAの高温保持中に導入された熱平衡濃度の空孔と格子間シリコン原子の、急冷中の外方拡散と対消滅により決まる残留空孔濃度に支配される。従って、ウェーハ内部のBMD密度は、RTAの保持温度及び冷却速度により制御すればよい(特開2002−110683号公報参照)。
次に、DZの深さの制御について説明する。DZは、特開2002−110683号公報に記されているようにRTAの冷却速度により制御すればよい。後述するようにウェーハ表層近傍のBMD密度は、RTAにおける急冷中の窒素による空孔捕獲状態に大きく依存する。従って、RTAの冷却速度は表層近傍のBMD密度、よって、DZの深さを制御する重要な制御パラメータとなる。ここで、冷却速度により、DZを制御した例を図8に示す。RTAの条件は、保持温度1250℃、保持時間30secである。雰囲気にはArと窒素の混合雰囲気を用い、窒素の分圧を0.2%〜100%の範囲で変えて実験を行った。これより、窒素分圧別に冷却速度の増加によりDZが縮小していることがわかる。よって、DZの制御は雰囲気の窒素分圧が決定されるとRTAの冷却速度により可能であることがわかる。ここで、請求項7の発明において、窒素濃度のウェーハ深さ方向限定位置を表面から10μmとした理由は以下のようである。つまり、窒素濃度評価の簡便性から考えるとウェーハ最表面で窒素濃度を限定したいが、最表面の窒素濃度はRTA冷却中窒素の外方拡散によりに濃度が変化し制御が困難となるため、冷却中の変化が少ない10μmの位置が窒素濃度限定位置としては適当だからである。また、本発明において、使用するシリコンウェーハの酸素濃度を9〜17×1017atoms/cm−3としたのは、酸素濃度が9×1017atoms/cm−3を下回ってはウェーハの機械的強度が低下しRTA処理中ウェーハにスリップが導入され、酸素濃度が17×1017atoms/cm−3を上回っては発生するBMD密度が過多となりDZの確保が困難になるためである。さらに、窒素含有雰囲気を用いたRTAにおいてBMD分布を制御するため、以下の制御因子は次のような範囲で設定することが望ましい。まず、RTA保持温度は、1100〜1300℃の範囲が望ましい。これは、保持温度が1100℃未満では、空孔の導入量がきわめて低いためBMDが形成されにくく、1300℃を越えると、基板にスリップが発生することを避けがたくなるためである。
次に、RTA保持時間は短時間処理というRTAの長所を生かしつつ、窒素の拡散距離を決定するため1〜300secの範囲が好ましい。雰囲気窒素の分圧は、図8に示したように分圧が高くなりすぎるとDZの確保が困難となる。また、分圧が高くなりすぎるとウェーハ表面に窒化膜が形成されウェーハ表面の面荒れがひどくなるので、0.1〜1%の範囲が望ましい。さらに冷却速度は、図8に示したように冷却速度が小さいと深いDZが確保出来、かつ、冷却速度を大きくしすぎるとウェーハ面内温度差が多大になり熱応力によるスリップが発生しやすくなるため、1〜100℃/sの範囲が望ましい。
次に、窒素雰囲気でRTAを行うことによりBMDがM字分布になる理由をAr雰囲気の場合と比較しながら図を使って説明する。図9(a)は、Ar雰囲気RTAにおける高温保持時のシリコン結晶の原子空孔濃度(Concentration of vacancy;以下Cという)と格子間シリコン原子濃度(Concentration of Interstitial silicon atom;以下Cという)のウェーハ深さ方向分布(表面から中心まで)を示す。高温保持中のC、Cは、保持時間が十分に長ければ、その温度におけるそれぞれの熱平衡濃度に保たれ、図9(a)に示すようにウェーハ深さ方向に均一な分布となる。高温保持が終了するとウェーハは数十℃/secという冷却速度で急冷されるが、急冷中空孔と格子間シリコン原子は対消滅と外方拡散によりそれぞれの濃度を減少する。格子間シリコン原子は拡散が速いためウェーハ内部まで外方拡散効果がおよび、よってその濃度は著しく低下する。逆に空孔は拡散が遅いため表層近傍では外方拡散により濃度は低下するがウェーハ内部では高濃度に残留する。従って、RTA後は図9(b)に示すような分布形態で空孔がウェーハ内に残留する。この後の熱処理により発生するBMDの発生核は、この残留空孔(v)と酸素原子(O)2個で構成されるOVという化学種であると考えられている[V.V. Voronkov Materials Science and Engineering B73(2000) 69−76]。よって、Ar雰囲気RTAにおけるBMD分布は、図10に示すようにRTA後のC分布を反映した逆U字となる。
一方、窒素雰囲気の場合は以下のようになる。高温保持時、C、C分布は温度のみで決まるためArの場合と同様となる。しかし、雰囲気に窒素を用いるとこの窒素がシリコンウェーハ内に内方拡散するので、図11(a)に示すようなC、C及び窒素濃度分布となる。この状態から急冷すると、冷却中に窒素が空孔を捕獲し、NVを形成する。NVはOVへの空孔の供給源として働くため、BMD密度を支配する重要な化学種となる。しかしながら、Cが非常に低いウェーハの極表面近傍ではNVとしての空孔の保持が困難(NVの乖離)となり、NV濃度は低下する。窒素とは無関係の空孔の濃度分布(C)はArの場合と同じになる。よって、C、NV及び窒素濃度分布は図11(b)に示す形となる。表面極近傍の窒素濃度の局所的な低下は、冷却中の外方拡散による。この後の熱処理によるBMDの核発生はNV分布を反映し、NV分布は、概略冷却開始直前の窒素濃度分布を反映するので、BMD分布は図12に示すようなM字分布となる。
次に、窒素雰囲気RTAによるDZの形成を以下に説明する。ウェーハの極表層では、RTAの急冷中、空孔は直ちに外方拡散によりウェーハ外へ消滅する。このため、空孔濃度が低下した極表層近傍では窒素による空孔の捕獲効果が弱まり、NV濃度も低下する。この空孔の外方拡散量は前述のように冷却速度に大きく依存する。急冷だと空孔の外方拡散量が小さくなるので、ウェーハ極表層までNVが生成されてDZは浅くなる。一方、徐冷では、空孔の外方拡散量が大きくなるので、NVの生成領域はウェーハ内部にとどまりDZは深くなる。このように、窒素雰囲気RTAによるDZは、冷却速度により制御できる。
従来は、窒素雰囲気でのRTA処理により表層付近のBMD密度が増加する理由は、ウェーハ表面の窒化により空孔の注入がおこり、この空孔がBMDの核形成に寄与するためと考えられていた。しかしながら、ここまで説明してきたとおり、本発明においてM字分布の主因はRTA雰囲気からウェーハ中に拡散する窒素であることが明らかになった。従って、DZ直下のBMD密度分布の制御は、シリコンウェーハに内方拡散する窒素濃度を制御することで可能となる。そして、この窒素濃度分布はRTAの保持温度、保持時間及び雰囲気窒素分圧等で容易に制御できる。また、ウェーハ表層のDZの深さは、前述のように最表層近傍のNV濃度に対応すると考えられ、よって、RTAの冷却速度や雰囲気窒素分圧により制御出来る。また、窒素の内方拡散が及ばないシリコンウェーハ内部のBMD密度は、RTA後にシリコンウェーハ内に凍結される空孔濃度により決まるので、RTA保持温度、冷却速度により制御可能となる。
より具体的には、以下のようなものを提供する。
(1) 表面近傍に無欠陥層を有するシリコンウェーハにあって、窒素若しくは窒素を含んだ雰囲気ガスを用いた熱処理後に、該シリコンウェーハ表面から10μmの位置で窒素濃度が1×1014atoms/cm以上であることを特徴とするシリコンウェーハ。
また、表面近傍とは、例えば、表面から約20μm以内を意味することができ、より好ましくは、約15μm以内、さらにより好ましくは、約10μm以内であるとよい。深さの基準となる表面は、当該ウェーハの研磨された研磨シリコンウェーハの場合は、研磨前のシリコンウェーハの表面であってよい。また、当該ウェーハのエピタキシャル成長後のシリコンウェーハの場合は、エピタキシャル成長前の当該シリコンウェーハの表面であってよい。また、上記シリコンウェーハは、主にいわゆるCZ法により、或いは、MCZ法により製造されたシリコンから取り出すことができる。また、無欠陥層とは、LST(Laser Scattering Tomography)法やエッチング後顕微鏡による観察方法等において欠陥が検出されない層ということができる。すなわち、実質的に無欠陥の層ということができる。無欠陥層より深い側であって近接するところは、無欠陥層には入らないが、無欠陥層に十分近く、特に、後工程での加工・処理によりデバイス製作領域を汚染した重金属不純物等がこの領域のBMDまで移動できる範囲内であってよい。この無欠陥層より深い側であって近接するところに高い窒素濃度が存在することが好ましい。更に、後に述べる実施例では直径200mmのシリコンウェーハが例示されているが、それより直径が小さなものや大きなものに対しても同様に本発明が適用可能であることはいうまでもない。例えば、直径300mmのシリコンウェーハへの適用は可能である。
(2) 表面近傍に無欠陥層を有するシリコンウェーハを製造するために所定のシリコンウェーハを熱処理する方法であって、該熱処理用シリコンウェーハの深さ方向の窒素濃度分布を制御することにより所望の内部欠陥密度分布を形成させる熱処理方法。
ここで、所定のシリコンウェーハとは、無欠陥層を有するシリコンウェーハを製造する原料として適切なシリコンウェーハであればよく、CZ法又はMCZ法で作成されたインゴットよりスライス等を行なって得られたものを含む。
(3) 前記熱処理方法は、所定の分圧を有する窒素成分を含むガスを少なくとも含む雰囲気ガス中で行うものであり、所定の昇温速度で昇温し、所定の保持温度範囲で所定の保持時間保持した後、所定の降温速度で降温する上記(2)記載の熱処理方法。
ここで、窒素成分とは、窒素元素を含む化合物を含むことができる。例えば、窒素ガス、アンモニア(NH3)、その他の化合物、又はこれらの混合物を含んでよい。また、保持温度範囲は、ある一定の温度を保持したものであってもよく、周期的に又はランダムに変化する温度をこの保持温度範囲内に保持しているものでもよい。また、昇温速度又は降温速度(冷却速度を含む)は、ほぼ一定であってもよく、ある範囲内で変動するものであってもよい。
(4) 前記熱処理方法は、予め深さ方向の所望の内部欠陥密度分布を決定し、該内部欠陥密度分布と前記窒素濃度分布をマッチングさせた後、前記窒素濃度分布を達成するように、前記窒素分圧、前記昇温速度、前記保持温度範囲、前記保持時間、前記降温速度を決定する上記(3)記載の熱処理方法。
所望の欠陥密度分布は、後工程のシリコンウェーハの加工・処理における仕様に従って決定することができる。この決定された欠陥密度分布に従って、対応する窒素濃度分布を決定することができる。この対応関係は、予め種々の実験及び/又は理論或いは計算により求めることができる。窒素濃度分布は、より直接的に熱処理中の窒素分圧、昇温する温度勾配、保持温度範囲と時間、降温する温度勾配によって規定されるため、欠陥密度分布を制御するよりも容易となる。
(5) 前記窒素濃度の分布は、深さ方向においてほぼM字型となる上記(2)から(4)いずれか記載の熱処理方法。
(6) 表面付近には十分な深さの無欠陥層が形成され、かつ表面に近い位置に高密度の欠陥が形成されたシリコンウェーハであって、前記無欠陥層の深さやこれに近接するウェーハ内部の深さ方向欠陥密度分布を任意に制御することを特徴とする熱処理方法。
(7) 少なくとも窒素成分を含んだ雰囲気ガスを用いた熱処理後に、該シリコンウェーハ表面から10μmの位置で窒素濃度が1×1014atoms/cm以上となるように窒素を浸透させることを特徴とする上記(6)に記載の熱処理方法。
(8) 酸素濃度が9〜17×1017atoms/cmのシリコン単結晶より採取したシリコンウェーハを用いて行なう熱処理であって、急速昇降温熱処理工程を含み、該急速昇降温熱処理工程は所定の保持温度に所定の保持時間保持する保持工程を含み、前記所定の保持温度は1100〜1300℃であり、前記保持時間は1〜300秒であり、前記雰囲気ガス中の窒素の分圧が0.1〜1%であり、前記保持温度範囲からの降温速度が1〜100℃/秒である上記(7)記載の熱処理方法。
(9) 上記(2)から(8)いずれか記載の熱処理方法により処理されたシリコンウェーハ。
本発明よれば、窒素の濃度分布を所定の分布に制御することにより、所望のBMD分布を得ることができることになる。また、窒素含有雰囲気におけるRTA後のBMD密度のウェーハ深さ方向M字分布形態を任意に制御できるため、デバイスメーカー毎に要求が異なる近接ゲッタリング構造を自在に制御出来るようになる。
以下、図面を参照して本発明を実施するための形態について説明する。
以下に、本発明によるBMD密度のM字分布形態を設計する具体的な方法を説明する。以下に説明する手順からなる方法は、本発明を利用してBMD密度のM字分布形態を作成する一例であるが、本発明による方法は、これに限定されるものではない。論理的に若しくは実質的に類似する別の方法も全て本発明に含むことができる。図13は、上述の一例を流れ図で示している。まず、デバイスに要求されるスペックから次の4項目を設定する(S110)。(i)DZ深さ(Xdz)、(ii)表面付近のピークBMD密度(BMDmax)、(iii)BMDmaxの表面からの深さ(Xmax)、及び(iv)内部BMD密度(BMDin)である。
次に、DZ深さ(Xdz)から、図14に示したDZ深さと冷却速度及び窒素分圧の関係を用いて、窒素分圧と冷却速度を決定する(S120)。図14は、DZ深さ(Xdz)を10μmとした場合、例えば、窒素分圧0.5%とすれば、冷却速度が60℃/secと決定されることを例示している。このとき、窒素分圧の異なるものを幾つか用意しておけば、あるDZ深さに対して、窒素分圧と冷却速度との複数の組合せを得ることができる。
次にBMDmaxであるが、これはウェーハの表面付近での設定項目なのでAr雰囲気によるBMD密度は非常に低く、窒素雰囲気によるBMD密度は窒素濃度のみで決まる。よって、図3からこれに対応する窒素濃度が決定される(S130)。この窒素濃度と(iii)のXmaxから、これらを満足するRTA保持温度と保持時間の組み合わせが窒素の拡散数値計算により求められる(S140)。さらに、(iv)のBMDinを満足する空孔濃度(C)を図7に示した関係から求める。そして、前もって求めたRTA保持温度と保持時間の組み合わせの中から、この空孔濃度(C)を満足するRTA保持温度と保持時間を決定する。本発明により、このような設計手順でBMD密度のM字分布形態を任意に作り込むことが可能となる。
[実施例]本実施例では直径200mmのシリコンウェーハを用いているが、同様にして直径300mmのシリコンウェーハを用いることが可能である。以下、上記にて説明したデバイスに要求されるスペック4項目を表1のように設定し、これらを具体的に実施した例を示す。
Figure 2005311200
ここでは、RTA雰囲気として窒素とArの混合雰囲気の実施例を説明するが、雰囲気ガスはこれらに限定されるものではなく、窒素をウェーハ内に拡散し得るガスを含んでいればよい。本発明で用いられるシリコン基板の急速昇降温装置は、熱放射によるランプ加熱器のような装置や、高周波加熱方式等が一般的に用いられるが、加熱方式はこれらに限るものでは無い。
[実験例1]RTA雰囲気に窒素とAr混合ガスを用い、窒素分圧によりM字形状を制御した例を示す。以下にその方法を説明する。使用したシリコンウェーハの仕様は、直径200mm、導電型p型、抵抗率20Ω−cm、結晶方位<100>、初期酸素濃度14×1017atom/cm,(旧ASTM)である。雰囲気の窒素分圧は、0.2%,0.5%,1%とした。RTAの保持温度は1250℃、保持時間は30s、保持温度からの冷却速度は60℃/sで統一している。このRTA処理後、800℃×4H+1000℃×16Hの熱処理を行い、選択エッチング法によりBMD密度を計測した。得られたBMD密度のシリコンウェーハ深さ方向プロファイルを図15(a)に示す。これより、窒素分圧の上昇とともにBMD密度の最大値は上昇していることがわかる。これらのシリコンウェーハの深さ方向窒素濃度分布をSIMSにより測定した結果を図15(b)に示す。これより、ピーク近傍のBMD密度の深さ方向プロファイルが、雰囲気から内方拡散した窒素濃度のプロファイルに酷似していることがわかる。このように、雰囲気からウェーハに内方拡散する窒素濃度を窒素の分圧で制御することにより、BMD密度分布を任意に変化させ、DZ近傍のBMD密度最大値を制御することができる。これより、近接ゲッタリング効果を任意に変化させたシリコンウェーハを製造することが可能となる。
[実験例2]続いて、RTA雰囲気に窒素とArの混合ガスを用い、RTA保持時間によりM字形状を制御した例を示す。以下にその方法を説明する。使用したシリコンウェーハの仕様は、実験例1で使用したものと同一である。RTA処理時間を、60s,30s,10sと変えて雰囲気からウェーハ内に拡散する窒素濃度を制御した。RTAの保持温度は1250℃、保持温度からの冷却速度は60℃/sで統一している。雰囲気の窒素分圧は1%に固定した。このRTA処理後、800℃×4H+1000℃×16Hの熱処理を行い、選択エッチング法によりBMD密度を計測した。得られたBMD密度のシリコンウェーハ深さ方向プロファイルを図16(a)に示す。これより、保持時間の上昇とともにDZ近傍のBMD密度最大値は増加していることがわかる。また、保持時間の上昇とともに、BMD密度最大値を示す位置からウェーハ内部に向かうBMD密度の勾配は減少していることがわかる。この時のシリコンウェーハの深さ方向の窒素濃度分布を計算により求めた結果を図16(b)に示す。計算に用いたウェーハ表面窒素濃度は(2)式に示した熱平衡濃度、また、窒素の拡散係数Dは(3)式を用いた。これより、ウェーハ表面から中心に向かうBMD密度の勾配は、計算窒素濃度プロファイルに酷似していることがわかる。このように、雰囲気からウェーハに内方拡散する窒素濃度をRTA保持時間で制御することにより、BMD密度分布を任意に変化させ、DZ近傍のBMD密度最大値や内部に向かうBMD分布を制御することができる。これより、近接ゲッタリング効果を任意に変化させつつ、機械的強度を任意に変化させたシリコンウェーハを製造することが可能となる。
図17は、上述のように設定された(i)DZ深さ(Xdz)、(ii)表面付近のピークBMD密度(BMDmax)、(iii)BMDmaxの表面からの深さ(Xmax)、及び(iv)内部BMD密度(BMDin)の4項目を図解している。図中のグラフの上にはシリコンウェーハ10がその深さ方向を横軸にとって模式的に表されている。シリコンウェーハ10の厚みLは、横軸に左側の面12を基準にしたときに、右側の面14のX座標としてLとして表現されている。グラフの縦軸は、BMD密度をとっている。
窒素雰囲気によるウェーハ深さ方向のBMD密度分布の典型例を示す図である。 Ar雰囲気によるウェーハ深さ方向のBMD密度分布の典型例を示す図である。 窒素雰囲気RTAによりシリコンウェーハ内に拡散した窒素の濃度と、窒素雰囲気RTA後のBMD密度(BMDN2)とAr雰囲気RTA後のBMD密度(BMDAr)の各シリコンウェーハ径方向位置における差との関係を示す図である。 SIMSにより測定した窒素分圧を変化させた時のウェーハ深さ方向の窒素濃度分布を示す図である。 シリコン結晶中の窒素の熱平衡濃度と温度の関係を示す図である。 窒素雰囲気RTAによるシリコンウェーハ深さ方向窒素濃度の計算値と実測値とを比較して示した図である。 数値計算により求めたウェーハ深さ方向中心部の空孔濃度とAr雰囲気RTAによるBMD密度の関係を示す図である。 DZ深さと冷却速度及び窒素分圧の関係を示す図である。 Ar雰囲気での、RTA中及びRTA後のウェーハ深さ方向空孔欠陥及び格子間シリコン原子密度分布を示す図である。 Ar雰囲気での、RTA中及びRTA後のウェーハ深さ方向空孔欠陥及びBMD密度分布を示す図である。 窒素雰囲気での、RTA中及びRTA後のウェーハ深さ方向空孔欠陥、格子間シリコン原子、N、及びNV密度分布を示す図である。 窒素雰囲気での、RTA中及びRTA後のウェーハ深さ方向N及びBMD密度分布を示す図である。 BMD密度分布の設計手順を示すフローチャートである。 DZ深さと冷却速度及び窒素分圧の関係を示す図である。 窒素分圧を変化させてDZ近傍のBMD密度の最大値を任意に制御したM字分布とSIMSによるウェーハ深さ方向の窒素濃度分布を示す図である。 保持時間を変化させてDZ直下からウェーハ内部においてBMD密度の深さ方向勾配を任意に制御したM字分布と計算によるウェーハ深さ方向の窒素濃度分布を示す図である。 シリコンウェーハに設定するスペックを説明する図である。
符号の説明
10 シリコンウェーハ
12 表面
14 表面

Claims (9)

  1. 表面近傍に無欠陥層を有するシリコンウェーハにあって、
    窒素若しくは窒素を含んだ雰囲気ガスを用いた熱処理後に、該シリコンウェーハ表面から10μmの位置で窒素濃度が1×1014atoms/cm以上であることを特徴とするシリコンウェーハ。
  2. 表面近傍に無欠陥層を有するシリコンウェーハを製造するために所定のシリコンウェーハを熱処理する方法であって、
    該熱処理用シリコンウェーハの深さ方向の窒素濃度分布を制御することにより所望の内部欠陥密度分布を形成させる熱処理方法。
  3. 前記熱処理方法は、
    所定の分圧を有する窒素若しくは窒素を含む雰囲気ガス中で行うものであり、
    所定の昇温速度で昇温し、
    所定の保持温度範囲で所定の保持時間保持した後、
    所定の降温速度で降温する請求項2記載の熱処理方法。
  4. 前記熱処理方法は、
    予め深さ方向の所望の内部欠陥密度分布を決定し、
    該内部欠陥密度分布と前記窒素濃度分布をマッチングさせた後、前記窒素濃度分布を達成するように、前記窒素分圧、前記昇温速度、前記保持温度範囲、前記保持時間、前記降温速度を決定する請求項3記載の熱処理方法。
  5. 前記窒素濃度の分布は、深さ方向においてほぼM字型となる請求項2から4いずれか記載の熱処理方法。
  6. 表面付近には十分な深さの無欠陥層が形成され、かつ表面に近い位置に高密度の欠陥が形成されたシリコンウェーハであって、前記無欠陥層の深さやこれに近接するウェーハ内部の深さ方向欠陥密度分布を任意に制御することを特徴とする熱処理方法。
  7. 窒素若しくは窒素を含む雰囲気ガスを用いた、熱処理後に該シリコンウェーハ表面から10μmの位置で窒素濃度が1×1014atoms/cm以上浸透させることを特徴とする請求項6に記載の熱処理方法。
  8. 酸素濃度が9〜17×1017atoms/cmのシリコン単結晶より採取したシリコンウェーハを用いて行なう熱処理であって、急速昇降温熱処理工程を含み、該急速昇降温熱処理工程は所定の保持温度に所定の保持時間保持する保持工程を含み、前記所定の保持温度は1100〜1300℃であり、前記保持時間は1〜300秒であり、前記雰囲気ガス中の窒素の分圧が0.1〜1%であり、前記保持温度範囲からの降温速度が1〜100℃/秒である請求項7記載の熱処理方法。
  9. 請求項2から8いずれか記載の熱処理方法により処理されたシリコンウェーハ。
JP2004128841A 2004-04-23 2004-04-23 シリコン半導体基板の熱処理方法 Expired - Lifetime JP4794137B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004128841A JP4794137B2 (ja) 2004-04-23 2004-04-23 シリコン半導体基板の熱処理方法
TW094107680A TWI261299B (en) 2004-04-23 2005-03-14 Method for heat-treating silicon semiconductor substrate, and the silicon semiconductor substrate treated thereby
US11/578,814 US7759227B2 (en) 2004-04-23 2005-04-22 Silicon semiconductor substrate heat-treatment method and silicon semiconductor substrate treated by the method
CN2005800118820A CN1943022B (zh) 2004-04-23 2005-04-22 硅半导体衬底的热处理方法以及使用该方法处理的硅半导体衬底
DE112005000863.0T DE112005000863B4 (de) 2004-04-23 2005-04-22 Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats
PCT/JP2005/007716 WO2005104208A1 (ja) 2004-04-23 2005-04-22 シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004128841A JP4794137B2 (ja) 2004-04-23 2004-04-23 シリコン半導体基板の熱処理方法

Publications (2)

Publication Number Publication Date
JP2005311200A true JP2005311200A (ja) 2005-11-04
JP4794137B2 JP4794137B2 (ja) 2011-10-19

Family

ID=35197267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004128841A Expired - Lifetime JP4794137B2 (ja) 2004-04-23 2004-04-23 シリコン半導体基板の熱処理方法

Country Status (6)

Country Link
US (1) US7759227B2 (ja)
JP (1) JP4794137B2 (ja)
CN (1) CN1943022B (ja)
DE (1) DE112005000863B4 (ja)
TW (1) TWI261299B (ja)
WO (1) WO2005104208A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2008294112A (ja) * 2007-05-23 2008-12-04 Sumco Corp シリコン単結晶ウェーハ及びその製造方法
JP2009049256A (ja) * 2007-08-22 2009-03-05 Sumco Corp シリコンウェーハ及びその製造方法
JP2011171402A (ja) * 2010-02-17 2011-09-01 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012015298A (ja) * 2010-06-30 2012-01-19 Covalent Materials Corp シリコンウェーハ及びその製造方法
JP2013232668A (ja) * 2008-06-10 2013-11-14 Sumco Corp シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2017199788A (ja) * 2016-04-27 2017-11-02 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
WO2017208582A1 (ja) * 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP2021090007A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
JP2021090006A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法
EP2722423B1 (en) * 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
WO2012117711A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 赤外発光素子の製造方法
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US9029243B2 (en) * 2012-10-08 2015-05-12 Infineon Technologies Ag Method for producing a semiconductor device and field-effect semiconductor device
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
US10026816B2 (en) * 2015-03-30 2018-07-17 Infineon Technologies Ag Semiconductor wafer and manufacturing method
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
WO2018125565A1 (en) 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
KR102562239B1 (ko) 2018-04-27 2023-07-31 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7173082B2 (ja) * 2020-04-17 2022-11-16 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110683A (ja) * 2000-09-26 2002-04-12 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
JP2003051504A (ja) * 2001-06-28 2003-02-21 Samsung Electronics Co Ltd Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法、これにより製造されたシリコンウェーハ及び単結晶シリコンインゴットの製造のためのチョクラルスキープーラ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004111732A (ja) * 2002-09-19 2004-04-08 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1110240B1 (en) 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110683A (ja) * 2000-09-26 2002-04-12 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
JP2003051504A (ja) * 2001-06-28 2003-02-21 Samsung Electronics Co Ltd Ar/NH3急速熱的アニーリング工程を含むシリコンウェーハの製造方法、これにより製造されたシリコンウェーハ及び単結晶シリコンインゴットの製造のためのチョクラルスキープーラ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004111732A (ja) * 2002-09-19 2004-04-08 Komatsu Electronic Metals Co Ltd シリコンウェーハの製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2008294112A (ja) * 2007-05-23 2008-12-04 Sumco Corp シリコン単結晶ウェーハ及びその製造方法
JP2009049256A (ja) * 2007-08-22 2009-03-05 Sumco Corp シリコンウェーハ及びその製造方法
JP2013232668A (ja) * 2008-06-10 2013-11-14 Sumco Corp シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
JP2011171402A (ja) * 2010-02-17 2011-09-01 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012015298A (ja) * 2010-06-30 2012-01-19 Covalent Materials Corp シリコンウェーハ及びその製造方法
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
US9458554B2 (en) 2012-08-08 2016-10-04 Siltronic Ag Semiconductor wafer composed of monocrystalline silicon and method for producing it
KR20190002461A (ko) * 2016-04-27 2019-01-08 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼
CN109075076A (zh) * 2016-04-27 2018-12-21 环球晶圆日本股份有限公司 硅晶片
JP2017199788A (ja) * 2016-04-27 2017-11-02 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US10648101B2 (en) 2016-04-27 2020-05-12 Globalwafers Japan Co., Ltd. Silicon wafer
KR102162948B1 (ko) 2016-04-27 2020-10-07 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼
WO2017187752A1 (ja) * 2016-04-27 2017-11-02 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN109075076B (zh) * 2016-04-27 2023-03-24 环球晶圆日本股份有限公司 硅晶片
WO2017208582A1 (ja) * 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US11162191B2 (en) 2016-06-01 2021-11-02 Globalwafers Japan Co., Ltd. Thermal processing method for silicon wafer
JP7388434B2 (ja) 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JPWO2020213230A1 (ja) * 2019-04-16 2020-10-22
US11959191B2 (en) 2019-04-16 2024-04-16 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and silicon single crystal wafer
JP2021090007A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
JP7282019B2 (ja) 2019-12-05 2023-05-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
JP7252884B2 (ja) 2019-12-05 2023-04-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2021090006A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
JP4794137B2 (ja) 2011-10-19
US7759227B2 (en) 2010-07-20
WO2005104208A1 (ja) 2005-11-03
DE112005000863T5 (de) 2007-03-15
US20070252239A1 (en) 2007-11-01
CN1943022A (zh) 2007-04-04
CN1943022B (zh) 2010-12-22
TWI261299B (en) 2006-09-01
TW200535965A (en) 2005-11-01
DE112005000863B4 (de) 2020-04-09

Similar Documents

Publication Publication Date Title
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
KR102384041B1 (ko) 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
KR20010006202A (ko) 저결함밀도, 이상적 산소침전 실리콘
KR20000075744A (ko) 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법
JP2002524852A (ja) 理想的な酸素析出シリコンウエハの製造方法
US10177008B2 (en) Silicon wafer and method for manufacturing the same
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
US8298926B2 (en) Silicon wafer with controlled distribution of embryos that become oxygen precipitates by succeeding annealing and its manufacturing method
KR100973393B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼
JP4733029B2 (ja) 安定化された理想的酸素析出シリコンウエハを製造する方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
JP2003115491A (ja) シリコン半導体基板の熱処理方法
JP5572091B2 (ja) 半導体ウェーハの製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
KR102528850B1 (ko) 실리콘 단결정웨이퍼의 열처리방법
KR102162948B1 (ko) 실리콘 웨이퍼

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Ref document number: 4794137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250