KR20190002461A - 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼 Download PDF

Info

Publication number
KR20190002461A
KR20190002461A KR1020187030294A KR20187030294A KR20190002461A KR 20190002461 A KR20190002461 A KR 20190002461A KR 1020187030294 A KR1020187030294 A KR 1020187030294A KR 20187030294 A KR20187030294 A KR 20187030294A KR 20190002461 A KR20190002461 A KR 20190002461A
Authority
KR
South Korea
Prior art keywords
layer
wafer
oxygen
concentration
width
Prior art date
Application number
KR1020187030294A
Other languages
English (en)
Other versions
KR102162948B1 (ko
Inventor
스스무 마에다
히로노리 반바
하루오 스도
히데유키 오카무라
고지 아라키
고지 스에오카
고조 나카무라
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20190002461A publication Critical patent/KR20190002461A/ko
Application granted granted Critical
Publication of KR102162948B1 publication Critical patent/KR102162948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers

Abstract

공공(空孔)과 산소의 복합체인 공공 산소 복합체의 농도가 1.0×1012/㎤ 미만인 최표층의 디누디드 존(10)과, 디누디드 존(10)의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 디누디드 존(10)측으로부터 두께 방향 내측을 향하여, 상기 공공 산소 복합체의 농도가 1.0×1012/㎤ 이상, 5.0×1012/㎤ 미만의 범위에서 점차로 증가하는, 디누디드 존(10)의 폭에 대응하여 폭이 결정되는 중간층(11)과, 중간층(11)의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 공공 산소 복합체의 농도가 5.0×1012/㎤ 이상인 벌크층(12)을 구비한 실리콘 웨이퍼를 구성한다.

Description

실리콘 웨이퍼
본 발명은 표층에 반도체 디바이스가 형성되는 실리콘 웨이퍼에 관한 것이다.
최근의 반도체 디바이스의 고집적화 및 고성능화에 따라, 그 기판으로서 사용되는 실리콘 웨이퍼(이하에 있어서, 웨이퍼로 약칭함)의 고품질화가 요구되고 있다.
구체적으로는, 반도체 디바이스가 형성되는 웨이퍼 표층의 디누디드 존(Denuded Zone: 이하에 있어서, DZ층으로 약칭함)에 있어서는, 실리콘 결정 육성 중에 실리콘 융액을 넣은 도가니로부터 용해하여 산소와 실리콘의 화합물인 산소 석출물이나, 결정 육성 중에 이 결정중에 도입된 공공(空孔)의 응집체인 공동 결함이 전혀 없는 것이 요구된다. 산소 석출물 등은 누설 전류원으로서 작용하여, 반도체 디바이스의 전기 특성을 저하시킬 우려가 있고, 공동 결함은 웨이퍼의 표면에 오목형의 오목부를 형성하여, 이 표면에 형성한 배선의 단선의 원인이 될 우려가 있기 때문이다.
한편, DZ층보다 깊은 벌크층에 있어서는, 미리 정해진 밀도 이상의 산소 석출물이 석출되어 있는 것이 요구된다. DZ층의 산소 석출물은 상기한 바와 같이 반도체 디바이스의 전기 특성을 저하시키는 한편, 벌크층의 산소 석출물은 프로세스 중에 웨이퍼 표면에 부착된 중금속을 포획하는 게터링 근원으로서 작용하여 디바이스의 전기 특성을 향상시키며, 웨이퍼의 열 처리 중의 소성 변형을 야기하는 전위의 움직임을 고착하는 고착원으로서 작용하여 웨이퍼의 기계 강도를 향상키시기 때문이다.
산소 석출물의 밀도의 웨이퍼 깊이 방향 분포는, 웨이퍼에 실시되는 고온에서의 급속 승강 온열 처리(Rapid Thermal Process: 이하에 있어서, RTP로 약칭함)에 의해 형성된, 점결함(특히 공공)의 웨이퍼 깊이 방향 분포에 크게 의존한다. 예컨대, 하기 특허문헌 1에 있어서는, 초크랄스키법으로 육성된 결정으로부터 절취된 웨이퍼를 아르곤 또는 수소 분위기 중에서 RTP를 행하고 있다(본 문헌의 단락 0037 참조). 이 RTP를 행함으로써, 웨이퍼의 표층에 산소 석출물이 없는 DZ층을 형성할 수 있으며, 벌크 영역에 충분한 밀도의 산소 석출물을 석출시킬 수 있다(본 문헌의 도 7a∼도 8 참조).
특허문헌 1: 일본 특허 공개 제2009-16864호 공보
특허문헌 1에 있어서는, 본 문헌의 도 12∼도 21의 사진으로부터 분명한 바와 같이, 산소 석출물의 석출 평가를 적외 산란 토모그래프 장치를 이용하여 행하고 있고, 이 평가 결과에 기초하여, 산소 석출물이 존재하지 않는 DZ 폭을 규정하고 있다. 그런데, 이 적외 산란 토모그래프 장치에 의해 검출할 수 있는 것은 사이즈가 약 25 ㎚ 이상인 산소 석출물이며, 이보다 작은 사이즈의 산소 석출물은 검출하는 것이 곤란하다. 예컨대, 이미지 센서용의 디바이스에 있어서는, 적외 산란 토모그래프 장치의 검출 하한 이하의 사이즈의 산소 석출물이, 백결함이라고 불리는 이미지 센서의 화소 불량의 원인이 될 가능성이 있는 것이 알려져 있어, 적외 산란 토모그래프 장치로는 검출할 수 없는 미소한 산소 석출물의 억제가 한층 더 중요하게 되어 있다.
그래서, 본 발명은 DZ층에 있어서의 산소 석출물의 석출을 억제하며, 벌크층에 있어서의 높은 게터링능을 확보하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명에 있어서는, 공공과 산소의 복합체인 공공 산소 복합체의 농도가 1.0×1012/㎤ 미만인 최표층의 디누디드 존과, 상기 디누디드 존의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 디누디드 존측으로부터 두께 방향 내측을 향하여, 상기 공공 산소 복합체의 농도가 1.0×1012/㎤ 이상, 5.0×1012/㎤ 미만인 범위에서 점차로 증가하는, 상기 디누디드 존의 폭(tDZ)에 대응하여 폭(tI)이 결정되는 중간층과, 상기 중간층의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 공공 산소 복합체의 농도가 5.0×1012/㎤ 이상인 벌크층을 구비한 실리콘 웨이퍼를 구성하였다.
공공 산소 복합체(이하에 있어서, VOx로 약칭함)는 산소 석출물의 석출 거동과 밀접하게 관련되어 있으며, VOx 농도를 1.0×1012/㎤ 미만으로 함으로써, 디바이스 특성에 악영향을 끼칠 수 있는 산소 석출물의 석출을 확실하게 억제할 수 있다. 또한, 중간층의 VOx 농도를 DZ층측으로부터 두께 방향 내측을 향하여, 1.0×1012/㎤에서 5.0×1012/㎤까지 점차로 변화시켜, VOx 농도가 5.0×1012/㎤ 이상인 벌크층까지 연속적으로 또한 조속하게 변화하는 층을 구성함으로써, DZ층의 표면에 부착된 중금속을 벌크층까지 조속하게 유도하여, 이 벌크층에서 확실하게 게터링할 수 있다. VOx 농도의 웨이퍼 깊이 방향 분포는, 계산기 시뮬레이션이나 백금 확산 처리 후의 DLTS 측정 등의 여러 가지 방법에 의해 추정 또는 측정할 수 있지만, 실험적으로 측정하는 것은 매우 수고를 요한다.
상기 구성에 있어서는, 상기 디누디드 존의 폭(tDZ)과 상기 중간층의 폭(tI) 사이에, 상기 디누디드 존의 폭(tDZ)이 3 ㎛ 이상 10 ㎛ 미만의 범위에서, tI≤(2.6tDZ+64) ㎛의 관계가 성립되는 구성으로 하는 것이 바람직하다.
또한, 상기 구성에 있어서는, 상기 디누디드 존의 폭(tDZ)과 상기 중간층의 폭(tI) 사이에, 상기 디누디드 존의 폭(tDZ)이 10 ㎛ 이상 100 ㎛ 미만의 범위에서, tI≤(0.3tDZ+87) ㎛의 관계가 성립되는 구성으로 하는 것이 바람직하다.
이와 같이, 중간층의 폭(tI)의 상한을 결정하여, 디누디드 존(DZ층)과 벌크층을 근접시킴(즉, 중간층에 있어서의 VOx 농도의 상승을 급격하게 함)으로써, 벌크층에 석출한 산소 석출물에 의한 중금속의 게터링을 효율적으로 행할 수 있다. 이에 의해, DZ층에 형성한 반도체 디바이스의 전기 특성의 향상을 도모할 수 있다.
상기 구성에 있어서는, 상기 디누디드 존의 폭(tDZ)이 10 ㎛ 이상 100 ㎛ 이하의 범위에서, 43 ㎛≤tI의 관계가 성립하는 구성으로 하는 것이 바람직하다.
이와 같이, 중간층의 폭의 하한을 결정함으로써, 게터링능을 확보하면서, DZ층으로부터 벌크층에 걸쳐 산소 석출물의 밀도가 급증하여 왜곡 응력이 생겨, 디바이스 특성에 문제가 생기는 것을 방지할 수 있다.
상기 각 구성에 있어서는, 상기 중간층에 있어서의 상기 공공 산소 복합체의 농도의 웨이퍼 깊이 방향 변화량의 최대값이 5.0×1011/㎤·㎛ 이상인 구성으로 하는 것이 바람직하다.
이와 같이, 공공 산소 복합체의 농도의 깊이 방향 변화량의 최대값을 상기 값 이상으로 함으로써, 중간층에 있어서의 공공 산소 복합체의 농도의 상승을 급격하게 하여, DZ층의 바로 아래에 있어서의 게터링을 유효하게 기능시킬 수 있다.
본 발명에서는, 공공과 산소의 복합체인 공공 산소 복합체(VOx)의 농도가 1.0×1012/㎤ 미만인 표층의 디누디드 존(DZ층)과, 상기 디누디드 존의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 디누디드 존측으로부터 두께 방향 내측을 향하여, 상기 공공 산소 복합체의 농도가 1.0×1012/㎤ 이상, 5.0×1012/㎤ 미만인 범위에서 점차로 증가하는, 상기 디누디드 존의 폭(tDZ)에 대응하여 폭(tI)을 결정할 수 있는 중간층과, 상기 중간층의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 공공 산소 복합체의 농도가 5.0×1012/㎤ 이상인 벌크층을 구비한 실리콘 웨이퍼를 구성하였다.
이와 같이, DZ층의 VOx 농도를 미리 정해진 범위 내로 한정하여, DZ층에 있어서의 산소 석출물의 석출을 억제하며, 벌크층의 VOx 농도를 미리 정해진 값 이상으로 하여, 높은 밀도의 산소 석출물을 석출시켜 높은 게터링능을 확보함으로써, DZ층에 형성한 반도체 디바이스의 디바이스 특성의 향상을 도모할 수 있다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 층 구조를 나타내는 종단면도이다.
도 2는 DZ층의 폭과 중간층의 폭의 관계를 나타내는 도면이다.
도 3a는 본 발명에 따른 웨이퍼의 웨이퍼 깊이 방향의 VOx의 분포를 나타내는 이미지도이다.
도 3b는 종래 기술에 따른 웨이퍼의 웨이퍼 깊이 방향의 VOx의 분포를 나타내는 이미지도이다.
도 4는 열 처리 시퀀스의 일례를 나타내는 도면이다.
도 5a는 처리 온도가 1350℃, 강온 속도가 120℃/초, 산소 분압이 100％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 5b는 처리 온도가 1350℃, 강온 속도가 50℃/초, 산소 분압이 100％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 5c는 처리 온도가 1350℃, 강온 속도가 25℃/초, 산소 분압이 100％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 6a는 처리 온도가 1300℃, 강온 속도가 25℃/초, 산소 분압이 0％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 6b는 처리 온도가 1275℃, 강온 속도가 25℃/초, 산소 분압이 0％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 6c는 처리 온도가 1250℃, 강온 속도가 25℃/초, 산소 분압이 0％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 7a는 처리 온도가 1300℃, 강온 속도가 120℃/초, 산소 분압이 0％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 7b는 처리 온도가 1275℃, 강온 속도가 120℃/초, 산소 분압이 0％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 7c는 처리 온도가 1250℃, 강온 속도가 120℃/초, 산소 분압이 0％일 때의 산소 석출물의 웨이퍼 깊이 방향 분포를 나타내는 도면이다.
도 8은 도 5a∼도 7c에 대응하는 열 처리 조건에 있어서의 VOx 농도의 시뮬레이션 결과를 나타내는 도면이다.
도 9는 처리 온도를 1350∼1150℃(50℃ 피치)의 5 조건, 승온 속도를 75℃/초, 강온 속도를 120, 50, 25, 5℃/초의 4 조건, 산소 분압을 100, 50, 30, 10, 8, 6, 4, 2, 1, 0％의 10 조건으로 변화시켰을 때의 VOx 농도의 웨이퍼 깊이 방향 분포의 시뮬레이션 결과를 나타내는 도면이다.
도 10은 도 9에 나타낸 시뮬레이션에 있어서, VOx 농도의 웨이퍼 깊이 방향 변화량(VOx 농도의 깊이 미분)의 웨이퍼 깊이 방향 분포의 시뮬레이션 결과를 나타내는 도면이다.
본 발명에 따른 실리콘 웨이퍼(웨이퍼)의 종단면도를 도 1에 나타낸다. 이 웨이퍼는 초크랄스키법으로 육성된 잉곳으로부터 절취되어, 양면이 경면 연마된 뒤에, 후술하는 열 처리 시퀀스(도 4 참조)로 이루어지는 급속 승강온 열 처리(RTP)가 실시된 것이다. 이 웨이퍼의 최표층에는, 공공과 산소의 복합체인 공공 산소 복합체(VOx) 농도가 1.0×1012/㎤ 미만인 디누디드 존(10)(DZ층)이 형성되어 있다. 이 DZ층(10)의 폭은 웨이퍼에 형성하는 반도체 디바이스의 종류에 대응하여 결정되며, 3∼100 ㎛의 범위 내가 되는 경우가 많다.
DZ층의 VOx 농도는 상기한 바와 같이 1.0×1012/㎤ 미만으로 한정되어 있다. 이와 같이, VOx 농도를 한정함으로써, 디바이스 특성을 저하시킬 우려가 있는 산소 석출물이 디바이스 제조 프로세스 중에 DZ층(10) 내에 석출되지 않아, 반도체 디바이스의 높은 특성을 확보할 수 있다.
DZ층(10)의 웨이퍼 깊이 방향(도 1 중에 나타내는 화살표의 방향. 이하에 있어서도 동일함) 내측에는, 이 DZ층(10)과 인접하도록, DZ층(10)측으로부터 두께 방향 내측을 향하여, VOx 농도가 1.0×1012/㎤ 이상, 5.0×1012/㎤ 미만인 범위에서 점차로 증가하는 중간층(11)이 형성되어 있다. 후술하는 바와 같이, 이 중간층(11)의 폭(tI)은 DZ층(10)의 폭(tDZ)에 대응하여 결정할 수 있다.
이 중간층(11)은 DZ층(10)으로부터 후술하는 벌크층(12)에 걸쳐, VOx 농도가 점차로 변화하는 천이 영역이다. 디바이스 제조 프로세스 중에 있어서 웨이퍼의 표면에 부착된 중금속(오염 원소)은, 이 중간층(11)을 통하여 DZ층(10)으로부터 벌크층(12)까지 확산되고, 벌크층(12) 내의 산소 석출물에 의해 포획(게터링)되어, DZ층(10)(디바이스 활성 영역)으로부터 제거된다. 중금속이 조속하게 벌크층(12)까지 확산되어 게터링이 효율적으로 행해지기 위해, 중간층(11) 내의 VOx 농도를 DZ층(10)측으로부터 벌크층(12)측에 걸쳐 급격하게 상승시켜, 이 중간층(11)의 폭을 될 수 있는 한 작게 하는 것이 기본적으로 바람직하다. 특히 이 효과는, 실리콘 결정 중에서의 확산 계수가 작기 때문에, 디바이스 제조 프로세스 중에 DZ층(10)으로부터 벌크층(12)까지 확산으로 이동하는 것이 곤란한 중금속(예컨대, 몰리브덴, 텅스텐, 코발트 등)에 대하여 유효하게 된다.
중간층(11)의 웨이퍼 깊이 방향 내측에는, 이 중간층(11)과 인접하도록, VOx 농도가 5.0×1012/㎤ 이상인 벌크층(12)이 형성되어 있다. 웨이퍼에 디바이스 제조 프로세스가 행해지면, 벌크층(12) 내에는 중금속의 게터링을 행하는 데 충분한 밀도의 산소 석출물이 석출된다. 이 벌크층의 VOx 농도는 게터링의 관점에서는 높을수록 바람직하지만, VOx 농도가 지나치게 높아 산소 석출물이 석출 과다가 되면, 이 산소 석출물이 슬립원(源)이 되어 웨이퍼의 강도의 점에서 문제가 생길 우려가 있기 때문에, 그 농도를 1.0×1014/㎤ 이하로 하는 것이 바람직하다.
DZ층(10)의 폭(tDZ)과 중간층(11)의 폭(tI)의 관계를 도 2에 나타낸다. 중간층(11)의 폭(tI)은 DZ층(10)의 폭(tDZ)에 대응하여 결정되고, 후술하는 바와 같이, DZ층(10)의 폭(tDZ)의 증가에 따라 증가시키는 것이 바람직하다.
도 2에 나타내는 관계에 있어서는, DZ층(10)의 폭(tDZ)과 중간층(11)의 폭(tI) 사이에, DZ층(10)의 폭(tDZ)이 3 ㎛ 이상 10 ㎛ 미만의 범위에서, 43 ㎛≤tI≤(2.6tDZ+64)의 관계(본 도면 중 동그라미 숫자 1 및 3 참조)가 성립하며, DZ층(10)의 폭(tDZ)이 10 ㎛ 이상의 범위에서, 43 ㎛≤tI≤(0.3tDZ+87) ㎛(본 도면 중 동그라미 숫자 1 및 2 참조)의 관계가 성립하고 있다.
이와 같이, DZ층(10)의 폭(tDZ)에 대응하여 중간층(11)의 폭(tI)의 상한을 한정함으로써, DZ층(10)과 벌크층(12)을 근접시킬[즉, 중간층(11)에 있어서의 VOx 농도의 상승을 급격하게 할] 수 있어, 산소 석출물에 의한 중금속의 게터링을 효율적으로 행할 수 있다. 또한, 중간층(11)의 폭(tI)의 하한을 한정함으로써, DZ층(10)으로부터 벌크층(12)에 걸쳐 산소 석출물의 밀도가 급증하여 왜곡 응력이 생겨, 디바이스 특성에 문제가 생기는 것을 방지할 수 있다.
도 2 중의 데이터점은 웨이퍼에 반도체 디바이스를 작성하였을 때에, 양호한 전기 특성이 얻어진 것에 대해서, 그 웨이퍼에 대하여 행해진 RTP의 시퀀스(RTP의 처리 온도가 1250∼1350℃, 승온 속도가 75℃/초, 강온 속도가 20∼150℃/초, 산소 분압이 4∼50％의 범위 내)와 동일한 조건으로 후술하는 시뮬레이션을 행하고, 그 시뮬레이션에 의해 얻어진 DZ층(10)의 폭(tDZ)과 중간층(11)의 폭(tI)의 관계를 플롯한 것이며, 각 데이터점은 DZ층(10)의 폭(tDZ)에 따라 결정되는 중간층(11)의 폭(tI)의 범위 내에 포함되어 있다.
또한, 도 2에 있어서 나타낸, DZ층(10)의 폭(tDZ)이 10 ㎛ 이상의 범위에 있어서의 중간층(11)의 폭(tI)의 상한(본 도면 중 동그라미 숫자 2 참조) 및 DZ층(10)의 폭(tDZ)이 3 ㎛ 이상인 범위에서의 중간층(11)의 폭(tI)의 하한(본 도면 중 동그라미 숫자 3 참조)은 필수가 아니며, DZ층(10)의 폭(tDZ)이 3 ㎛ 이상 10 ㎛ 미만인 범위에서만 상한, 또는, 상한 및 하한의 양방을 결정하여도 좋다.
도 3a, 도 3b에 VOx 농도의 웨이퍼 깊이 방향 분포의 이미지도를 나타낸다. 도 3a는 본 발명에 따른 웨이퍼, 도 3b는 종래 발명에 따른 웨이퍼에 있어서의 분포이다. 종래 발명에 따른 웨이퍼에 있어서는, 반도체 디바이스를 형성하는 DZ층 내에 VOx 농도가 1.0×1012/㎤보다 높은 영역(도 3b 중에 「NG」로 나타낸 영역)이 존재하고 있었다. 이 영역에서는, 디바이스 제조 프로세스 중에 미소한 산소 석출물이 석출되고, 이 산소 석출물에 의해, 고성능 디바이스의 라이프 타임 등의 전기 특성이 저하할 우려가 있었다.
이에 대하여, 본 발명에 따른 웨이퍼에 있어서는, DZ층(10)의 깊이 방향의 전범위에 걸쳐, VOx 농도를 1.0×1012/㎤ 미만으로 하였기 때문에, DZ층(10)에서의 산소 석출물의 석출이 억제된다. 더구나, VOx 농도가 중간층(11)에서 급격하게 상승하고 있고, 이 중간층(11)보다 웨이퍼 깊이 방향의 내측에 위치하는 벌크층(12)에서, 효율적으로 게터링을 행할 수 있다. 이 때문에, 반도체 디바이스의 높은 특성을 확보할 수 있다.
본 발명에 따른 웨이퍼의 열 처리 시퀀스(RTP)의 일례를 도 4에 나타낸다. 이 RTP는 급속 승강온이 가능한 램프 어닐링로를 이용하여 행해진다. 먼저, 미리 정해진 온도(T1)(예컨대 700℃)에서 처리 온도(T2)까지, 미리 정해진 승온 속도(R1)로 승온하고, 이 처리 온도(T2)에서 미리 정해진 시간 유지(예컨대 15초간)하였다. 또한, 유지 후에 미리 정해진 강온 속도(R2)로 미리 정해진 온도(T3)(예컨대 700℃)까지 강온하였다. 이 일련의 RTP는 산소 함유 분위기 중(산소 분압이 1％ 이상 100％ 이하의 범위)에서 행해졌다. 이와 같이, 산소 함유 분위기 중에서 RTP를 행함으로써, 이 RTP 중에 웨이퍼의 표면에 산화막이 형성되고, 이 산화막과 웨이퍼의 계면으로부터 웨이퍼의 내부에 격자간 실리콘 원자가 주입된다. 이 격자간 실리콘 원자는 RTP에 의해 웨이퍼에 도입된 공공과 쌍소멸하여, 웨이퍼 표층의 VOx 농도를 저하시키는 작용을 가지고 있다.
또한, 이 시퀀스로 웨이퍼 내에 형성된 VOx 농도 분포와, 실제의 산소 석출물의 석출 상태의 관계를 평가하기 위해, 상기 시퀀스 후에, RTP 후의 웨이퍼에 산소 석출물의 현재화 열 처리(780℃ 3시간+1000℃ 16시간의 2단계 열 처리)를 행하였다. 이 현재화 열 처리 후에, 산소 석출물의 웨이퍼 깊이 방향 분포를 적외 산란 토모그래프 장치[MO441(가부시키가이샤 레이텍스 제조)]를 이용하여 평가하였다.
웨이퍼를 도 4에 나타내는 시퀀스[처리 온도(T2)=1350℃, 승온 속도(R1)=75℃/초, 강온 속도(R2)=120, 50, 25℃/초, 산소 분압 100％]로 처리한 후에, 상기 현재화 열 처리를 행하였을 때의 산소 석출물의 웨이퍼 깊이 방향 평가 결과를 도 5a∼도 5c에 나타낸다. 도 5a는 강온 속도(R2)가 120℃/초일 때, 도 5b는 강온 속도(R2)가 50℃/초일 때, 도 5c는 강온 속도(R2)가 25℃/초일 때의 결과이다. 상기 시퀀스로 웨이퍼를 열 처리하면, 웨이퍼의 표층에, 산소 석출물이 관찰되지 않는 DZ층(10)이 형성되었다. 이 DZ층(10)의 폭은, 강온 속도(R2)를 크게 할수록 좁아졌다. 이 DZ층(10)에 반도체 디바이스를 형성하여 라이프 타임 등의 전기 특성을 평가한 바, 도 5a∼도 5c에 나타내는 어느 웨이퍼도, 양품 기준 이상의 양호한 특성을 가지고 있는 것을 확인할 수 있지만, 도 5a, 도 5b, 도 5c의 순서로[즉, 강온 속도(R2)가 작아질수록] 그 특성은 약간 저하하는 경향이 있었다. 이것은, 강온 속도(R2)가 작아질수록 DZ층(10)의 폭(tDZ)이 넓어져, 게터링능이 저하하기 때문이라고 생각된다.
승온 속도(R1)는 50℃/초 이상으로 하는 것이 바람직하고, 75℃/초 이상으로 하는 것이 더욱 바람직하다. 이와 같이 하면, RTP의 승온 중에, RTP 전부터 웨이퍼 중에 존재하고 있는 산소 석출물의 핵(결정 제조 시에 발생)이 성장하여, RTP의 처리 온도에서의 유지 중에 성장한 산소 석출물이 완전히 녹지 않고 DZ층(10)에 잔류하는 것을 방지할 수 있다.
다음에, 도 4에 나타내는 시퀀스[처리 온도(T2)=1300, 1275, 1250℃, 승온 속도(R1)=75℃/초, 강온 속도(R2)=120, 25℃/초, 산소 분압 0％]로 처리한 후에 상기 현재화 열 처리를 행하였을 때의 산소 석출물의 웨이퍼 깊이 방향 평가 결과를 도 6a∼도 7c에 나타낸다. 도 6a∼도 6c는 강온 속도(R2)가 모두 25℃/초이며, 도 6a는 처리 온도(T2)가 1300℃일 때, 도 6b는 처리 온도(T2)가 1275℃일 때, 도 6c는 처리 온도(T2)가 1250℃일 때의 결과이고, 도 7a∼도 7c는 강온 속도(R2)가 모두 120℃/초이며, 도 7a는 처리 온도(T2)가 1300℃일 때, 도 7b는 처리 온도(T2)가 1275℃일 때, 도 7c는 처리 온도(T2)가 1250℃일 때의 결과이다. 도 6a∼도 7c에 있어서도, 웨이퍼의 표층에, 산소 석출물이 관찰되지 않는 DZ층(10)이 형성되었다.
이 DZ층(10)에 반도체 디바이스를 형성하여 라이프 타임 등의 전기 특성을 평가한 바, 라이프 타임의 저하 등의 문제점이 판명되었다. 이것은, 일견 양호하게 보이는 DZ층(10) 내에, 적외 산란 토모그래프 장치 등의 일반적인 검지 수단으로서는 측정 곤란한 미소 산소 석출물(사이즈가 25 ㎚ 정도 이하)이 존재하고 있고, 이 미소 산소 석출물이 반도체 디바이스의 문제점을 야기하였기 때문이라고 생각된다.
도 4에 나타내는 시퀀스로 RTP를 행한 후의 VOx 농도의 웨이퍼 깊이 방향 분포와, 산소 석출물의 석출 상태 및 디바이스 특성의 관계를 평가하기 위해, RTP 후의 VOx 농도의 웨이퍼 깊이 방향 분포의 시뮬레이션을 행하였다. 이 시뮬레이션은 고온에 있어서의 공공과 격자간 실리콘 원자의 생성, 확산, 쌍소멸, 질소와 공공의 복합체의 형성 등을 고려에 넣은 물리 모델에 기초한 것으로서, 실리콘 결정 육성 중인 공공 및 격자간 실리콘 원자의 거동을 정밀도 좋게 설명할 수 있는 공공 및 격자간 실리콘 원자의 열 평형 농도 및 확산 정수를 채용하고 있다.
도 5a∼도 7c에 대응하는 열 처리 조건으로 열 처리를 행하였을 때의 VOx 농도의 웨이퍼 깊이 방향 분포의 시뮬레이션 결과를 도 8에 나타낸다. 본 도면 중 V를 붙인 시뮬레이션 결과는 도 5a∼도 5c에, VI를 붙인 시뮬레이션 결과는 도 6a∼도 6c에, VII를 붙인 시뮬레이션 결과는 도 7a∼도 7c에 각각 대응한다.
도 8 중에 있어서 VI 및 VII를 붙인 시뮬레이션 결과로부터, 처리 온도(T2)가 높을수록 VOx 농도가 높아지는 것을 알 수 있었다. 이것은, 고온일수록 공공의 열 평형 농도가 높아져, RTP에 의해 많은 VOx가 웨이퍼 내에 동결되는 것에 기인한다.
또한, 도 8 중에 있어서 V를 붙인 시뮬레이션 결과로부터, 강온 속도(R2)가 커질수록 DZ층(10)의 폭이 좁아지며, VOx 농도가 급격하게 상승하는 것을 알 수 있다. 이것은, 강온 속도(R2)가 커질수록, 공공이 RTP 중에 웨이퍼의 표면측에 외방 확산하기 위한 충분한 시간이 주어지지 않아, 웨이퍼의 표면 근방까지 공공(즉 VOx)의 농도가 높은 영역이 잔존하는 것에 기인한다.
또한, 도 8 중 V와 VI 및 VII의 시뮬레이션 결과의 대비로부터, 산소를 함유하는 분위기(산소 분압 100％)로 하면, 산소를 함유하지 않는 분위기(산소 분압이 0％)일 때와 비교하여, DZ층(10)의 폭이 넓어지는 것을 알 수 있었다. 이것은, 산소 함유 분위기에 있어서는, 웨이퍼의 표면에 산화막이 형성되고, 이 산화막과 웨이퍼의 계면으로부터 격자간 실리콘 원자가 웨이퍼 표층에 주입되어, 공공과 이 격자간 실리콘 원자가 쌍소멸하여 VOx 농도가 낮아지는 것에 기인한다.
도 5a∼도 5c에 나타낸 강온 속도(R2)가 120℃/초(도 5a 참조), 50℃/초(도 5b 참조), 25℃/초(도 5c 참조)의 각 조건으로 RTP를 행한 웨이퍼에 반도체 디바이스를 형성하여 그 전기 특성을 평가한 바, 어느 웨이퍼에 있어서도 그 표면에 가까운 영역(약 60 ㎛보다 얕은 영역)에 형성한 반도체 디바이스의 전기 특성은 매우 양호하였다. 이에 대하여, 강온 속도(R2)가 120℃/초로 RTP를 행한 웨이퍼는 약 60 ㎛보다 깊은 영역, 강온 속도(R2)가 50℃/초로 RTP를 행한 웨이퍼는 약 90 ㎛보다 깊은 영역, 강온 속도(R2)가 25℃/초로 RTP를 행한 웨이퍼는 약 130 ㎛보다 깊은 영역(도 8 중에 「NG」로 나타낸 영역)에 반도체 디바이스를 형성한 경우, 전기 특성의 저하 경향을 확인할 수 있었다. 이것은, 그 영역에, 적외 산란 토모그래프 장치로는 검지할 수 없는 미소 산소 석출물이 존재하고, 이 미소 산소 석출물에 기인하여 전기 특성이 낮아져 있기 때문이라고 생각된다. 이 전기 특성의 결과로부터, VOx 농도가 1.0×1012/㎤ 미만인 영역을 전기 특성의 저하의 우려가 없는 DZ층(10)으로 정할 수 있다.
또한, 도 5a∼도 7c에 나타내는 산소 석출물의 웨이퍼 깊이 방향 평가 결과와, 도 8에 나타내는 시뮬레이션 결과를 대비하면, VOx 농도가 5.0×1012/㎤ 이상인 영역에서, 산소 석출물이 고밀도로 석출되고 있어, 산소 석출물의 석출 상태와 VOx 농도의 깊이 방향 분포가 대응하고 있는 것을 확인할 수 있었다. 이 산소 석출물의 석출 상태의 결과로부터, VOx 농도가 5.0×1012/㎤ 이상인 영역을 산소 석출물이 고밀도로 석출된 벌크층(12)이라고 정할 수 있다. 그리고, DZ층(10)과 벌크층(12) 사이의 VOx 농도가 1.0×1012/㎤ 이상, 5.0×1012/㎤ 미만인 영역을, VOx 농도가 벌크층(12)측을 향하여 상승하는 중간층(11)이라고 정할 수 있다.
또한, 처리 온도(T2)를 1350∼1150℃(50℃ 피치)의 5 조건, 승온 속도(R1)를 75℃/초, 강온 속도(R2)를 120, 50, 25, 5℃/초의 4 조건, 산소 분압을 100, 50, 30, 10, 8, 6, 4, 2, 1, 0％의 10 조건으로 변화시켰을 때의(모든 조건을 조합하면 계 200 조건) VOx 농도의 웨이퍼 깊이 방향 분포의 시뮬레이션 결과를 도 9에, 이 시뮬레이션에 있어서의 VOx 농도의 웨이퍼 깊이 방향 변화량(VOx의 깊이 미분)의 웨이퍼 깊이 방향 분포의 시뮬레이션 결과를 도 10에 각각 나타낸다.
도 9의 시뮬레이션 결과에 따르면, 도 8에서 설명한 것과 마찬가지로, 강온 속도(R2) 및 산소 분압이 일정한 조건 하에서는, 일부에 예외는 있지만, 처리 온도(T2)가 높아질수록 VOx 농도는 높아졌다. 또한, 처리 온도(T2) 및 산소 분압이 일정 조건 하에서는, 강온 속도(R2)가 커질수록 VOx 농도는 높아졌다. 또한, 처리 온도(T2) 및 강온 속도(R2)가 일정 조건 하에서는, 산소 분압이 높아질수록 VOx 농도는 낮아졌다.
상기한 바와 같이, VOx 농도가 1.0×1012/㎤ 미만인 영역을 DZ층(10), 1.0×1012/㎤ 이상 5.0×1012/㎤ 미만인 영역을 중간층(11), 5.0×1012/㎤ 이상인 영역을 벌크층(12)으로 정한 경우, RTP에 의해 이들 각 층(10, 11, 12)이 형성되는지의 여부 및 형성된 경우의 각 층(10, 11, 12)의 두께는, RTP의 처리 조건에 따라 크게 변한다.
도 9에 나타내는 바와 같이, 예컨대, 처리 온도(T2)=1350℃, 승온 속도(R1)=75℃/초, 강온 속도(R2)=120℃/초, 산소 분압 30％의 조건으로 RTP를 행하면, 웨이퍼에는 약 15 ㎛의 두께의 DZ층(10)이 형성되며, 약 50 ㎛의 두께의 중간층(11)이 형성된다. 또한, 처리 온도 1350℃, 승온 속도 75℃/초, 강온 속도 50℃/초, 산소 분압 10％의 조건으로 RTP를 행하면, 웨이퍼에는 약 4 ㎛의 DZ층(10)이 형성되며, 약 59 ㎛의 두께의 중간층(11)이 형성된다.
이에 대하여, 예컨대, 처리 온도(T2)=1350℃, 승온 속도(R1)=75℃/초, 강온 속도(R2)=120℃/초, 산소 분압 10％의 조건으로 RTP를 행하면 DZ층(10)이 형성되지 않고, 처리 온도(T2)=1350℃, 승온 속도(R1)=75℃/초, 강온 속도(R2)=5℃/초, 산소 분압 30％의 조건으로 RTP를 행하면 중간층(11) 및 벌크층(12)이 형성되지 않아, 어느 경우도 반도체 디바이스의 기판으로서는 사용할 수 없다.
이와 같이, RTP의 처리 조건[처리 온도(T2), 승온 속도(R1), 강온 속도(R2), 산소 분압]을 파라미터로 하여 시뮬레이션을 행함으로써, 직접 평가하는 것이 매우 곤란한 VOx 농도의 웨이퍼 깊이 방향 분포를 간편하게 도출할 수 있어, 원하는 두께의 DZ층(10) 및 중간층(11)을 구비한 웨이퍼의 처리 조건을 간편하게 확인할 수 있다.
또한, 도 10의 시뮬레이션 결과에 따르면, 강온 속도(R2) 및 산소 분압이 일정한 조건 하에서는, 일부에 예외는 있지만, 처리 온도(T2)가 높아질수록, VOx 농도의 웨이퍼 깊이 방향 변화량(미분값)의 최대값은 높아지고, 또한, 그 최대값의 위치는 웨이퍼의 표면 근방측으로 이동하였다. 또한, 처리 온도(T2) 및 산소 분압이 일정한 조건 하에서는, 강온 속도(R2)가 커질수록 미분값의 최대값은 커지고, 또한, 그 최대값은 웨이퍼의 표면 근방측으로 이동하였다. 또한, 처리 온도(T2) 및 강온 속도(R2)가 일정한 조건 하에서는, 산소 분압이 10％ 전후일 때에 미분값의 최대값은 가장 커져, 약 10％보다 저분압측 및 고분압측 중 어느 쪽을 향하여도, 그 최대값은 작아졌다. 또한, 산소 분압이 높아질수록 그 최대값은 웨이퍼의 두께 중심측으로 이동하였다.
중간층(11)에 있어서의 VOx 농도의 상승은, 미분값의 최대값의 크기가 클수록 급격해지고, 중간층(11)을 통해 DZ층(10)과 벌크층(12)을 근접시킬 수 있다. 이와 같이, 양 층(10, 12)을 근접시킴으로써 중금속의 확산 거리를 단축할 수 있어, 게터링을 효율적으로 행하는 것이 가능해진다. 또한, 최대값의 위치를 웨이퍼의 표면 근방으로 함으로써, 전술한 바와 같이 확산 계수가 작아 게터링이 곤란한 중금속에 대해서도, 상기와 마찬가지로 게터링을 효율적으로 행하는 것이 가능해진다. 이 최대값의 크기는 5.0×1011/㎤·㎛ 이상의 범위로 하는 것이 바람직하다. 전술한 바와 같이, 미분값의 최대값의 크기를 5.0×1011/㎤·㎛ 이상으로 함으로써, 근접 게터링을 유효하게 기능시킬 수 있기 때문이다.
또한, 도 9, 도 10에 나타낸 시뮬레이션 결과는, 건조 산소 함유 분위기(드라이 산소 분위기)로 웨이퍼에 RTP를 행한 경우이지만, 습윤 산소 함유 분위기(액화 산소 분위기)의 경우라도, 시뮬레이션에 있어서의 산화막 형성 속도를 적절하게 조절함으로써, 자유롭게 시뮬레이션을 행할 수 있다.
상기에 있어서는, 도 4에 나타낸 시퀀스의 승온 공정에서 강온 공정까지, 동일한 분위기(상기에 있어서는, 미리 정해진 분압의 산소를 포함하는 산소 함유 분위기)로 행한 것에 대해서 설명하였지만, 이 시퀀스는 일례에 지나지 않고, 예컨대, 승온까지 불활성 가스 분위기로 하여, 처리 온도에서의 유지 공정 이후를 산소 함유 분위기로 하거나, 처리 중에 산소 분압을 변화시키거나 하는 등, 시퀀스의 도중에 열 처리 분위기를 적절하게 변경할 수도 있다. 또한, 처리 온도에서의 유지 중에, 그 처리 온도를 변화시키고, 이 변화의 타이밍에 열 처리의 분위기를 변화시킬 수도 있다.
상기에 있어서 설명한 실시형태는 어디까지나 예시로서, 실리콘 웨이퍼의 DZ층(10)에 있어서의 산소 석출물의 석출을 억제하며, 벌크층(12)에 있어서의 높은 게터링능을 확보한다고 하는 본 발명의 과제를 해결할 수 있는 한에 있어서, 예컨대, RTP에 앞서 웨이퍼의 표면에 산화막 등의 막 형성을 행하는 등, 웨이퍼의 층 구성에 변경을 가하는 것도 허용된다.
10: 디누디드 존(DZ층) 11: 중간층
12: 벌크층

Claims (5)

  1. 공공(空孔)과 산소의 복합체인 공공 산소 복합체의 농도가 1.0×1012/㎤ 미만인 최표층의 디누디드 존(Denuded Zone)(10)과,
    상기 디누디드 존(10)의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 디누디드 존(10)측으로부터 두께 방향 내측을 향하여, 상기 공공 산소 복합체의 농도가 1.0×1012/㎤ 이상, 5.0×1012/㎤ 미만인 범위에서 점차로 증가하는, 상기 디누디드 존(10)의 폭(tDZ)에 대응하여 폭(tI)이 결정되는 중간층(11)과,
    상기 중간층(11)의 웨이퍼 깊이 방향 내측에 인접하여 형성되며, 상기 공공 산소 복합체의 농도가 5.0×1012/㎤ 이상인 벌크층(12)
    을 포함한 실리콘 웨이퍼.
  2. 제1항에 있어서, 상기 디누디드 존(10)의 폭(tDZ)과 상기 중간층(11)의 폭(tI) 사이에, 상기 디누디드 존(10)의 폭(tDZ)이 3 ㎛ 이상 10 ㎛ 미만의 범위에서, tI≤(2.6tDZ+64) ㎛의 관계가 성립하는 것인 실리콘 웨이퍼.
  3. 제2항에 있어서, 상기 디누디드 존(10)의 폭(tDZ)과 상기 중간층(11)의 폭(tI) 사이에, 상기 디누디드 존(10)의 폭(tDZ)이 10 ㎛ 이상 100 ㎛ 미만인 범위에서, tI≤(0.3tDZ+87) ㎛의 관계가 성립하는 것인 실리콘 웨이퍼.
  4. 제3항에 있어서, 상기 디누디드 존(10)의 폭(tDZ)이 10 ㎛ 이상 100 ㎛ 이하인 범위에서, 43 ㎛≤tI의 관계가 성립하는 것인 실리콘 웨이퍼.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 중간층(11)에서의 상기 공공 산소 복합체의 농도의 웨이퍼 깊이 방향 변화량의 최대값이 5.0×1011/㎤·㎛ 이상인 것인 실리콘 웨이퍼.
KR1020187030294A 2016-04-27 2017-02-24 실리콘 웨이퍼 KR102162948B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016089272A JP6704781B2 (ja) 2016-04-27 2016-04-27 シリコンウェーハ
JPJP-P-2016-089272 2016-04-27
PCT/JP2017/007177 WO2017187752A1 (ja) 2016-04-27 2017-02-24 シリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20190002461A true KR20190002461A (ko) 2019-01-08
KR102162948B1 KR102162948B1 (ko) 2020-10-07

Family

ID=60161336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187030294A KR102162948B1 (ko) 2016-04-27 2017-02-24 실리콘 웨이퍼

Country Status (7)

Country Link
US (1) US10648101B2 (ko)
JP (1) JP6704781B2 (ko)
KR (1) KR102162948B1 (ko)
CN (1) CN109075076B (ko)
DE (1) DE112017002225B4 (ko)
TW (1) TWI711727B (ko)
WO (1) WO2017187752A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066617A (ko) * 2000-09-20 2003-08-09 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법
JP2005311200A (ja) * 2004-04-23 2005-11-04 Komatsu Electronic Metals Co Ltd シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
JP2009016864A (ja) 1999-11-13 2009-01-22 Samsung Electronics Co Ltd シリコンウェーハの製造方法
JP2009524227A (ja) * 2006-01-20 2009-06-25 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法、および半導体素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JP3886576B2 (ja) * 1996-11-06 2007-02-28 東芝セラミックス株式会社 シリコンウエーハ
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP3778146B2 (ja) * 2002-08-23 2006-05-24 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法及びシリコンウェーハ
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
US20080251879A1 (en) * 2005-07-11 2008-10-16 Naoshi Adachi Method for Manufacturing Simox Substrate and Simox Substrate Obtained by this Method
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
JP4978396B2 (ja) * 2007-09-19 2012-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016864A (ja) 1999-11-13 2009-01-22 Samsung Electronics Co Ltd シリコンウェーハの製造方法
KR20030066617A (ko) * 2000-09-20 2003-08-09 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법
JP2005311200A (ja) * 2004-04-23 2005-11-04 Komatsu Electronic Metals Co Ltd シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
JP2009524227A (ja) * 2006-01-20 2009-06-25 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法、および半導体素子

Also Published As

Publication number Publication date
TWI711727B (zh) 2020-12-01
CN109075076A (zh) 2018-12-21
US20190119828A1 (en) 2019-04-25
DE112017002225B4 (de) 2021-04-15
WO2017187752A1 (ja) 2017-11-02
TW201802305A (zh) 2018-01-16
US10648101B2 (en) 2020-05-12
DE112017002225T5 (de) 2019-01-10
KR102162948B1 (ko) 2020-10-07
CN109075076B (zh) 2023-03-24
JP6704781B2 (ja) 2020-06-03
JP2017199788A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
JP5976030B2 (ja) シリコンウェーハの熱処理方法
US20050054124A1 (en) Silicon wafers and method of fabricating the same
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
KR20030051602A (ko) 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼
KR102478531B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP2018030765A (ja) シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
KR20190002461A (ko) 실리콘 웨이퍼
JP5572091B2 (ja) 半導体ウェーハの製造方法
KR102333618B1 (ko) 실리콘 웨이퍼의 열처리 방법
US20100009548A1 (en) Method for heat-treating silicon wafer
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2012089842A (ja) 単結晶シリコンで構成された半導体ウェハを熱処理中に支持するための支持リング、該半導体ウェハの熱処理のための方法、および単結晶シリコンで構成された熱処理された半導体ウェハ
KR101081652B1 (ko) 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
JP2024008390A (ja) シリコンウェーハ及びその製造方法
JP2010123588A (ja) シリコンウェーハ及びその熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant