JP2017199788A - シリコンウェーハ - Google Patents

シリコンウェーハ Download PDF

Info

Publication number
JP2017199788A
JP2017199788A JP2016089272A JP2016089272A JP2017199788A JP 2017199788 A JP2017199788 A JP 2017199788A JP 2016089272 A JP2016089272 A JP 2016089272A JP 2016089272 A JP2016089272 A JP 2016089272A JP 2017199788 A JP2017199788 A JP 2017199788A
Authority
JP
Japan
Prior art keywords
layer
wafer
concentration
width
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016089272A
Other languages
English (en)
Other versions
JP6704781B2 (ja
Inventor
前田　進
Susumu Maeda
進 前田
博則 番場
Hironori Banba
博則 番場
治生 須藤
Haruo Sudo
治生 須藤
秀幸 岡村
Hideyuki Okamura
秀幸 岡村
荒木　浩司
Koji Araki
浩司 荒木
末岡　浩治
Koji Sueoka
浩治 末岡
中村　浩三
Kozo Nakamura
浩三 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016089272A priority Critical patent/JP6704781B2/ja
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to PCT/JP2017/007177 priority patent/WO2017187752A1/ja
Priority to DE112017002225.8T priority patent/DE112017002225B4/de
Priority to CN201780025439.1A priority patent/CN109075076B/zh
Priority to KR1020187030294A priority patent/KR102162948B1/ko
Priority to US16/096,745 priority patent/US10648101B2/en
Priority to TW106110310A priority patent/TWI711727B/zh
Publication of JP2017199788A publication Critical patent/JP2017199788A/ja
Application granted granted Critical
Publication of JP6704781B2 publication Critical patent/JP6704781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】ＤＺ層における酸素析出物の析出を抑制するとともに、バルク層における高いゲッタリング能を確保したシリコンウェーハを提供する。
【解決手段】空孔と酸素の複合体である空孔酸素複合体の濃度が、１．０×１０１２／ｃｍ３未満の最表層のデヌーデッドゾーン１０と、デヌーデッドゾーン１０のウェーハ深さ方向内側に隣り合って形成され、デヌーデッドゾーン１０側から厚さ方向内側に向かって、前記空孔酸素複合体の濃度が１．０×１０１２／ｃｍ３以上、５．０×１０１２／ｃｍ３未満の範囲で次第に増加する、デヌーデッドゾーン１０の幅に対応して幅が決められる中間層１１と、中間層１１のウェーハ深さ方向内側に隣り合って形成され、前記空孔酸素複合体の濃度が、５．０×１０１２／ｃｍ３以上のバルク層１２と、を備えたシリコンウェーハを構成する。
【選択図】図１

Description

この発明は、表層に半導体デバイスが形成されるシリコンウェーハに関する。
近年の半導体デバイスの高集積化及び高性能化に伴って、その基板として使用されるシリコンウェーハ（以下において、ウェーハと略称する。）の高品質化が要求されている。
具体的には、半導体デバイスが形成されるウェーハ表層のデヌーデッドゾーン（Ｄｅｎｕｄｅｄ Ｚｏｎｅ：以下において、ＤＺ層と略称する。）においては、シリコン結晶育成中にシリコン融液を入れる坩堝から溶け込んだ酸素とシリコンの化合物である酸素析出物や、結晶育成中にこの結晶中に導入された空孔の凝集体である空洞欠陥が全くないことが求められる。酸素析出物等はリーク電流源として作用し、半導体デバイスの電気特性を低下させる虞があり、空洞欠陥はウェーハの表面に凹状の窪みを形成し、この表面に形成した配線の断線の原因となる虞があるためである。
その一方で、ＤＺ層よりも深いバルク層においては、所定密度以上の酸素析出物が析出していることが求められる。ＤＺ層の酸素析出物は、上記のように半導体デバイスの電気特性を低下させる一方で、バルク層の酸素析出物は、プロセス中にウェーハ表面に付着した重金属を捕獲するゲッタリング源として作用してデバイスの電気特性を向上するとともに、ウェーハの熱処理中の塑性変形を引き起こす転位の動きを固着する固着源として作用してウェーハの機械強度を向上するためである。
酸素析出物の密度のウェーハ深さ方向分布は、ウェーハに施される高温での急速昇降温熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ：以下において、ＲＴＰと略称する。）によって形成された、点欠陥（特に空孔）のウェーハ深さ方向分布に大きく依存する。例えば、特許文献１においては、チョクラルスキー法で育成された結晶から切り出されたウェーハをアルゴン又は水素雰囲気中でＲＴＰを行っている（本文献の段落００３７参照）。このＲＴＰを行うことにより、ウェーハの表層に酸素析出物のないＤＺ層を形成することができるとともに、バルク領域に十分な密度の酸素析出物を析出させることができる（本文献の図７、図８参照）。
特開２００９−１６８６４号公報
特許文献１においては、本文献の図１２〜図２１の写真から明らかなように、酸素析出物の析出評価を赤外散乱トモグラフ装置を用いて行っており、この評価結果に基づいて、酸素析出物が存在しないＤＺ幅を規定している。ところが、この赤外散乱トモグラフ装置によって検出できるのはサイズが約２５ｎｍ以上の酸素析出物であり、これよりも小さいサイズの酸素析出物は検出することが困難である。例えば、イメージセンサ用のデバイスにおいては、赤外散乱トモグラフ装置の検出下限以下のサイズの酸素析出物が、白キズと呼ばれるイメージセンサの画素不良の原因になる可能性があることが分かっており、赤外散乱トモグラフ装置では検出できない微小な酸素析出物の抑制が一層重要になっている。
そこで、この発明は、ＤＺ層における酸素析出物の析出を抑制するとともに、バルク層における高いゲッタリング能を確保することを課題とする。
上記の課題を解決するために、この発明においては、空孔と酸素の複合体である空孔酸素複合体の濃度が、１．０×１０１２／ｃｍ３未満の最表層のデヌーデッドゾーンと、前記デヌーデッドゾーンのウェーハ深さ方向内側に隣り合って形成され、前記デヌーデッドゾーン側から厚さ方向内側に向かって、前記空孔酸素複合体の濃度が１．０×１０１２／ｃｍ３以上、５．０×１０１２／ｃｍ３未満の範囲で次第に増加する、前記デヌーデッドゾーンの幅ｔＤＺに対応して幅ｔＩが決められる中間層と、前記中間層のウェーハ深さ方向内側に隣り合って形成され、前記空孔酸素複合体の濃度が、５．０×１０１２／ｃｍ３以上のバルク層と、を備えたシリコンウェーハを構成した。
空孔酸素複合体（以下において、ＶＯｘと略称する。）は、酸素析出物の析出挙動と密接に関連しており、ＶＯｘ濃度を１．０×１０１２／ｃｍ３未満とすることにより、デバイス特性に悪影響を及ぼし得る酸素析出物の析出を確実に抑制することができる。さらに、中間層のＶＯｘ濃度をＤＺ層側から厚さ方向内側に向かって、１．０×１０１２／ｃｍ３から５．０×１０１２／ｃｍ３まで次第に変化させて、ＶＯｘ濃度が５．０×１０１２／ｃｍ３以上のバルク層まで連続的かつ速やかに変化する層を構成することにより、ＤＺ層の表面に付着した重金属をバルク層まで速やかに導き、このバルク層で確実にゲッタリングすることができる。ＶＯｘ濃度のウェーハ深さ方向分布は、計算機シミュレーションや白金拡散処理後のＤＬＴＳ測定等の種々の手法により推定又は測定することができるが、実験的に測定するのは非常に手間を要する。
前記構成においては、前記デヌーデッドゾーンの幅ｔＤＺと前記中間層の幅ｔＩとの間に、前記デヌーデッドゾーンの幅ｔＤＺが３μｍ以上１０μｍ未満の範囲で、ｔＩ≦（２．６ｔＤＺ＋６４）μｍの関係が成立する構成とするのが好ましい。
さらに、前記構成においては、前記デヌーデッドゾーンの幅ｔＤＺと前記中間層の幅ｔＩとの間に、前記デヌーデッドゾーンの幅ｔＤＺが１０μｍ以上１００μｍ未満の範囲で、ｔＩ≦（０．３ｔＤＺ＋８７）μｍの関係が成立する構成とするのが好ましい。
このように、中間層の幅ｔＩの上限を決めて、デヌーデッドゾーン（ＤＺ層）とバルク層を近接させる（つまり、中間層におけるＶＯｘ濃度の立ち上がりを急峻にする）ことによって、バルク層に析出した酸素析出物による重金属のゲッタリングを効率的に行うことができる。これにより、ＤＺ層に形成した半導体デバイスの電気特性の向上を図ることができる。
前記構成においては、前記デヌーデッドゾーンの幅ｔＤＺが１０μｍ以上１００μｍ以下の範囲で、４３μｍ≦ｔＩの関係が成立する構成とするのが好ましい。
このように、中間層の幅の下限を決めることにより、ゲッタリング能を確保しつつ、ＤＺ層からバルク層にかけて酸素析出物の密度が急増して歪み応力が生じ、デバイス特性に不具合が生じるのを防止することができる。
前記各構成においては、前記中間層における前記空孔酸素複合体の濃度のウェーハ深さ方向変化量の最大値が、５．０×１０１１／ｃｍ３・μｍ以上である構成とするのが好ましい。
このように、空孔酸素複合体の濃度の深さ方向変化量の最大値を上記の値以上とすることにより、中間層における空孔酸素複合体の濃度の立ち上がりを急峻にして、ＤＺ層の直下におけるゲッタリングを有効に機能させることができる。
この発明では、空孔と酸素の複合体である空孔酸素複合体（ＶＯｘ）の濃度が、１．０×１０１２／ｃｍ３未満の表層のデヌーデッドゾーン（ＤＺ層）と、前記デヌーデッドゾーンのウェーハ深さ方向内側に隣り合って形成され、前記デヌーデッドゾーン側から厚さ方向内側に向かって、前記空孔酸素複合体の濃度が１．０×１０１２／ｃｍ３以上、５．０×１０１２／ｃｍ３未満の範囲で次第に増加する、前記デヌーデッドゾーンの幅ｔＤＺに対応して幅ｔＩが決められる中間層と、前記中間層のウェーハ深さ方向内側に隣り合って形成され、前記空孔酸素複合体の濃度が、５．０×１０１２／ｃｍ３以上のバルク層と、を備えたシリコンウェーハを構成した。
このように、ＤＺ層のＶＯｘ濃度を所定範囲内に限定して、ＤＺ層における酸素析出物の析出を抑制するとともに、バルク層のＶＯｘ濃度を所定値以上とし、高い密度の酸素析出物を析出させて高いゲッタリング能を確保することにより、ＤＺ層に形成した半導体デバイスのデバイス特性の向上を図ることができる。
この発明に係るシリコンウェーハの層構造を示す縦断面図 ＤＺ層の幅と中間層の幅の関係を示す図 ウェーハ深さ方向のＶＯｘの分布を示すイメージ図であって、（ａ）はこの発明に係るウェーハ、（ｂ）は従来技術に係るウェーハ 熱処理シーケンスの一例を示す図 酸素析出物のウェーハ深さ方向分布を示す図であって、処理温度がいずれも１３５０℃、降温速度が（ａ）は１２０℃／秒、（ｂ）は５０℃／秒、（ｃ）は２５℃／秒、酸素分圧がいずれも１００％のとき 酸素析出物のウェーハ深さ方向分布を示す図であって、処理温度が（ａ）は１３００℃、（ｂ）は１２７５℃、（ｃ）は１２５０℃で、降温速度がいずれも２５℃／秒、酸素分圧がいずれも０％のとき 酸素析出物のウェーハ深さ方向分布を示す図であって、処理温度が（ａ）は１３００℃、（ｂ）は１２７５℃、（ｃ）は１２５０℃で、降温速度がいずれも１２０℃／秒、酸素分圧がいずれも０％のとき 図５〜図７に対応する熱処理条件におけるＶＯｘ濃度のシミュレーション結果を示す図 処理温度を１３５０〜１１５０℃（５０℃ピッチ）の５条件、昇温速度を７５℃／秒、降温速度を１２０、５０、２５、５℃／秒の４条件、酸素分圧を１００、５０、３０、１０、８、６、４、２、１、０％の１０条件で変化させたときのＶＯｘ濃度のウェーハ深さ方向分布のシミュレーション結果を示す図 図９に示したシミュレーションにおいて、ＶＯｘ濃度のウェーハ深さ方向変化量（ＶＯｘ濃度の深さ微分）のウェーハ深さ方向分布のシミュレーション結果を示す図
この発明に係るシリコンウェーハ（ウェーハ）の縦断面図を図１に示す。このウェーハは、チョクラルスキー法で育成されたインゴットから切り出され、両面が鏡面研磨された上で、後述する熱処理シーケンス（図４参照）からなる急速昇降温熱処理（ＲＴＰ）が施されたものである。このウェーハの最表層には、空孔と酸素の複合体である空孔酸素複合体（ＶＯｘ）濃度が、１．０×１０１２／ｃｍ３未満のデヌーデッドゾーン１０（ＤＺ層）が形成されている。このＤＺ層１０の幅は、ウェーハに形成する半導体デバイスの種類に対応して決められ、３〜１００μｍの範囲内とされることが多い。
ＤＺ層のＶＯｘ濃度は、上記のように１．０×１０１２／ｃｍ３未満に限定されている。このように、ＶＯｘ濃度を限定することにより、デバイス特性を低下させる虞のある酸素析出物がデバイス製造プロセス中にＤＺ層１０内に析出せず、半導体デバイスの高い特性を確保することができる。
ＤＺ層１０のウェーハ深さ方向（図１中に示す矢印の方向。以下においても同じ。）内側には、このＤＺ層１０と隣り合うように、ＤＺ層１０側から厚さ方向内側に向かって、ＶＯｘ濃度が１．０×１０１２／ｃｍ３以上、５．０×１０１２／ｃｍ３未満の範囲で次第に増加する中間層１１が形成されている。後述するように、この中間層１１の幅ｔＩは、ＤＺ層１０の幅ｔＤＺに対応して決められる。
この中間層１１は、ＤＺ層１０から後述するバルク層１２にかけて、ＶＯｘ濃度が次第に変化する遷移領域である。デバイス製造プロセス中においてウェーハの表面に付着した重金属（汚染元素）は、この中間層１１を通ってＤＺ層１０からバルク層１２まで拡散し、バルク層１２内の酸素析出物によって捕獲（ゲッタリング）されて、ＤＺ層１０（デバイス活性領域）から除去される。重金属が速やかにバルク層１２まで拡散してゲッタリングが効率的に行われるために、中間層１１内のＶＯｘ濃度をＤＺ層１０側からバルク層１２側にかけて急峻に立ち上げて、この中間層１１の幅をできるだけ小さくするのが基本的に好ましい。特にこの効果は、シリコン結晶中での拡散係数が小さいため、デバイス製造プロセス中にＤＺ層１０からバルク層１２まで拡散で移動することが困難な重金属（例えば、モリブデン、タングステン、コバルト等）に対して有効になる。
中間層１１のウェーハ深さ方向内側には、この中間層１１と隣り合うように、ＶＯｘ濃度が５．０×１０１２／ｃｍ３以上のバルク層１２が形成されている。ウェーハにデバイス製造プロセスが行なわれると、バルク層１２内には、重金属のゲッタリングを行うのに十分な密度の酸素析出物が析出する。このバルク層のＶＯｘ濃度は、ゲッタリングの観点からは高いほど好ましいが、ＶＯｘ濃度が高すぎて酸素析出物が析出過多となると、この酸素析出物がスリップ源となってウェーハの強度の点で問題が生じる虞があるため、その濃度を１．０×１０１４／ｃｍ３以下とするのが好ましい。
ＤＺ層１０の幅ｔＤＺと中間層１１の幅ｔＩの関係を図２に示す。中間層１１の幅ｔＩは、ＤＺ層１０の幅ｔＤＺに対応して決められ、後述するように、ＤＺ層１０の幅ｔＤＺの増加に伴って増加させるのが好ましい。
図２に示す関係においては、ＤＺ層１０の幅ｔＤＺと中間層１１の幅ｔＩとの間に、ＤＺ層１０の幅ｔＤＺが３μｍ以上１０μｍ未満の範囲で、４３μｍ≦ｔＩ≦（２．６ｔＤＺ＋６４）の関係（本図中の丸数字１及び３参照）が成立するとともに、ＤＺ層１０の幅ｔＤＺが１０μｍ以上の範囲で、４３μｍ≦ｔＩ≦（０．３ｔＤＺ＋８７）μｍ（本図中の丸数字１及び２参照）の関係が成立している。
このように、ＤＺ層１０の幅ｔＤＺに対応して中間層１１の幅ｔＩの上限を限定することにより、ＤＺ層１０とバルク層１２を近接させる（すなわち、中間層１１におけるＶＯｘ濃度の立ち上がりを急峻にする）ことができ、酸素析出物による重金属のゲッタリングを効率的に行うことができる。さらに、中間層１１の幅ｔＩの下限を限定することにより、ＤＺ層１０からバルク層１２にかけて酸素析出物の密度が急増して歪み応力が生じ、デバイス特性に不具合が生じるのを防止することができる。
図２中のデータ点は、ウェーハに半導体デバイスを作成したときに、良好な電気特性が得られたものについて、そのウェーハに対して行われたＲＴＰのシーケンス（ＲＴＰの処理温度が１２５０〜１３５０℃、昇温速度が７５℃／秒、降温速度が２０〜１５０℃／秒、酸素分圧が４〜５０％の範囲内）と同じ条件で後述するシミュレーションを行い、そのシミュレーションによって得られたＤＺ層１０の幅ｔＤＺと中間層１１の幅ｔＩとの関係をプロットしたものであり、各データ点は、ＤＺ層１０の幅ｔＤＺによって決まる中間層１１の幅ｔＩの範囲内に含まれている。
なお、図２において示した、ＤＺ層１０の幅ｔＤＺが１０μｍ以上の範囲における中間層１１の幅ｔＩの上限（本図中の丸数字２参照）、及び、ＤＺ層１０の幅ｔＤＺが３μｍ以上の範囲における中間層１１の幅ｔＩの下限（本図中の丸数字３参照）は必須ではなく、ＤＺ層１０の幅ｔＤＺが３μｍ以上１０μｍ未満の範囲においてのみ上限、又は、上限及び下限の両方を決めてもよい。
図３にＶＯｘ濃度のウェーハ深さ方向分布のイメージ図を示す。本図（ａ）はこの発明に係るウェーハ、（ｂ）は従来発明に係るウェーハにおける分布である。従来発明に係るウェーハにおいては、半導体デバイスを形成するＤＺ層内にＶＯｘ濃度が１．０×１０１２／ｃｍ３よりも高い領域（図３（ｂ）中に「ＮＧ」と示した領域）が存在していた。この領域では、デバイス製造プロセス中に微小な酸素析出物が析出し、この酸素析出物によって、高性能デバイスのライフタイム等の電気特性が低下する虞があった。
これに対し、この発明に係るウェーハにおいては、ＤＺ層１０の深さ方向の全範囲に亘って、ＶＯｘ濃度を１．０×１０１２／ｃｍ３未満としたので、ＤＺ層１０での酸素析出物の析出が抑制される。しかも、ＶＯｘ濃度が中間層１１で急峻に立ち上がっており、この中間層１１よりもウェーハ深さ方向の内側に位置するバルク層１２で、効率的にゲッタリングを行うことができる。このため、半導体デバイスの高い特性を確保することができる。
この発明に係るウェーハの熱処理シーケンス（ＲＴＰ）の一例を図４に示す。このＲＴＰは、急速昇降温が可能なランプアニール炉を用いて行われる。まず、所定温度Ｔ１（例えば７００℃）から処理温度Ｔ２まで、所定の昇温速度Ｒ１で昇温し、この処理温度Ｔ２で所定時間保持（例えば１５秒間）した。さらに、保持後に所定の降温速度Ｒ２で所定温度Ｔ３（例えば７００℃）まで降温した。この一連のＲＴＰは、酸素含有雰囲気中（酸素分圧が１％以上１００％以下の範囲）で行われた。このように、酸素含有雰囲気中でＲＴＰを行うことにより、このＲＴＰ中にウェーハの表面に酸化膜が形成され、この酸化膜とウェーハの界面からウェーハの内部に格子間シリコン原子が注入される。この格子間シリコン原子は、ＲＴＰによってウェーハに導入された空孔と対消滅し、ウェーハ表層のＶＯｘ濃度を低下させる作用を有している。
さらに、このシーケンスでウェーハ内に形成されたＶＯｘ濃度分布と、実際の酸素析出物の析出状態との関係を評価するために、上記のシーケンス後に、ＲＴＰ後のウェーハに酸素析出物の顕在化熱処理（７８０℃３時間＋１０００℃１６時間の２段階熱処理）を行った。この顕在化熱処理後に、酸素析出物のウェーハ深さ方向分布を赤外散乱トモグラフ装置（ＭＯ４４１（株式会社レイテックス製））を用いて評価した。
ウェーハを図４に示すシーケンス（処理温度Ｔ２＝１３５０℃、昇温速度Ｒ１＝７５℃／秒、降温速度Ｒ２＝１２０、５０、２５℃／秒、酸素分圧１００％）で処理した後に、上記の顕在化熱処理を行ったときの酸素析出物のウェーハ深さ方向評価結果を図５に示す。本図（ａ）は降温速度Ｒ２が１２０℃／秒のとき、（ｂ）は降温速度Ｒ２が５０℃／秒のとき、（ｃ）は降温速度Ｒ２が２５℃／秒のときの結果である。上記のシーケンスでウェーハを熱処理すると、ウェーハの表層に、酸素析出物が観察されないＤＺ層１０が形成された。このＤＺ層１０の幅は、降温速度Ｒ２を大きくするほど狭くなった。このＤＺ層１０に半導体デバイスを形成してライフタイム等の電気特性を評価したところ、本図（ａ）から（ｃ）に示すいずれのウェーハも、良品基準以上の良好な特性を有していることが確認できたが、（ａ）、（ｂ）、（ｃ）の順で（すなわち、降温速度Ｒ２が小さくなるほど）その特性は若干低下する傾向があった。これは、降温速度Ｒ２が小さくなるほどＤＺ層１０の幅ｔＤＺが広くなり、ゲッタリング能が低下するためと考えられる。
昇温速度Ｒ１は、５０℃／秒以上とするのが好ましく、７５℃／秒以上とするのがさらに好ましい。このようにすれば、ＲＴＰの昇温中に、ＲＴＰ前からウェーハ中に存在している酸素析出物の核（結晶製造時に発生）が成長して、ＲＴＰの処理温度での保持中に成長した酸素析出物が完全に溶け切らずにＤＺ層１０に残留するのを防止することができる。
次に、図４に示すシーケンス（処理温度Ｔ２＝１３００、１２７５、１２５０℃、昇温速度Ｒ１＝７５℃／秒、降温速度Ｒ２＝１２０、２５℃／秒、酸素分圧０％）で処理した後に上記の顕在化熱処理を行ったときの酸素析出物のウェーハ深さ方向評価結果を図６、図７に示す。図６は降温速度Ｒ２がいずれも２５℃／秒で、（ａ）は処理温度Ｔ２が１３００℃のとき、（ｂ）は処理温度Ｔ２が１２７５℃のとき、（ｃ）は処理温度Ｔ２が１２５０℃のときの結果であり、図７は降温速度Ｒ２がいずれも１２０℃／秒で、（ａ）は処理温度Ｔ２が１３００℃のとき、（ｂ）は処理温度Ｔ２が１２７５℃のとき、（ｃ）は処理温度Ｔ２が１２５０℃のときの結果である。図６、図７においても、ウェーハの表層に、酸素析出物が観察されないＤＺ層１０が形成された。
このＤＺ層１０に半導体デバイスを形成してライフタイム等の電気特性を評価したところ、ライフタイムの低下等の不具合が判明した。これは、一見良好に見えるＤＺ層１０内に、赤外散乱トモグラフ装置等の一般的な検知手段では測定困難な微小酸素析出物（サイズが２５ｎｍ程度以下）が存在しており、この微小酸素析出物が半導体デバイスの不具合を引き起こしたためと考えられる。
図４に示すシーケンスでＲＴＰを行った後のＶＯｘ濃度のウェーハ深さ方向分布と、酸素析出物の析出状態及びデバイス特性との関係を評価するために、ＲＴＰ後のＶＯｘ濃度のウェーハ深さ方向分布のシミュレーションを行った。このシミュレーションは、高温における空孔と格子間シリコン原子の生成、拡散、対消滅、窒素と空孔の複合体の形成等を考慮に入れた物理モデルに基づくものであって、シリコン結晶育成中の空孔及び格子間シリコン原子の挙動を精度よく説明できる空孔及び格子間シリコン原子の熱平衡濃度及び拡散定数を採用している。
図５から図７に対応する熱処理条件で熱処理を行ったときのＶＯｘ濃度のウェーハ深さ方向分布のシミュレーション結果を図８に示す。本図中のＶを付したシミュレーション結果は図５に、ＶＩを付したシミュレーション結果は図６に、ＶＩＩを付したシミュレーション結果は図７にそれぞれ対応する。
図８中においてＶＩ及びＶＩＩを付したシミュレーション結果から、処理温度Ｔ２が高いほどＶＯｘ濃度が高くなることが分かった。これは、高温ほど空孔の熱平衡濃度が高くなり、ＲＴＰによって多くのＶＯｘがウェーハ内に凍結されることに起因する。
また、図８中においてＶを付したシミュレーション結果から、降温速度Ｒ２が大きくなるほどＤＺ層１０の幅が狭くなるとともに、ＶＯｘ濃度が急峻に立ち上がることが分かる。これは、降温速度Ｒ２が大きくなるほど、空孔がＲＴＰ中にウェーハの表面側に外方拡散するための十分な時間が与えられず、ウェーハの表面近傍まで空孔（つまりＶＯｘ）の濃度が高い領域が残存することに起因する。
さらに、図８中のＶとＶＩ及びＶＩＩのシミュレーション結果の対比から、酸素を含有する雰囲気（酸素分圧１００％）とすると、酸素を含有しない雰囲気（酸素分圧が０％）のときと比較して、ＤＺ層１０の幅が広くなることが分かった。これは、酸素含有雰囲気においては、ウェーハの表面に酸化膜が形成されて、この酸化膜とウェーハの界面から格子間シリコン原子がウェーハ表層に注入され、空孔とこの格子間シリコン原子が対消滅してＶＯｘ濃度が下がることに起因する。
図５に示した降温速度Ｒ２が１２０℃／秒（本図（ａ）参照）、５０℃／秒（本図（ｂ）参照）、２５℃／秒（本図（ｃ）参照）の各条件でＲＴＰを行ったウェーハに半導体デバイスを形成してその電気特性を評価したところ、いずれのウェーハにおいてもその表面に近い領域（約６０μｍよりも浅い領域）に形成した半導体デバイスの電気特性は非常に良好であった。これに対し、降温速度Ｒ２が１２０℃／秒でＲＴＰを行ったウェーハは約６０μｍよりも深い領域、降温速度Ｒ２が５０℃／秒でＲＴＰを行ったウェーハは約９０μｍよりも深い領域、降温速度Ｒ２が２５℃／秒でＲＴＰを行ったウェーハは約１３０μｍよりも深い領域（図８中に「ＮＧ」と示した領域）に半導体デバイスを形成した場合、電気特性の低下傾向が確認できた。これは、その領域に、赤外散乱トモグラフ装置では検知できない微小酸素析出物が存在し、この微小酸素析出物に起因して電気特性が低下しているためと考えられる。この電気特性の結果から、ＶＯｘ濃度が１．０×１０１２／ｃｍ３未満の領域を電気特性の低下の虞がないＤＺ層１０と定めることができる。
また、図５から図７に示す酸素析出物のウェーハ深さ方向評価結果と、図８に示すシミュレーション結果を対比すると、ＶＯｘ濃度が５．０×１０１２／ｃｍ３以上の領域で、酸素析出物が高密度に析出しており、酸素析出物の析出状態とＶＯｘ濃度の深さ方向分布が対応していることが確認できた。この酸素析出物の析出状態の結果から、ＶＯｘ濃度が５．０×１０１２／ｃｍ３以上の領域を酸素析出物が高密度に析出したバルク層１２と定めることができる。そして、ＤＺ層１０とバルク層１２との間のＶＯｘ濃度が１．０×１０１２／ｃｍ３以上、５．０×１０１２／ｃｍ３未満の領域を、ＶＯｘ濃度がバルク層１２側に向けて立ち上がる中間層１１と定めることができる。
さらに、処理温度Ｔ２を１３５０〜１１５０℃（５０℃ピッチ）の５条件、昇温速度Ｒ１を７５℃／秒、降温速度Ｒ２を１２０、５０、２５、５℃／秒の４条件、酸素分圧を１００、５０、３０、１０、８、６、４、２、１、０％の１０条件で変化させたときの（全ての条件を組み合わせると計２００条件）ＶＯｘ濃度のウェーハ深さ方向分布のシミュレーション結果を図９に、このシミュレーションにおけるＶＯｘ濃度のウェーハ深さ方向変化量（ＶＯｘの深さ微分）のウェーハ深さ方向分布のシミュレーション結果を図１０にそれぞれ示す。
図９のシミュレーション結果によると、図８にて説明したのと同様に、降温速度Ｒ２及び酸素分圧が一定の条件の下では、一部に例外はあるが、処理温度Ｔ２が高くなるほどＶＯｘ濃度は高くなった。また、処理温度Ｔ２及び酸素分圧が一定の条件の下では、降温速度Ｒ２が大きくなるほどＶＯｘ濃度は高くなった。さらに、処理温度Ｔ２及び降温速度Ｒ２が一定の条件の下では、酸素分圧が高くなるほどＶＯｘ濃度は低くなった。
上記のように、ＶＯｘ濃度が１．０×１０１２／ｃｍ３未満の領域をＤＺ層１０、１．０×１０１２／ｃｍ３以上５．０×１０１２／ｃｍ３未満の領域を中間層１１、５．０×１０１２／ｃｍ３以上の領域をバルク層１２と定めた場合、ＲＴＰによってこれらの各層１０、１１、１２が形成されるかどうか、及び、形成された場合の各層１０、１１、１２の厚さは、ＲＴＰの処理条件によって大きく変わる。
図９に示すように、例えば、処理温度Ｔ２＝１３５０℃、昇温速度Ｒ１＝７５℃／秒、降温速度Ｒ２＝１２０℃／秒、酸素分圧３０％の条件でＲＴＰを行うと、ウェーハには約１５μｍの厚さのＤＺ層１０が形成されるとともに、約５０μｍの厚さの中間層１１が形成される。また、処理温度１３５０℃、昇温速度７５℃／秒、降温速度５０℃／秒、酸素分圧１０％の条件でＲＴＰを行うと、ウェーハには約４μｍのＤＺ層１０が形成されるとともに、約５９μｍの厚さの中間層１１が形成される。
これに対し、例えば、処理温度Ｔ２＝１３５０℃、昇温速度Ｒ１＝７５℃／秒、降温速度Ｒ２＝１２０℃／秒、酸素分圧１０％の条件でＲＴＰを行うとＤＺ層１０が形成されず、処理温度Ｔ２＝１３５０℃、昇温速度Ｒ１＝７５℃／秒、降温速度Ｒ２＝５℃／秒、酸素分圧３０％の条件でＲＴＰを行うと中間層１１及びバルク層１２が形成されず、いずれの場合も半導体デバイスの基板としては使用することができない。
このように、ＲＴＰの処理条件（処理温度Ｔ２、昇温速度Ｒ１、降温速度Ｒ２、酸素分圧）をパラメータとしてシミュレーションを行うことにより、直接評価することが非常に困難なＶＯｘ濃度のウェーハ深さ方向分布を簡便に導出することができ、所望の厚さのＤＺ層１０及び中間層１１を備えたウェーハの処理条件を簡便に見極めることができる。
また、図１０のシミュレーション結果によると、降温速度Ｒ２及び酸素分圧が一定の条件の下では、一部に例外はあるが、処理温度Ｔ２が高くなるほど、ＶＯｘ濃度のウェーハ深さ方向変化量（微分値）の最大値は高くなり、かつ、その最大値の位置はウェーハの表面近傍側に移動した。また、処理温度Ｔ２及び酸素分圧が一定の条件の下では、降温速度Ｒ２が大きくなるほど微分値の最大値は大きくなり、かつ、その最大値はウェーハの表面近傍側に移動した。さらに、処理温度Ｔ２及び降温速度Ｒ２が一定の条件の下では、酸素分圧が１０％前後のときに微分値の最大値は最も大きくなり、約１０％よりも低分圧側及び高分圧側のいずれに向かっても、その最大値は小さくなった。また、酸素分圧が高くなるほどその最大値はウェーハの厚さ中心側に移動した。
中間層１１におけるＶＯｘ濃度の立ち上がりは、微分値の最大値の大きさが大きいほど急峻となり、中間層１１を介してＤＺ層１０とバルク層１２を近接させることができる。このように、両層１０、１２を近接させることにより重金属の拡散距離を短縮することができ、ゲッタリングを効率的に行うことが可能となる。また、最大値の位置をウェーハの表面近傍とすることにより、前述のように拡散係数が小さくゲッタリングが困難な重金属に対しても、上記と同様にゲッタリングを効率的に行うことが可能となる。この最大値の大きさは、５．０×１０１１／ｃｍ３・μｍ以上の範囲とするのが好ましい。上述したように、微分値の最大値の大きさを５．０×１０１１／ｃｍ３・μｍ以上とすることにより、近接ゲッタリングを有効に機能させることができるためである。
なお、図９、図１０に示したシミュレーション結果は、乾燥酸素含有雰囲気（ドライ酸素雰囲気）でウェーハにＲＴＰを行った場合のものであるが、湿潤酸素含有雰囲気（ウェット酸素雰囲気）の場合でも、シミュレーションにおける酸化膜形成速度を適切に調節することにより、自在にシミュレーションを行うことができる。
上記においては、図４に示したシーケンスの昇温工程から降温工程まで、同一の雰囲気（上記においては、所定分圧の酸素を含む酸素含有雰囲気）で行ったものについて説明したが、このシーケンスは一例に過ぎず、例えば、昇温まで不活性ガス雰囲気とし、処理温度での保持工程以降を酸素含有雰囲気としたり、処理中に酸素分圧を変化させたりする等、シーケンスの途中で熱処理雰囲気を適宜変更することもできる。また、処理温度での保持中に、その処理温度を変化させ、この変化のタイミングで熱処理の雰囲気を変化させることもできる。
上記において説明した実施形態はあくまでも例示であって、シリコンウェーハのＤＺ層１０における酸素析出物の析出を抑制するとともに、バルク層１２における高いゲッタリング能を確保する、というこの発明の課題を解決し得る限りにおいて、例えば、ＲＴＰに先立ってウェーハの表面に酸化膜等の膜形成を行う等、ウェーハの層構成に変更を加えることも許容される。
１０ デヌーデッドゾーン（ＤＺ層）
１１ 中間層
１２ バルク層

Claims (5)

  1. 空孔と酸素の複合体である空孔酸素複合体の濃度が、１．０×１０１２／ｃｍ３未満の最表層のデヌーデッドゾーン（１０）と、
    前記デヌーデッドゾーン（１０）のウェーハ深さ方向内側に隣り合って形成され、前記デヌーデッドゾーン（１０）側から厚さ方向内側に向かって、前記空孔酸素複合体の濃度が１．０×１０１２／ｃｍ３以上、５．０×１０１２／ｃｍ３未満の範囲で次第に増加する、前記デヌーデッドゾーン（１０）の幅ｔＤＺに対応して幅ｔＩが決められる中間層（１１）と、
    前記中間層（１１）のウェーハ深さ方向内側に隣り合って形成され、前記空孔酸素複合体の濃度が、５．０×１０１２／ｃｍ３以上のバルク層（１２）と、
    を備えたシリコンウェーハ。
  2. 前記デヌーデッドゾーン（１０）の幅ｔＤＺと前記中間層（１１）の幅ｔＩとの間に、前記デヌーデッドゾーン（１０）の幅ｔＤＺが３μｍ以上１０μｍ未満の範囲で、ｔＩ≦（２．６ｔＤＺ＋６４）μｍの関係が成立する請求項１に記載のシリコンウェーハ。
  3. 前記デヌーデッドゾーン（１０）の幅ｔＤＺと前記中間層（１１）の幅ｔＩとの間に、前記デヌーデッドゾーン（１０）の幅ｔＤＺが１０μｍ以上１００μｍ未満の範囲で、ｔＩ≦（０．３ｔＤＺ＋８７）μｍの関係が成立する請求項２に記載のシリコンウェーハ。
  4. 前記デヌーデッドゾーン（１０）の幅ｔＤＺが１０μｍ以上１００μｍ以下の範囲で、４３μｍ≦ｔＩの関係が成立する請求項３に記載のシリコンウェーハ。
  5. 前記中間層（１１）における前記空孔酸素複合体の濃度のウェーハ深さ方向変化量の最大値が、５．０×１０１１／ｃｍ３・μｍ以上である請求項１から４のいずれか１項に記載のシリコンウェーハ。
JP2016089272A 2016-04-27 2016-04-27 シリコンウェーハ Active JP6704781B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016089272A JP6704781B2 (ja) 2016-04-27 2016-04-27 シリコンウェーハ
DE112017002225.8T DE112017002225B4 (de) 2016-04-27 2017-02-24 Siliziumwafer
CN201780025439.1A CN109075076B (zh) 2016-04-27 2017-02-24 硅晶片
KR1020187030294A KR102162948B1 (ko) 2016-04-27 2017-02-24 실리콘 웨이퍼
PCT/JP2017/007177 WO2017187752A1 (ja) 2016-04-27 2017-02-24 シリコンウェーハ
US16/096,745 US10648101B2 (en) 2016-04-27 2017-02-24 Silicon wafer
TW106110310A TWI711727B (zh) 2016-04-27 2017-03-28 矽晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016089272A JP6704781B2 (ja) 2016-04-27 2016-04-27 シリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2017199788A true JP2017199788A (ja) 2017-11-02
JP6704781B2 JP6704781B2 (ja) 2020-06-03

Family

ID=60161336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016089272A Active JP6704781B2 (ja) 2016-04-27 2016-04-27 シリコンウェーハ

Country Status (7)

Country Link
US (1) US10648101B2 (ja)
JP (1) JP6704781B2 (ja)
KR (1) KR102162948B1 (ja)
CN (1) CN109075076B (ja)
DE (1) DE112017002225B4 (ja)
TW (1) TWI711727B (ja)
WO (1) WO2017187752A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311200A (ja) * 2004-04-23 2005-11-04 Komatsu Electronic Metals Co Ltd シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
JP2007534579A (ja) * 2003-07-08 2007-11-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 安定化された理想的酸素析出シリコンウエハを製造する方法
JP2009524227A (ja) * 2006-01-20 2009-06-25 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法、および半導体素子

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JP3886576B2 (ja) * 1996-11-06 2007-02-28 東芝セラミックス株式会社 シリコンウエーハ
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP3778146B2 (ja) * 2002-08-23 2006-05-24 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法及びシリコンウェーハ
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
KR100965510B1 (ko) * 2005-07-11 2010-06-24 가부시키가이샤 섬코 Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
JP4978396B2 (ja) * 2007-09-19 2012-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534579A (ja) * 2003-07-08 2007-11-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 安定化された理想的酸素析出シリコンウエハを製造する方法
JP2005311200A (ja) * 2004-04-23 2005-11-04 Komatsu Electronic Metals Co Ltd シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
JP2009524227A (ja) * 2006-01-20 2009-06-25 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法、および半導体素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AKATSUKA M: "Effect of Rapid Thermal Annealing on Oxygen Precipitation Behavior in Silicon Wafers", JPN. J. APPL. PHYS., vol. 40, JPN7017000986, 2001, pages 3055 - 3062, XP001078602, ISSN: 0004251220, DOI: 10.1143/JJAP.40.3055 *
FALSTER R: "On the Properties of the Intrinsic Point Defects in Silicon: A Perspective from Crystal Growth and W", PHYS STATUS SOLIDI B, vol. 222, JPN7017000985, 2000, pages 219 - 244, XP055438482, ISSN: 0004251219, DOI: 10.1002/1521-3951(200011)222:1<219::AID-PSSB219>3.0.CO;2-U *
TOMAS HALLBERG: "Enhanced oxygen precipitation in electron irradiated silicon", JOURNAL OF APPLIED PHYSICS, vol. 72, no. 11, JPN7017000984, 1992, pages 5130 - 5138, XP055438479, ISSN: 0004251218, DOI: 10.1063/1.352043 *

Also Published As

Publication number Publication date
TW201802305A (zh) 2018-01-16
JP6704781B2 (ja) 2020-06-03
US10648101B2 (en) 2020-05-12
US20190119828A1 (en) 2019-04-25
KR20190002461A (ko) 2019-01-08
DE112017002225T5 (de) 2019-01-10
CN109075076A (zh) 2018-12-21
KR102162948B1 (ko) 2020-10-07
WO2017187752A1 (ja) 2017-11-02
DE112017002225B4 (de) 2021-04-15
TWI711727B (zh) 2020-12-01
CN109075076B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
JP5976030B2 (ja) シリコンウェーハの熱処理方法
JP5940238B2 (ja) シリコンウエハの製造方法
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
US20070240628A1 (en) Silicon wafer
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
WO2017187752A1 (ja) シリコンウェーハ
JP6716344B2 (ja) シリコンウェーハの熱処理方法
WO2013008391A1 (ja) 結晶欠陥の検出方法
JP4675542B2 (ja) ゲッタリング能力の評価方法
JP4449842B2 (ja) 半導体基板の測定方法
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2019145597A (ja) シリコン単結晶ウェーハの熱処理方法
JP4951927B2 (ja) シリコンウエーハの選定方法及びアニールウエーハの製造方法
JP6711320B2 (ja) シリコンウェーハ
KR101081652B1 (ko) 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
JP2024008390A (ja) シリコンウェーハ及びその製造方法
JPH11283986A (ja) シリコン基板の熱処理条件を設定する方法、およびシリコン基板を熱処理する方法、並びにシリコン基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200513

R150 Certificate of patent or registration of utility model

Ref document number: 6704781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250