TW201802305A - 矽晶圓 - Google Patents

矽晶圓 Download PDF

Info

Publication number
TW201802305A
TW201802305A TW106110310A TW106110310A TW201802305A TW 201802305 A TW201802305 A TW 201802305A TW 106110310 A TW106110310 A TW 106110310A TW 106110310 A TW106110310 A TW 106110310A TW 201802305 A TW201802305 A TW 201802305A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
oxygen
width
concentration
Prior art date
Application number
TW106110310A
Other languages
English (en)
Other versions
TWI711727B (zh
Inventor
前田進
番場博則
須藤治生
岡村秀幸
荒木浩司
末岡浩治
中村浩三
Original Assignee
環球晶圓日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓日本股份有限公司 filed Critical 環球晶圓日本股份有限公司
Publication of TW201802305A publication Critical patent/TW201802305A/zh
Application granted granted Critical
Publication of TWI711727B publication Critical patent/TWI711727B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明係構成一種矽晶圓，其具備：無缺陷區域(10)，其為作為空位與氧之複合體之空位氧複合體之濃度未達1.0×1012/cm3之最表層；中間層(11)，其鄰接於無缺陷區域(10)之晶圓深度方向內側而形成，上述空位氧複合體之濃度自無缺陷區域(10)側朝向厚度方向內側於1.0×1012/cm3以上且未達5.0×1012/cm3之範圍內逐漸增加，且對應於無缺陷區域(10)之寬度而確定寬度；及主體層(12)，其鄰接於中間層(11)之晶圓深度方向內側而形成，上述空位氧複合體之濃度為5.0×1012/cm3以上。

Description

矽晶圓
本發明係關於一種於表層形成半導體元件之矽晶圓。
近年來，隨著半導體元件之高積體化及高性能化，要求用作其基板之矽晶圓(以下略稱為晶圓)之高品質化。 具體而言，要求於形成半導體元件之晶圓表層之無缺陷區域(Denuded Zone，以下略稱為DZ層)中，完全無於矽結晶育成過程中自盛裝矽熔融液之坩堝熔化之氧與矽之化合物即氧析出物、或於結晶育成過程中導入至該結晶中之空位之凝集體即空腔缺陷。其原因在於，氧析出物等有以漏電流源之形式發生作用，而降低半導體元件之電特性之虞，空腔缺陷有於晶圓之表面形成凹狀之凹處，致使形成於該表面之配線發生斷線之虞。 另一方面，要求於深於DZ層之主體層中，析出特定密度以上之氧析出物。其原因在於，如上所述，DZ層之氧析出物會降低半導體元件之電特性，另一方面，主體層之氧析出物以捕獲於製程中附著於晶圓表面之重金屬之吸雜源之形式發生作用而提高元件之電特性，且以固著致使晶圓於熱處理中產生塑性變形之位錯之移動的固著源之形式發生作用而提高晶圓之機械強度。 氧析出物之密度之晶圓深度方向分佈於較大程度上取決於因對晶圓實施之高溫下之快速升降溫熱處理(Rapid Thermal Process，以下略稱為RTP)而形成的點缺陷(尤其是空位)之晶圓深度方向分佈。例如，於下述專利文獻1中，對自藉由直拉法(Czochralski method)育成之結晶切割而成之晶圓於氬氣或氫氣環境中進行RTP(參照本文獻之段落0037)。藉由進行該RTP，可於晶圓之表層形成無氧析出物之DZ層，且可於主體區域析出充分密度之氧析出物(參照本文獻之圖7A～圖8)。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2009-16864號公報
[發明所欲解決之問題] 於專利文獻1中，如本文獻之圖12～圖21之照片所明示般，利用紅外散射層析成像裝置進行氧析出物之析出評價，基於該評價結果，界定不存在氧析出物之DZ寬度。然而，可由該紅外散射層析成像裝置檢測出的是尺寸約為25 nm以上之氧析出物，尺寸小於此之氧析出物則難以被檢測出。例如，已知於影像感測器用元件中，紅外散射層析成像裝置之檢測下限以下之尺寸的氧析出物可能造成稱為白痕之影像感測器之像素不良，從而對利用紅外散射層析成像裝置無法檢測出之微小之氧析出物的抑制變得更重要。 因此，本發明之課題在於抑制DZ層中之氧析出物之析出，並確保主體層中之較高之吸雜能。 [解決問題之技術手段] 為了解決上述課題，於本發明中構成如下矽晶圓，其具備：無缺陷區域，其為作為空位與氧之複合體之空位氧複合體之濃度未達1.0×1012 /cm3 之最表層；中間層，其鄰接於上述無缺陷區域之晶圓深度方向內側而形成，上述空位氧複合體之濃度自上述無缺陷區域側朝向厚度方向內側於1.0×1012 /cm3 以上且未達5.0×1012 /cm3 之範圍內逐漸增加，且對應於上述無缺陷區域之寬度tDZ 對應而確定寬度tI ；及主體層，其鄰接於上述中間層之晶圓深度方向內側而形成，上述空位氧複合體之濃度為5.0×1012 /cm3 以上。 空位氧複合體(以下略稱為VOx)與氧析出物之析出行為密切相關，藉由將VOx濃度設為未達1.0×1012 /cm3 ，可確實地抑制可能對元件特性造成不良影響之氧析出物之析出。進而，藉由構成如下層，即，使中間層之VOx濃度自DZ層側朝向厚度方向內側，自1.0×1012 /cm3 至5.0×1012 /cm3 逐漸變化，直至VOx濃度為5.0×1012 /cm3 以上之主體層為止連續且快速地變化，而可快速地將附著於DZ層之表面之重金屬導入至主體層，於該主體層確實地進行吸雜。VOx濃度之晶圓深度方向分佈可藉由計算機模擬或鉑擴散處理後之DLTS(Deep-level transient spectroscopy，深能級瞬態譜)測定等各種方法進行推定或測定，但實驗性地測定非常費工夫。 於上述構成中，較佳為設為如下構成：於上述無缺陷區域之寬度tDZ 與上述中間層之寬度tI 之間，於上述無缺陷區域之寬度tDZ 為3 μm以上且未達10 μm之範圍內，tI ≦(2.6tDZ ＋64)μm之關係成立。 進而，於上述構成中，較佳為設為如下構成：於上述無缺陷區域之寬度tDZ 與上述中間層之寬度tI 之間，於上述無缺陷區域之寬度tDZ 為10 μm以上且未達100 μm之範圍內，tI ≦(0.3tDZ ＋87)μm之關係成立。 如此，藉由確定中間層之寬度tI 之上限，使無缺陷區域(DZ層)與主體層接近(即，使中間層中之VOx濃度之上升變得急遽)，可有效率地利用於主體層析出之氧析出物進行重金屬之吸雜。藉此，可謀求提高形成於DZ層之半導體元件之電特性。 於上述構成中，較佳為設為如下構成：於上述無缺陷區域之寬度tDZ 為10 μm以上且100 μm以下之範圍內，43 μm≦tI 之關係成立。 如此，藉由確定中間層之寬度之下限，可確保吸雜能，且防止如下情況：自DZ層至主體層之間氧析出物之密度急增而產生應變應力，元件特性出現不良。 於上述各構成中，較佳為設為如下構成：上述中間層中之上述空位氧複合體之濃度之晶圓深度方向變化量的最大值為5.0×1011 /cm3 ･μm以上。 如此，藉由將空位氧複合體之濃度之深度方向變化量的最大值設為上述值以上，可使中間層中之空位氧複合體之濃度之上升變得急遽，使DZ層之正下方之吸雜有效地發揮作用。 [發明之效果] 於本發明中，構成一種矽晶圓，其具備：無缺陷區域(DZ層)，其為作為空位與氧之複合體之空位氧複合體(VOx)之濃度未達1.0×1012 /cm3 之表層；中間層，其鄰接於上述無缺陷區域晶圓深度方向內側而形成，上述空位氧複合體之濃度自上述無缺陷區域側朝向厚度方向內側於1.0×1012 /cm3 以上且未達5.0×1012 /cm3 之範圍內逐漸增加，且對應於上述無缺陷區域之寬度tDZ 而確定寬度tI ；及主體層，其鄰接於上述中間層之晶圓深度方向內側而形成，上述空位氧複合體之濃度為5.0×1012 /cm3 以上。 如此，將DZ層之VOx濃度限定於特定範圍內，抑制DZ層中之氧析出物之析出，並且將主體層之VOx濃度設定為特定值以上，使較高密度之氧析出物析出而確保較高之吸雜能，藉此，可謀求提高形成於DZ層之半導體元件之元件特性。
將本發明之矽晶圓(晶圓)之縱剖視圖示於圖1。該晶圓係自藉由直拉法育成之結晶錠進行切割，將兩面加以鏡面研磨後，實施包含下述熱處理順序(參照圖4)之快速升降溫熱處理(RTP)而成者。於該晶圓之最表層，形成有作為空位與氧之複合體之空位氧複合體(VOx)之濃度未達1.0×1012 /cm3 之無缺陷區域10(DZ層)。該DZ層10之寬度根據形成於晶圓上之半導體元件之種類而確定，多設為3～100 μm之範圍內。 如上所述，DZ層之VOx濃度限定為未達1.0×1012 /cm3 。如此，藉由限定VOx濃度，於元件製造製程中於DZ層10內不會析出有降低元件特性之虞之氧析出物，可確保半導體元件之較高之特性。 於DZ層10之晶圓深度方向(圖1中所示之箭頭之方向，以下亦相同)內側，以與該DZ層10鄰接之方式，形成有自DZ層10側向厚度方向內側，VOx濃度於1.0×1012 /cm3 以上且未達5.0×1012 /cm3 之範圍內逐漸增加之中間層11。如下所述，該中間層11之寬度tI 係對應於DZ層10之寬度tDZ 而確定。 該中間層11係自DZ層10起至下述主體層12之間，VOx濃度逐漸變化之躍遷區域。於元件製造製程中附著於晶圓之表面之重金屬(污染元素)自DZ層10通過該中間層11擴散至主體層12，經主體層12內之氧析出物捕獲(吸雜)，而自DZ層10(元件活性區域)去除。為了使重金屬迅速地擴散至主體層12而有效率地進行吸雜，基本上較佳為使中間層11內之VOx濃度於DZ層10側至主體層12側之間急遽上升，儘可能減小該中間層11之寬度。該效果尤其對因於矽結晶中之擴散係數較小故於元件製造製程中難以自DZ層10擴散移動至主體層12之重金屬(例如，鉬、鎢、鈷等)有效。 於中間層11之晶圓深度方向內側，以與該中間層11鄰接之方式，形成有VOx濃度為5.0×1012 /cm3 以上之主體層12。若對晶圓進行元件製造製程，則會於主體層12內析出進行重金屬吸雜所需之充分密度之氧析出物。自吸雜之觀點而言，該主體層之VOx濃度越高越好，但若VOx濃度過高，氧析出物析出過多，則該氧析出物有成為滑移源而使晶圓於強度方面產生問題之虞，因而較佳為將其濃度設為1.0×1014 /cm3 以下。 將DZ層10之寬度tDZ 與中間層11之寬度tI 之關係示於圖2。中間層11之寬度tI 係對應於DZ層10之寬度tDZ 而確定，如下所述，較佳為隨著DZ層10之寬度tDZ 之增加而增加。 於圖2所示之關係中，於DZ層10之寬度tDZ 與中間層11之寬度tI 之間，於DZ層10之寬度tDZ 為3 μm以上且未達10 μm之範圍內，43 μm≦tI ≦(2.6tDZ ＋64)之關係(參照本圖中之帶圈數字1及3)成立，且於DZ層10之寬度tDZ 為10 μm以上之範圍內，43 μm≦tI ≦(0.3tDZ ＋87)μm(參照本圖中之帶圈數字1及2)之關係成立。 如此，藉由對應於DZ層10之寬度tDZ 而限定中間層11之寬度tI 之上限，可使DZ層10與主體層12接近(即，使中間層11中之VOx濃度之上升變得急遽)，可有效率地利用氧析出物進行重金屬之吸雜。進而，藉由限定中間層11之寬度tI 之下限，可防止如下情況：自DZ層10至主體層12之間氧析出物之密度急增而產生應變應力，元件特性出現不良。 圖2中之資料點係針對於晶圓上製作半導體元件時獲得良好之電特性者，於與對該晶圓進行之RTP順序(RTP之處理溫度為1250～1350℃之範圍內，升溫速度為75℃/秒，降溫速度為20～150℃/秒之範圍內，氧分壓為4～50%之範圍內)相同之條件下進行下述模擬，對根據該模擬所獲得之DZ層10之寬度tDZ 與中間層11之寬度tI 之關係進行繪圖而成，各資料點包含於由DZ層10之寬度tDZ 所確定之中間層11之寬度tI 之範圍內。 再者，圖2中所示之DZ層10之寬度tDZ 為10 μm以上之範圍內的中間層11之寬度tI 之上限(參照本圖中之帶圈數字2)、及DZ層10之寬度tDZ 為3 μm以上之範圍內的中間層11之寬度tI 之下限(參照本圖中之帶圈數字3)並非必須，僅於DZ層10之寬度tDZ 為3 μm以上且未達10 μm之範圍內確定上限、或上限及下限兩者即可。 圖3A、圖3B表示VOx濃度之晶圓深度方向分佈之概念圖。圖3A係本發明之晶圓中之分佈，圖3B係先前發明之晶圓中之分佈。於先前發明之晶圓中，於形成半導體元件之DZ層內存在VOx濃度高於1.0×1012 /cm3 之區域(圖3B中標記「NG」之區域)。該區域於元件製造製程中析出微小之氧析出物，有因該氧析出物而導致高性能元件之壽命等電特性降低之虞。 相對於此，於本發明之晶圓中，於遍及DZ層10之深度方向之整個範圍內，VOx濃度均實現了未達1.0×1012 /cm3 ，因此DZ層10中之氧析出物之析出得以抑制。並且，VOx濃度於中間層11中急遽上升，從而於相較於該中間層11而位於晶圓深度方向之內側之主體層12中可有效率地進行吸雜。因此，可確保半導體元件之較高之特性。 將本發明之晶圓之熱處理順序(RTP)之一例示於圖4。該RTP係使用能夠快速升降溫之燈退火爐進行。首先，以特定之升溫速度R1 自特定溫度T1 (例如700℃)升溫至處理溫度T2 ，於該處理溫度T2 下保持特定時間(例如15秒鐘)。進而，於保持後，以特定之降溫速度R2 降溫至特定溫度T3 (例如700℃)。該一系列RTP係於含氧環境中(氧分壓為1%以上且100%以下之範圍)進行。如此，藉由於含氧環境中進行RTP，於該RTP中於晶圓之表面形成氧化膜，自該氧化膜與晶圓之界面向晶圓之內部注入晶格間矽原子。該晶格間矽原子具有與因RTP而導入至晶圓之空位對湮滅，從而降低晶圓表層之VOx濃度之作用。 進而，為了對以該順序而於晶圓內形成之VOx濃度分佈、與實際之氧析出物之析出狀態的關係進行評價，於上述順序後，對經RTP後之晶圓進行氧析出物之顯在化熱處理(780℃3小時＋1000℃16小時之兩階段熱處理)。於該顯在化熱處理後，使用紅外散射層析成像裝置(MO441(Raytex股份有限公司製造))對氧析出物之晶圓深度方向分佈進行評價。 將晶圓以圖4所示之順序(處理溫度T2 ＝1350℃，升溫速度R1 ＝75℃/秒，降溫速度R2 ＝120、50、25℃/秒，氧分壓100%)進行處理後，進行上述顯在化熱處理，將此時之氧析出物之晶圓深度方向評價結果示於圖5A～圖5C。圖5A係降溫速度R2 為120℃/秒時之結果，圖5B係降溫速度R2 為50℃/秒時之結果，圖5C係降溫速度R2 為25℃/秒時之結果。若以上述順序對晶圓進行熱處理，則於晶圓之表層形成未見氧析出物之DZ層10。越將降溫速度R2 增大則該DZ層10之寬度越變窄。於該DZ層10形成半導體元件，對壽命等電特性進行評價，結果可確認圖5A～圖5C所示之任一晶圓均具有良品基準以上之良好特性，但存在該特性按圖5A、圖5B、圖5C之順序(即，降溫速度R2 越來越小)稍微降低之傾向。認為其原因在於，降溫速度R2 越小則DZ層10之寬度tDZ 越寬，吸雜能越降低。 升溫速度R1 較佳為設為50℃/秒以上，進而較佳為設為75℃/秒以上。如此，可防止如下情況：於RTP之升溫過程中，自RTP前便存在於晶圓中之氧析出物之核(製造結晶時產生)成長，於RTP之以處理溫度保持過程中成長而成之氧析出物未完全熔化而殘留於DZ層10。 其次，以圖4所示之順序(處理溫度T2 ＝1300、1275、1250℃，升溫速度R1 ＝75℃/秒，降溫速度R2 ＝120、25℃/秒，氧分壓0%)進行處理後，進行上述顯在化熱處理，將此時之氧析出物之晶圓深度方向評價結果示於圖6A～圖7C。圖6A～圖6C之降溫速度R2 均為25℃/秒，圖6A係處理溫度T2 為1300℃時之結果，圖6B係處理溫度T2 為1275℃時之結果，圖6C係處理溫度T2 為1250℃時之結果，圖7A～圖7C之降溫速度R2 均為120℃/秒，圖7A係處理溫度T2 為1300℃時之結果，圖7B係處理溫度T2 為1275℃時之結果，圖7C係處理溫度T2 為1250℃時之結果。於圖6A～圖7C中，均於晶圓之表層形成未見氧析出物之DZ層10。 於該DZ層10形成半導體元件，對壽命等電特性進行評價，結果判明有壽命降低等不良情況。認為其原因在於，於乍看良好之DZ層10內，存在藉由紅外散射層析成像裝置等一般之檢測方法難以測出之微小氧析出物(尺寸為25 nm左右以下)，該微小氧析出物引起半導體元件之不良情況。 為了對以圖4所示之順序進行RTP後之VOx濃度之晶圓深度方向分佈、與氧析出物之析出狀態及元件特性的關係進行評價，對RTP後之VOx濃度之晶圓深度方向分佈進行模擬。該模擬係基於將高溫下之空位與晶格間矽原子之生成、擴散、對湮滅、氮與空位之複合體之形成等考慮在內的物理模型，採用可精度良好地說明矽結晶育成過程中之空位及晶格間矽原子之行為的空位及晶格間矽原子之熱平衡濃度及擴散常數。 將於圖5A～圖7C所對應之熱處理條件下進行熱處理時之VOx濃度之晶圓深度方向分佈的模擬結果示於圖8。本圖中之標記V之模擬結果分別與圖5A～圖5C對應，標記VI之模擬結果分別與圖6A～圖6C對應，標記VII之模擬結果分別與圖7A～圖7C對應。 根據於圖8中標記VI及VII之模擬結果可知，處理溫度T2 越高則VOx濃度越高。其原因在於，溫度越高則空位之熱平衡濃度越高，大量VOx因RTP而凍結於晶圓內。 又，根據於圖8中標記V之模擬結果可知，降溫速度R2 越快則DZ層10之寬度越窄，且VOx濃度越急遽上升。其原因在於，降溫速度R2 越快，則越無法給予空位於RTP過程中自晶圓之表面側向外側擴散所需之充足時間，直至晶圓之表面附近皆殘存空位(即VOx)之濃度較高之區域。 進而，根據圖8中之V與VI及VII之模擬結果之對比可知，若設為含氧環境(氧分壓100%)，則與不含氧環境(氧分壓為0%)時相比，DZ層10之寬度變寬。其原因在於，於含氧環境中，於晶圓之表面形成氧化膜，自該氧化膜與晶圓之界面向晶圓表層注入晶格間矽原子，空位與該晶格間矽原子對湮滅，VOx濃度降低。 於在圖5A～圖5C所示之降溫速度R2 為120℃/秒(參照圖5A)、50℃/秒(參照圖5B)、25℃/秒(參照圖5C)之各條件下進行RTP後之晶圓上形成半導體元件，對其電特性進行評價，結果於任一晶圓中，形成於靠近其表面之區域(淺於約60 μm之區域)之半導體元件之電特性均非常良好。相對於此，於降溫速度R2 為120℃/秒之條件下進行RTP後之晶圓於深於約60 μm之區域、於降溫速度R2 為50℃/秒之條件下進行RTP後之晶圓於深於約90 μm之區域、於降溫速度R2 為25℃/秒之條件下進行RTP後之晶圓於深於約130 μm之區域(圖8中標記「NG」之區域)形成有半導體元件之情形時，可確認有電特性降低之傾向。認為其原因在於，於該區域存在利用紅外散射層析成像裝置無法檢測出之微小氧析出物，該微小氧析出物造成電特性降低。根據該電特性之結果，可將VOx濃度未達1.0×1012 /cm3 之區域確定為無電特性降低之虞之DZ層10。 又，若將圖5A～圖7C所示之氧析出物之晶圓深度方向評價結果、與圖8所示之模擬結果進行對比，則可確認：於VOx濃度為5.0×1012 /cm3 以上之區域高密度地析出氧析出物，氧析出物之析出狀態與VOx濃度之深度方向分佈相對應。根據該氧析出物之析出狀態之結果，可將VOx濃度為5.0×1012 /cm3 以上之區域確定為氧析出物高密度地析出之主體層12。並且，可將DZ層10與主體層12之間之VOx濃度為1.0×1012 /cm3 以上且未達5.0×1012 /cm3 的區域確定為VOx濃度朝向主體層12側上升之中間層11。 進而，使處理溫度T2 於1350～1150℃(50℃間距)之5個條件間變化，使升溫速度R1 變為75℃/秒，使降溫速度R2 於120、50、25、5℃/秒之4個條件間變化，使氧分壓於100、50、30、10、8、6、4、2、1、0%之10個條件間變化，將此時之(將各條件加以組合，共計200種條件)VOx濃度之晶圓深度方向分佈之模擬結果示於圖9，將該模擬中之VOx濃度之晶圓深度方向變化量(VOx之深度微分)之晶圓深度方向分佈之模擬結果示於圖10。 根據圖9之模擬結果，與圖8中所說明者相同，於降溫速度R2 及氧分壓固定之條件下，雖一部分有例外，但處理溫度T2 越高則VOx濃度越高。又，於處理溫度T2 及氧分壓固定之條件下，降溫速度R2 越快則VOx濃度越高。進而，於處理溫度T2 及降溫速度R2 固定之條件下，氧分壓越高則VOx濃度越低。 如上所述，於將VOx濃度未達1.0×1012 /cm3 之區域確定為DZ層10，將1.0×1012 /cm3 以上且未達5.0×1012 /cm3 之區域確定為中間層11，將5.0×1012 /cm3 以上之區域確定為主體層12之情形時，藉由RTP是否形成有該等各層10、11、12、以及於形成之情形時之各層10、11、12之厚度根據RTP之處理條件而發生較大變化。 如圖9所示，例如，若於處理溫度T2 ＝1350℃、升溫速度R1 ＝75℃/秒、降溫速度R2 ＝120℃/秒、氧分壓30%之條件下進行RTP，則於晶圓中形成厚約15 μm之DZ層10，且形成厚約50 μm之中間層11。又，若於處理溫度1350℃、升溫速度75℃/秒、降溫速度50℃/秒、氧分壓10%之條件下進行RTP，則於晶圓中形成厚約4 μm之DZ層10，且形成厚約59 μm之中間層11。 相對於此，例如，若於處理溫度T2 ＝1350℃、升溫速度R1 ＝75℃/秒、降溫速度R2 ＝120℃/秒、氧分壓10%之條件下進行RTP，則不會形成DZ層10，若於處理溫度T2 ＝1350℃、升溫速度R1 ＝75℃/秒、降溫速度R2 ＝5℃/秒、氧分壓30%之條件下進行RTP，則不會形成中間層11及主體層12，於任一情形時均不可用作半導體元件之基板。 如此，藉由將RTP之處理條件(處理溫度T2 、升溫速度R1 、降溫速度R2 、氧分壓)作為參數進行模擬，可簡便地導出非常難以進行直接評價之VOx濃度之晶圓深度方向分佈，可簡便地弄清具備所需厚度之DZ層10及中間層11之晶圓之處理條件。 又，根據圖10之模擬結果，於降溫速度R2 及氧分壓固定之條件下，雖然一部分有例外，但處理溫度T2 越高，則VOx濃度之晶圓深度方向變化量(微分值)之最大值越大，且該最大值之位置越向晶圓之表面附近側移動。又，於處理溫度T2 及氧分壓固定之條件下，降溫速度R2 越快則微分值之最大值越大，且該最大值越向晶圓之表面附近側移動。進而，於處理溫度T2 及降溫速度R2 固定之條件下，氧分壓為10%前後時微分值之最大值最大，朝向較約10%低之低分壓側及較其高之高分壓側之任一側，該最大值均變小。又，氧分壓越高則該最大值越向晶圓之厚度中心側移動。 微分值之最大值之大小越大，則中間層11中之VOx濃度之上升越急遽，越可使隔著中間層11之DZ層10與主體層12接近。如此，藉由使10、12兩層接近，可縮短重金屬之擴散距離，而可有效率地進行吸雜。又，藉由將最大值之位置設於晶圓之表面附近，即便對如上所述般擴散係數較小而難以吸雜之重金屬，亦可與上述同樣地有效率地進行吸雜。該最大值之大小較佳為設為5.0×1011 /cm3 ･μm以上之範圍。其原因在於，如上所述，藉由將微分值之最大值之大小設為5.0×1011 /cm3 ･μm以上，可有效地使接近吸雜發揮作用。 再者，圖9、圖10所示之模擬結果係於含乾燥氧氣之環境(乾燥氧氣環境)下對晶圓進行RTP之情形時而得者，但即便於含濕潤氧氣之環境(濕潤氧氣環境)之情形時，亦可藉由適當調節模擬中之氧化膜形成速度而自由地進行模擬。 上述針對一直於相同氣體環境(上述為包含特定分壓之氧之含氧環境)中進行圖4所示之順序之升溫步驟至降溫步驟的情況進行了說明，但該順序僅為一例，亦可於順序過程中適當變更熱處理氣氛，例如升溫前設為惰性氣體環境，於處理溫度下之保持步驟以後設為含氧環境，或於處理過程中改變氧分壓等。又，亦可於處理溫度下之保持過程中，改變該處理溫度，並於該改變之時點改變熱處理之氣體環境。 上述所說明之實施形態僅為例示，只要能夠解決抑制矽晶圓之DZ層10中之氧析出物之析出，並確保主體層12中之較高之吸雜能的本發明之課題，則例如亦容許於RTP之前對晶圓之表面進行氧化膜等之膜形成等，對晶圓之層構成施加變更。
10‧‧‧無缺陷區域(DZ層)
11‧‧‧中間層
12‧‧‧主體層
圖1係表示本發明之矽晶圓之層結構之縱剖視圖。 圖2係表示DZ層之寬度與中間層之寬度之關係之圖。 圖3A係表示本發明之晶圓之晶圓深度方向之VOx的分佈之概念圖。 圖3B係表示先前技術之晶圓之晶圓深度方向之VOx的分佈之概念圖。 圖4係表示熱處理順序(sequence)之一例之圖。 圖5A係表示處理溫度為1350℃、降溫速度為120℃/秒、氧分壓為100%時之氧析出物之晶圓深度方向分佈之圖。 圖5B係表示處理溫度為1350℃、降溫速度為50℃/秒、氧分壓為100%時之氧析出物之晶圓深度方向分佈之圖。 圖5C係表示處理溫度為1350℃、降溫速度為25℃/秒、氧分壓為100%時之氧析出物之晶圓深度方向分佈之圖。 圖6A係表示處理溫度為1300℃、降溫速度為25℃/秒、氧分壓為0%時之氧析出物之晶圓深度方向分佈之圖。 圖6B係表示處理溫度為1275℃、降溫速度為25℃/秒、氧分壓為0%時之氧析出物之晶圓深度方向分佈之圖。 圖6C係表示處理溫度為1250℃、降溫速度為25℃/秒、氧分壓為0%時之氧析出物之晶圓深度方向分佈之圖。 圖7A係表示處理溫度為1300℃、降溫速度為120℃/秒、氧分壓為0%時之氧析出物之晶圓深度方向分佈之圖。 圖7B係表示處理溫度為1275℃、降溫速度為120℃/秒、氧分壓為0%時之氧析出物之晶圓深度方向分佈之圖。 圖7C係表示處理溫度為1250℃、降溫速度為120℃/秒、氧分壓為0%時之氧析出物之晶圓深度方向分佈之圖。 圖8係表示於圖5A～圖7C所對應之熱處理條件下之VOx濃度的模擬結果之圖。 圖9係表示使處理溫度於1350～1150℃(50℃間距)之5個條件間變化，使升溫速度變為75℃/秒，使降溫速度於120、50、25、5℃/秒之4個條件間變化，使氧分壓於100、50、30、10、8、6、4、2、1、0%之10個條件間變化時之VOx濃度之晶圓深度方向分佈的模擬結果之圖。 圖10係表示於圖9所示之模擬中，VOx濃度之晶圓深度方向變化量(VOx濃度之深度微分)之晶圓深度方向分佈的模擬結果之圖。
10‧‧‧無缺陷區域(DZ層)
11‧‧‧中間層
12‧‧‧主體層

Claims (5)

  1. 一種矽晶圓，其具備： 無缺陷區域(10)，其為作為空位與氧之複合體之空位氧複合體之濃度未達1.0×1012 /cm3 之最表層； 中間層(11)，其鄰接於上述無缺陷區域(10)之晶圓深度方向內側而形成，上述空位氧複合體之濃度自上述無缺陷區域(10)側朝向厚度方向內側於1.0×1012 /cm3 以上且未達5.0×1012 /cm3 之範圍內逐漸增加，且對應於上述無缺陷區域(10)之寬度tDZ 而確定寬度tI ；及 主體層(12)，其鄰接於上述中間層(11)之晶圓深度方向內側而形成，上述空位氧複合體之濃度為5.0×1012 /cm3 以上。
  2. 如請求項1之矽晶圓，其中於上述無缺陷區域(10)之寬度tDZ 與上述中間層(11)之寬度tI 之間，於上述無缺陷區域(10)之寬度tDZ 為3 μm以上且未達10 μm之範圍內，tI ≦(2.6tDZ ＋64)μm之關係成立。
  3. 如請求項2之矽晶圓，其中於上述無缺陷區域(10)之寬度tDZ 與上述中間層(11)之寬度tI 之間，於上述無缺陷區域(10)之寬度tDZ 為10 μm以上且未達100 μm之範圍內，tI ≦(0.3tDZ ＋87)μm之關係成立。
  4. 如請求項3之矽晶圓，其中於上述無缺陷區域(10)之寬度tDZ 為10 μm以上且100 μm以下之範圍內，43 μm≦tI 之關係成立。
  5. 如請求項1至4中任一項之矽晶圓，其中上述中間層(11)中之上述空位氧複合體之濃度之晶圓深度方向變化量之最大值為5.0×1011 /cm3 ･μm以上。
TW106110310A 2016-04-27 2017-03-28 矽晶圓 TWI711727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-089272 2016-04-27
JP2016089272A JP6704781B2 (ja) 2016-04-27 2016-04-27 シリコンウェーハ

Publications (2)

Publication Number Publication Date
TW201802305A true TW201802305A (zh) 2018-01-16
TWI711727B TWI711727B (zh) 2020-12-01

Family

ID=60161336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110310A TWI711727B (zh) 2016-04-27 2017-03-28 矽晶圓

Country Status (7)

Country Link
US (1) US10648101B2 (zh)
JP (1) JP6704781B2 (zh)
KR (1) KR102162948B1 (zh)
CN (1) CN109075076B (zh)
DE (1) DE112017002225B4 (zh)
TW (1) TWI711727B (zh)
WO (1) WO2017187752A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JP3886576B2 (ja) * 1996-11-06 2007-02-28 東芝セラミックス株式会社 シリコンウエーハ
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP2003257981A (ja) * 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP3778146B2 (ja) * 2002-08-23 2006-05-24 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法及びシリコンウェーハ
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
WO2007007386A1 (ja) * 2005-07-11 2007-01-18 Sumitomo Mitsubishi Silicon Corporation Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
ATE522927T1 (de) * 2006-01-20 2011-09-15 Infineon Technologies Austria Verfahren zur herstellung einer n-dotierten zone in einem halbleiterwafer und halbleiterbauelement
JP4978396B2 (ja) * 2007-09-19 2012-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN105900219B (zh) * 2014-01-14 2019-04-26 胜高股份有限公司 硅晶片及其制备方法
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer

Also Published As

Publication number Publication date
KR20190002461A (ko) 2019-01-08
CN109075076B (zh) 2023-03-24
WO2017187752A1 (ja) 2017-11-02
DE112017002225T5 (de) 2019-01-10
DE112017002225B4 (de) 2021-04-15
KR102162948B1 (ko) 2020-10-07
US20190119828A1 (en) 2019-04-25
US10648101B2 (en) 2020-05-12
CN109075076A (zh) 2018-12-21
TWI711727B (zh) 2020-12-01
JP2017199788A (ja) 2017-11-02
JP6704781B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP5976030B2 (ja) シリコンウェーハの熱処理方法
TWI548785B (zh) 矽晶圓及其製造方法
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
JP5678211B2 (ja) アニールウエハの製造方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
TWI711727B (zh) 矽晶圓
JP6716344B2 (ja) シリコンウェーハの熱処理方法
WO2013008391A1 (ja) 結晶欠陥の検出方法
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4449842B2 (ja) 半導体基板の測定方法
JP4951927B2 (ja) シリコンウエーハの選定方法及びアニールウエーハの製造方法
JP6711320B2 (ja) シリコンウェーハ
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP5471359B2 (ja) エピタキシャルウェーハの製造方法
WO2018051728A1 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2015008314A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2009158891A (ja) アニールシリコンウエハの製造方法
JP2005043155A (ja) アニールウェーハの判別方法