JP5051331B1 - 赤外発光素子の製造方法 - Google Patents

赤外発光素子の製造方法 Download PDF

Info

Publication number
JP5051331B1
JP5051331B1 JP2012523152A JP2012523152A JP5051331B1 JP 5051331 B1 JP5051331 B1 JP 5051331B1 JP 2012523152 A JP2012523152 A JP 2012523152A JP 2012523152 A JP2012523152 A JP 2012523152A JP 5051331 B1 JP5051331 B1 JP 5051331B1
Authority
JP
Japan
Prior art keywords
light emitting
infrared light
manufacturing
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012523152A
Other languages
English (en)
Other versions
JPWO2012117711A1 (ja
Inventor
暁彦 相良
美央里 平岩
聡 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012523152A priority Critical patent/JP5051331B1/ja
Application granted granted Critical
Publication of JP5051331B1 publication Critical patent/JP5051331B1/ja
Publication of JPWO2012117711A1 publication Critical patent/JPWO2012117711A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • C01B33/113Silicon oxides; Hydrates thereof
    • C01B33/12Silica; Hydrates thereof, e.g. lepidoic silicic acid

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

Cを含むSi基板上にSiO膜を形成し、酸素を含む雰囲気中でRTA処理を行うか、または、不純物イオンを注入した後に酸素を含む雰囲気中でRTA処理を施すことで、C中心を形成し、1.57μmの波長を有する赤外発光素子の製造方法を提供する。
【選択図】図2

Description

本発明は、赤外発光素子の製造方法に関するものである。
シリコン(Si)をベースとした高密度集積回路(LSI:Large Scale Integration)の内部配線には銅線等が用いられており、配線遅延やジュール熱の発生による温度上昇などの問題を抱えている。
そこで近年、配線遅延を抑制するなどの目的で、内部配線に光配線を利用する光電気融合回路の開発が進められている。
光電気融合回路の実現には、LSIチップ上に、相補型金属酸化膜半導体電界効果トランジスタ(CMOS:Complementary Metal Oxide Semiconductor)等の従来素子と発光素子等の光素子を同時に作製しなければならない。
従って、上記した光素子は、Siをベースにした材料で作製できることが好ましい。
また、通信時のデータ損失を抑制するためには、光通信に用いられる波長が、光ファイバの最低損失波長領域である1.55μm付近であることが好ましく、発光素子に求められる性能は、1.55μm付近の発光波長を有することである。
上記した背景を踏まえ、最近では、希土類元素、特にエルビウム(Er)を添加したSiから発生する1.53μmの発光を利用した発光素子の実用化に向けた研究が進められている。添加されたErの3価イオンはSi中の酸素(O)原子と結合することによって発光することが知られており、例えば、G.Franzoらは、ErとOを共添加した材料からの室温エレクトロルミネッセンスの観測に成功している(非特許文献1参照)。
一方、Si中に形成された結晶欠陥からの発光を利用した発光素子の開発も進められている。例えば、S.G.Cloutierらは,イオン衝撃によって発生した置換炭素(C)原子と格子間Si原子からなる点欠陥を発光中心とした、1.28μmの波長を有する発光の光利得・誘導放出を確認している(非特許文献2参照)。
G. Franzo, F. Priolo, S. Coffa, A. Polman and A. Carnera, Appl. Phys. Lett. 64, 2235 (1994) S. G. Cloutier, P. A. Kossyrev and J. Xu, Nature Mater. 4, 887 (2005) J. M. Trombetta and G. D. Watkins, Appl. Phys. Lett. 51, 1103 (1987)
Er等希土類元素を使用する場合、自然界における埋蔵量がSi等に比べて少ないため、将来にわたって安定的な供給ができるかどうか不明である。
また、Erを添加した際に、点欠陥、線欠陥、ループ欠陥、転位等の欠陥が生成しやすいため、発光効率が低下してしまうことが問題となっている。
さらに、ErはCMOS等の従来素子にとってはコンタミネーション成分であり、製造装置を含む拡散ラインを兼用することは困難になると考えられる。
従って、Erを添加するプロセスを加えることによって、専用の製造ラインや製造装置の追加を行う必要があるため、従来よりも製造コストが高くなると考えられる。
また、従来のSi中の結晶欠陥を利用した発光素子材料からは、1.55μm付近(1.50〜1.60μm)に鋭い線幅をもつ発光を得ることは困難であり、結果的に発光強度が他の波長領域の発光に制限されてしまうことが問題となっている。
上記した背景に鑑みて、本発明は、SiをベースにSi基板上に成膜可能な膜で構成され、Er等希土類元素を用いることなく、従来の半導体デバイス製造プロセスおよび,CMOS形成用の製造ライン、製造装置を用いて形成可能な格子間Cと格子間Oからなる点欠陥を発光中心(以下、C中心と記載する)とし、C中心特有の発光波長である1.57μm付近のみの発光波長を有する赤外発光素子の製造方法を提供しようとするものである。
本発明はCが添加されたSi基板にSiO膜を形成し、酸素を含んだ雰囲気中でRTA処理を行う工程、または、不純物イオンを注入した後に、酸素を含んだ雰囲気中でRTA処理を行うことを特徴とする赤外発光素子の製造方法に関するものである。
本発明によれば、LSIの作製に用いられている従来の半導体デバイス製造プロセスをそのまま用いることができるため、新たに特殊な装置を導入したり、プロセスの整合性を気にする必要がなく、簡便かつ低コストで1.57μm付近の光源を製造できる。
図1は、本発明の発光素子の構造が示されている図である。 図2は、本発明の発光素子の製造方法を示すフローチャートである。 図3は、本発明の実施例1の発光素子の発光スペクトルを示す図である。 図4は、本発明の発光素子に含まれるAsの注入プロファイルを示す図である。 図5は、本発明の実施例2の発光素子の発光スペクトルを示す図である。 図6は、本発明の実施例3の発光ライン強度のSiO膜厚依存性を示す図である。 図7は、発光ライン強度の熱処理雰囲気中に含まれる酸素濃度依存性を示す図である。
(実施の形態)
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は、本発明による発光素子の構造が示されている。本実施形態は、Si基板1の基板表面にSiO膜2が形成された構造を有する。そして、Si基板1の内部にC中心が形成された構造を有する。
ここでC中心は、熱処理及びイオン注入によって形成された結晶欠陥が回復する過程で、熱処理雰囲気中の酸素が取り込まれることで形成される。
従って、C中心の量は、熱処理やイオン注入によって形成された結晶欠陥や、熱処理中に取り込まれる酸素の量に依存する。そのため,C中心の量を増やし、発光強度を増大させるためには、熱処理中に取り込まれる酸素が拡散する領域において、非結晶化しない範囲でできるだけ多くの結晶欠陥を作りこむ必要があり、SiO膜の膜厚やイオン注入条件、熱処理条件によって制御されうる。
次に、図2を用いて、本発明の赤外発光素子の製造方法を説明する。この方法は、すなわち、C中心を形成するための手順である。
まず、工程(a)で、C中心を構成する元素の一つであるCが含まれたSi基板を用意する。
C濃度は、Si中の固溶限界(2×1018cm−3)を超えない範囲でできるだけ高濃度で含まれていることが好ましく、求められる濃度範囲は、1×1015cm−3以上、2×1018cm−3以下である。
次に、工程(b)で、イオン注入や熱処理で出来る結晶欠陥の量や位置を制御するため、シリコン基板上にSiO膜を形成する。SiO膜は、たとえば、一般的にシリコン・プロセスで熱酸化膜を形成する条件での形成が可能であり、熱処理温度や熱処理時間を調整することで,SiO膜の膜厚を制御することができる。
その後、工程(c)で、SiO膜が形成されたSi基板に、酸素雰囲気中で熱処理を行うことで、C中心を形成する。ここで、注意すべきことは、形成されたC中心は、熱処理炉を利用した長時間の熱処理では消失してしまうことが知られている。そのため、短時間での熱処理が必要である。その場合、C中心からの発光を阻害する要因となりうるC中心以外の欠陥を回復するのに必要な熱量を確保するため、高温での熱処理が必要となる。高温・短時間での熱処理を行う手段としては、ラピッドサーマルアニール(RTA)が適している.RTAの昇温速度の一例としては、40℃/sec以上900℃/sec以下である。また、RTAの降温速度の一例としては、40℃/sec以上900℃/sec以下である。
尚、RTA中の急速昇温による熱衝撃のみでも、C中心を形成することは可能であるが、できるだけ多くの結晶欠陥を作りこむためには、熱処理前に、工程(d)のイオン注入を行うのが望ましい。
イオン注入するイオン種は、CMOS製造中で一般的に使用されている不純物である砒素(As)、燐(P)、ホウ素(B)、ゲルマニウム(Ge)等)を用いることができる。
注入エネルギーは、SiO膜の膜厚に対して注入不純物の平均飛程(Rp)がSi基板の中に存在し、Si基板中に十分な欠陥を導入することができるエネルギーを選択する必要がある。
注入ドーズ量は、非晶質化した影響により、熱処理後に回復が困難な転位などの大型の欠陥が形成されない値、つまり、Si基板アモルファス化の臨界ドーズ量以下に設定する必要がある。
イオン注入を行う場合の、工程(c)における熱処理温度および熱処理時間は、熱処理雰囲気中に含まれる酸素が、シリコン基板中に注入欠陥が形成されている領域まで拡散できる条件であればよい。たとえば、目標深さを、注入によって形成される欠陥密度が高いRpの2倍程度(約200nm)にした場合、熱処理温度は1000℃以上、熱処理時間は30秒以上1分以内に設定すれば良い。
また、工程(c)における熱処理雰囲気中に含まれる酸素ガスの濃度は、SiO膜の増膜や残留欠陥量を考慮して最適化させるべきものであるが、上記条件においては、5%以上40%以下に設定することで最適値が得られる。
次に、より具体的な実施例について説明する。
実施例1として、工程(d)のイオン注入をしないで発光素子を製造する方法について説明する。
まず、工程(a)で、Cが含まれているSi基板として、1×1016cm−3程度のCが含まれているチョクラルスキー(Cz)法で形成された市販のSi基板を用いた。
工程(b)のSiO膜の作成は、一般的にシリコン・プロセスで熱酸化膜を形成する条件での形成が可能であり、本実施例では、900℃で、55分の熱処理を行った後、1000℃、20分の熱処理を行うことで、43nmのSiO膜を形成した。
次に、工程(c)として、酸素濃度を10%に設定し、1100℃、30secのRTA処理を行った。ここで、昇降温速度は、ともに、40℃/secである。
以上のようにして形成された発光素子の低温(30K)カソードルミネッセンス(CL)測定結果を図3に示す。比較のため、工程(c)を酸素濃度0%雰囲気下で行い、他は実施例1と同じ条件で作成した試料のCLスペクトルも図3に一緒に示す。図3から、本実施例の試料(酸素濃度10%)は、1.57μmの発光ラインが観測され、良好な発光素子が形成されていることがわかる。これに対して、比較例の試料(酸素濃度0%)では、発光スペクトルのピークは見られない。また、本実施例の試料においては、1.57μmの発光ラインの発光強度を低下させる可能性のある点欠陥、線欠陥、ループ欠陥、転位等に起因する発光ラインはみられていない。
実施例2として、工程(d)のイオン注入をして発光素子を製造する方法について説明する。
まず、実施例1と同様、工程(a)では、Cが含まれているSi基板として、1×1016cm−3程度のCが含まれているチョクラルスキー(Cz)法で形成された市販のSi基板を用いた。
本実施例における工程(b)のSiO膜の形成条件は、900℃で、45分の熱処理を行った後、1000℃、20分の熱処理を行うものであり、その膜厚は10nmである。
次に、工程(d)として、質量数が比較的大きく、少ない注入量で、比較的大きなダメージをSi基板に与えることができる不純物として、Asを注入した。この時、Asの注入エネルギーは、Rpが90nm程度になる150keVに設定し、注入ドーズ量は、As注入による臨界ドーズ量(8×1013cm−2)よりも小さい値である、1×1013に設定した。
さらに、工程(c)として、酸素濃度を40%に設定し、1100℃、50secのRTA処理を行った。ここで、昇降温速度は、ともに、40℃/secである。
上記注入、熱処理条件下のAsのプロファイルを図4に示す。平均飛程Rpは90nm程度であることがわかる。
また、以上のようにして形成された構造の低温(30K)カソードルミネッセンス(CL)測定結果を図5の実線で示す。図5では、比較例として、工程(c)を酸素濃度0%雰囲気下で行い、他は実施例2と同じ条件で作成した試料のCLスペクトルも図5に一緒に示す。図5から、実施例2の発光素子では、実施例1と同様、1.57μmの発光ラインが観測される。これに対して、比較例の試料(酸素濃度0%)では、発光スペクトルのピークは見られない。また、本実施例の試料においては、点欠陥、線欠陥、ループ欠陥、転位等に起因する発光ラインはみられていない。
本実施例においては、工程(b)において形成するSiO膜の膜厚を変化させた試料を作成した。SiO膜の膜厚は10nmもしくは43nmである。SiO膜の膜厚および工程(c)のRTA処理時の酸素濃度を10%に設定した以外の実験条件は、実施例2と同じである。本実施例の試料について、低温(30K)カソードルミネッセンス(CL)測定による、1.57μmの発光ライン強度のSiO膜厚依存性を図6に示す。
1.57μmの発光ラインは、SiO膜の膜厚を10nmでも43nmでも、いずれでも見られていた。図6より、SiO膜の膜厚を制御することによって、C中心の量を制御し、その結果、発光ライン強度を制御することが可能であることがわかる。SiO膜の膜厚を10nm以下と薄くすることにより、より、大きな発光強度が得られた。
本実施例においては、工程(c)において、熱処理雰囲気中に含まれる酸素の割合を変化させて、試料を作成した。その他の実験条件は、実施例2と同じである。本実施例において、熱処理雰囲気中に含まれる酸素の割合は0%、5%、10%、20%、30%、40%である。本実施例の試料について、低温(30K)カソードルミネッセンス(CL)測定による、1.57μmの発光ライン強度の熱処理雰囲気中に含まれる酸素濃度依存性を図7に示す。図7より、酸素濃度が5%以上40%以下で、1.57μmの発光ラインが観察された。また、10%以上であれば、より発光強度は増加する。酸素濃度が高くするについて発光強度は増加するが、30%程度で飽和することがわかった。
本発明にかかる発光素子の製造方法を用いれば、LSIの作製に用いられている従来の半導体デバイス製造プロセスをそのまま用いることができるため、新たに特殊な装置を導入したり、プロセスの整合性を気にする必要がなく、簡便かつ低コストで1.57μm付近の光源を製造できる。
1 Si基板
2 SiO

Claims (9)

  1. 赤外発光素子の製造方法であって、
    (a)1×1015cm−3以上、2×1018cm−3以下のCが含まれるSi基板を用意する工程、
    (b)前記Si基板表面にSiO膜を形成する工程、
    (c)前記SiO膜を形成した前記Si基板を、酸素を含んだ雰囲気中でRTA処理を行う工程、
    を有する赤外発光素子の製造方法。
  2. 赤外発光素子の製造方法であって、
    (a)1×1015cm−3以上、2×1018cm−3以下のCが含まれるSi基板を用意する工程、
    (b)前記Si基板にSiO膜を形成する工程、
    (d)前記SiO膜を形成した前記Si基板にイオン注入を行う工程、
    (c)前記イオン注入を行った前記Si基板を、酸素を含んだ雰囲気中でRTA処理を行う工程、
    を有する赤外発光素子の製造方法。
  3. 前記RTA処理の昇温速度が40℃/sec以上900℃/secであることを特徴とする請求項1または2記載の赤外発光素子の製造方法。
  4. 前記RTA処理を、1000℃以上1200℃以下で行うことを特徴とする請求項1または2記載の赤外発光素子の製造方法。
  5. 前記RTA処理を、1秒以上1分以内で行うことを特徴とする請求項1または2記載の赤外発光素子の製造方法。
  6. 前記RTA処理を、酸素を含んだ雰囲気中で行うことを特徴とする請求項1または2記載の赤外発光素子の製造方法。
  7. 前記イオン注入のイオン種がAsであることを特徴とする請求項2記載の赤外発光素子の製造方法。
  8. 前記イオン注入を150keVのエネルギーで行うことを特徴とする請求項2記載の赤外発光素子の製造方法。
  9. 前記イオン注入量が8×1013cm−3以下であることを特徴とする請求項2記載の赤外発光素子の製造方法。
JP2012523152A 2011-02-28 2012-02-27 赤外発光素子の製造方法 Active JP5051331B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012523152A JP5051331B1 (ja) 2011-02-28 2012-02-27 赤外発光素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011041353 2011-02-28
JP2011041353 2011-02-28
PCT/JP2012/001312 WO2012117711A1 (ja) 2011-02-28 2012-02-27 赤外発光素子の製造方法
JP2012523152A JP5051331B1 (ja) 2011-02-28 2012-02-27 赤外発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP5051331B1 true JP5051331B1 (ja) 2012-10-17
JPWO2012117711A1 JPWO2012117711A1 (ja) 2014-07-07

Family

ID=46757656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012523152A Active JP5051331B1 (ja) 2011-02-28 2012-02-27 赤外発光素子の製造方法

Country Status (4)

Country Link
US (1) US8895336B2 (ja)
JP (1) JP5051331B1 (ja)
CN (1) CN102934241B (ja)
WO (1) WO2012117711A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法
GB2549951B (en) * 2016-05-03 2019-11-20 Metodiev Lavchiev Ventsislav Light emitting structures and systems on the basis of group-IV material(s) for the ultra violet and visible spectral range

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512740A (en) * 1978-07-12 1980-01-29 Nec Corp Ion-injected semiconductor base plate annealing method
JPH02503495A (ja) * 1987-05-14 1990-10-18 英国 シリコンエレクトロルミネセント素子
JPH04504634A (ja) * 1989-04-14 1992-08-13 イギリス国 シリコン中の置換炭素
JP2008524858A (ja) * 2004-12-17 2008-07-10 インテル コーポレイション 深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みnMOSトランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897154A (en) * 1986-07-03 1990-01-30 International Business Machines Corporation Post dry-etch cleaning method for restoring wafer properties
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機el表示装置の製造方法
JP4562223B2 (ja) * 1999-08-05 2010-10-13 日鉱金属株式会社 半導体単結晶の熱処理方法及び半導体装置の製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Sumco Techxiv株式会社 シリコン半導体基板の熱処理方法
JP4749803B2 (ja) * 2005-08-26 2011-08-17 住友化学株式会社 半導体積層基板およびその製造方法
KR101455404B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법
JP5003013B2 (ja) 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512740A (en) * 1978-07-12 1980-01-29 Nec Corp Ion-injected semiconductor base plate annealing method
JPH02503495A (ja) * 1987-05-14 1990-10-18 英国 シリコンエレクトロルミネセント素子
JPH04504634A (ja) * 1989-04-14 1992-08-13 イギリス国 シリコン中の置換炭素
JP2008524858A (ja) * 2004-12-17 2008-07-10 インテル コーポレイション 深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みnMOSトランジスタ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN7012001038; M. Nakamura 他: 'Enhanced photoluminescence detection of oxygen in silicon crystal by formation of a carbon-oxygen co' Journal of Applied Physics Vol. 78, No. 7, 199510, 4407-4410 *
JPN7012001039; N. Magnea 他: 'Luminescence of carbon and oxygen related complexes in annealed silicon' Applied Physics Letters Vol. 45, No. 1, 198407, 60-62 *

Also Published As

Publication number Publication date
CN102934241A (zh) 2013-02-13
WO2012117711A1 (ja) 2012-09-07
US8895336B2 (en) 2014-11-25
US20130011950A1 (en) 2013-01-10
CN102934241B (zh) 2015-09-02
JPWO2012117711A1 (ja) 2014-07-07

Similar Documents

Publication Publication Date Title
US7825016B2 (en) Method of producing a semiconductor element
JP5276863B2 (ja) シリコンウェーハ
Murata et al. High-density G-centers, light-emitting point defects in silicon crystal
US9312135B2 (en) Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US8951897B2 (en) Method for controlling concentration of donor in GA2O3—based single crystal
KR20150118037A (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP5051331B1 (ja) 赤外発光素子の製造方法
JP2009231429A (ja) シリコンウェーハの製造方法
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
JP2010027959A (ja) 高抵抗simoxウェーハの製造方法
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR20200074964A (ko) 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법
JP2010062291A (ja) 半導体基板及びその製造方法
JP2008166517A (ja) 半導体基板の製造方法
TWI733905B (zh) 裝置形成方法
Berhanuddin et al. G-Centre formation and behaviour in a silicon on insulator platform by carbon ion implantation and proton irradiation
JP5505241B2 (ja) シリコンウェーハの製造方法
JP2012076982A (ja) シリコンウェーハの製造方法
CN112176414A (zh) 碳掺杂单晶硅晶圆及其制造方法
JP2018107428A (ja) 高抵抗基板を含む半導体素子の作製方法
JP4363827B2 (ja) 不純物拡散方法、半導体装置、および半導体装置の製造方法
JP2018107428A5 (ja)
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R151 Written notification of patent or utility model registration

Ref document number: 5051331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3