JP2008524858A - 深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みｎＭＯＳトランジスタ - Google Patents

深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みｎＭＯＳトランジスタ Download PDF

Info

Publication number
JP2008524858A
JP2008524858A JP2007546995A JP2007546995A JP2008524858A JP 2008524858 A JP2008524858 A JP 2008524858A JP 2007546995 A JP2007546995 A JP 2007546995A JP 2007546995 A JP2007546995 A JP 2007546995A JP 2008524858 A JP2008524858 A JP 2008524858A
Authority
JP
Japan
Prior art keywords
region
substrate
raised
spacer
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007546995A
Other languages
English (en)
Inventor
ハッテンドーフ，マイケル
ホワン，ジャック
ムルシー，アナンド
ウェストメイヤー，アンドリュー
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008524858A publication Critical patent/JP2008524858A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本発明に係る複数の実施例は、炭素がドーピングされた領域、及び隆起したソース/ドレイン領域を有することで、nMOSトランジスタチャネル中に引っ張り応力を供する。

Description

本発明の実施例は半導体技術に関する。特に本発明の実施例は、ｎMOSトランジスタの最適化方法、及び最適化されたnMOS装置に関する。
半導体プロセスでは、トランジスタは、半導体ウエハ上に形成されて良い。トランジスタは、ゲート構造、ソース領域、ドレイン領域、及びチャネル領域を有して良い。トランジスタは、nMOS（nチャネル金属-酸化物-半導体）又はpMOS（pチャネル金属-酸化物-半導体）であって良い。トランジスタ及び他の素子は、相互接続することで集積回路(ICs)を形成して良い。ICsはパッケージングされ、販売されて良い。
ICsの性能は、トランジスタの性能に依存すると考えられる。
本発明を、非限定的に図示された例を用いて説明する。図中において、同一の参照番号は同一素子を示す。
様々な実施例では、歪みnMOSトランジスタに関する方法及び装置について説明されている。以降の説明では、様々な実施例について説明する。しかし様々な実施例は、1以上の具体的な詳細が特定されなくても、すなわち他の方法、材料又は部品を用いても実施可能である。他の場合において、周知の構造、材料又は動作については詳細に図示又は説明していない。本発明の様々な実施例に係る態様が曖昧になるのを回避するためである。同様に説明の目的で、本発明を完全に理解してもらえるように、具体的な数、材料及び構成について記載されている。それでもなお、本発明は具体的な詳細が特定されなくても実施可能である。さらに、図示されている様々な実施例は図による例示であって、必ずしも正しいスケールで描かれているわけではないことに留意してほしい。
様々な動作が、順次実行される複数の個別動作として図示されている。しかし説明の順序は、これらの動作が必ずしも順序に依存することを示唆するように構成されているわけではない。つまり、これらの動作は説明の順序通りに実行される必要がない。
トランジスタ特性は、トランジスタチャネルに応力を与えることによって向上可能である。たとえばnMOS（nチャネル金属-酸化物-半導体）トランジスタの性能は、nMOSトランジスタのチャネルが横方向の引っ張り応力下にあるときに、向上可能である。nMOSチャネルでの横方向引っ張り応力は、チャネル内のシリコン格子を伸張し、かつソースからドレインへの電子の移動をより容易にすることを可能にする。それにより、nMOSトランジスタ中の駆動電流が改善される。
図1は、nMOSトランジスタ100の断面を図示している。nMOSトランジスタ100は、基板110、ゲート構造120（後述するように、ゲート電極及びゲート誘電体を含む）、ソース及びドレインチップ領域130、歪みチャネル140、スペーサ150、置換炭素領域160、隆起ソース構造170、並びに隆起ドレイン構造180を有する。基板110は、後述するように単結晶シリコン又は他の材料を有して良い。置換炭素領域160は、ほとんどがシリコンだが、その格子構造中の複数のサイトで、シリコン原子に代わって炭素原子を有する材料格子を有して良い。格子中の置換炭素原子は、格子中のシリコン原子よりも短い結合長を有していると考えられる。その結果、置換炭素領域160は、シリコン原子のみの格子と比較して、応力を受ける状態にあると考えられる。置換炭素原子160は、この応力を隣接格子構造に伝達するので、歪みチャネル140内に単軸の横方向引っ張り応力が発生すると考えられる。
歪みチャネル140内の引っ張り応力は、歪みチャネル140内のシリコン格子を伸張して歪みチャネル140内の電子の移動度及び駆動電流を増大させることによって、nMOSトランジスタ100の性能を向上させることができる。一般的には、置換炭素の割合及び置換炭素領域160の体積が増えれば増えるほど、歪みチャネル140上に供される応力は増大する。一の実施例では、置換炭素領域160中での炭素の割合は、約0.1%から5.0%の範囲であって良い。別な実施例では、置換炭素領域160中での炭素の割合は、約0.5%から3.0%の範囲であって良い。
隆起ソース構造170及び隆起ドレイン構造180は、置換炭素領域160並びにソース及びドレインチップ領域130に隣接して良い。その際、隆起ソース構造170及び隆起ドレイン構造180中のドーパントは、置換炭素領域160から隔離されて良い。隆起ソース構造170及び隆起ドレイン構造180は、歪みチャネル140への低抵抗コンタクトすなわち低抵抗のアクセス手段を供して良い。
図2A-図2Eは、本発明のある実施例に従った方法を図示している。最初に図2Aを参照すると、ゲート構造120が、既知の方法によって基板110上に形成されて良い。基板110は、単結晶シリコン、シリコン・オン・インシュレータ、又は他の適切な材料を有して良い。基板110はまた、前縁材料、導電性材料又は半導体材料を有する他の層又は構造（図示されていない）を有しても良い。基板110には、nMOSトランジスタ100には、pウエル領域が構築されるように、nMOSトランジスタ領域中にp型ドーパント（たとえばボロン）がドーピングされて良い。
さらに図2Aは、簡明を期すために、単一のnMOSトランジスタ100を有する基板110の一部のみを図示している。基板110は、多数の別なnMOSトランジスタ、pMOSトランジスタ（pチャネル金属-酸化物-半導体）、及び他の素子（図示されていない）を有して良い。nMOSトランジスタのプロセス中、既知の方法によって、pMOSトランジスタ及び他の素子は、フォトレジスト又はパターニングされた誘電層で覆われて良い。
ゲート構造120は、ゲート電極210及びゲート誘電体220を有して良い。一の実施例では、ゲート誘電体220は絶縁材料であって良い。別な実施例では、ゲート誘電体220は、高誘電率材料を有して良い。一の実施例では、ゲート電極210は多結晶シリコンを有して良い。別な実施例では、ゲート電極210は、まだドーピングされていない多結晶シリコンを有して良い。さらに別な実施例では、ゲート電極210は金属を有して良い。
図2Bでは、チップ注入230が実行されることで、ソース及びドレインチップ領域130が形成されて良い。チップ注入230は如何なるn型ドーパントを有しても良い。実施例によっては、チップ注入230はリン又はヒ素を有して良い。ソース及びドレインチップ領域130は他の注入に対して浅くて良い。チップ注入230は、低エネルギー注入を用いることによって実行されて良い。ソース及びドレインチップ領域130は、ゲート構造120に対して自己整合できるように、ゲート構造120に隣接する基板110の表面に注入されて良い。
ある実施例では、チップ注入230はまた、ゲート構造120をも注入して良い。チップ注入230の後、ドーパントは、ゲート構造120で位置合わせされて良い。アニーリングが実行され、かつソース及びドレインチップ領域130はゲート構造120の下へわずかに拡散して良い。一の実施例では、チップ注入230は、ゲート構造120の下へ拡がるように、角度をつけた状態で実行されて良い。
ここで図2Cについて参照すると、スペーサ150が、ゲート構造120に隣接して形成されて良い。スペーサ150は、酸化物又は窒化物を有して良く、たとえば堆積成長法及びスペーサエッチングのような既知の方法によって形成されて良い。実施例によっては、スペーサ150は、約5nmから35nmの範囲の幅を有する、より狭いスペーサであって良い。他の実施例では、スペーサ150は、図2D及び図2Eに図示された工程の前に形成されてはならないが、以降で図2Eを参照しながら論じるように、図2Cより後に形成されて良いし、又は全く形成されなくても良い。
図2Dでは、アモルファス化注入240が実行されることで、基板110の結晶格子構造を阻害されて良い。アモルファス化注入240は、電気的に中性である如何なる種を有しても良い。一の実施例では、アモルファス化注入240はゲルマニウムを有して良い。図2Eでは、炭素注入250によって炭素が基板110に注入されて良い。一の実施例では、炭素注入250は、約5keVから15keVの範囲のエネルギーで実行されて良い。別な実施例では、炭素注入250は、約8keVから12keVの範囲のエネルギーで実行されて良い。さらに他の実施例では、炭素注入250は、約1×1014[/cm2]から1×1016[/cm2]の範囲の照射量で実行されて良い。別な実施例では、炭素注入250は、約4×1015[/cm2]から6×1015[/cm2]の範囲の照射量で実行されて良い。他の実施例では、基板110内での所望の炭素分布を実現するために、様々なエネルギーを有する多重炭素注入が用いられて良い。
実施例の中には、接合漏れを抑えるため、アモルファス化注入又は炭素注入が、低照射量のドナー注入によって実行されて良い。一の実施例では、ドナーはリンであって良い。別な実施例では、ドナー注入は、約1×1013[/cm2]から1×1015[/cm2]の範囲の照射量で、かつ約15keVから45keVの範囲のエネルギーで実行されて良い。一の実施例では、約30keVのエネルギーでかつ約1×1014[/cm2]の照射量でのリンのドナー注入が用いられて良い。
大部分であるシリコン中に炭素を有する格子を再結晶化して置換炭素領域160を形成するのに、アニーリングが実行されて良い。一の実施例では、アニーリングは、約900℃よりも高温でのスパイクアニーリングであって良い。別な実施例では、アニーリングは非溶融レーザーアニーリングであって良い。一の実施例では、非溶融アニーリングはフラッシュアニーリングあって良い。
たとえ本発明の方法が、アモルファス化注入240、炭素注入250、及びそれに続くアニーリング、という順序で図示されているとしても、順序は限定を意図していない。具体的には、炭素が存在し、かつアニーリング前に格子構造が阻害されるような方法であれば如何なる方法でも利用可能である。一の実施例では、炭素注入250は、アモルファス化注入240の前に実行され、アニーリングがそれに続いて良い。たとえば炭素注入、アニーリング、アモルファス化注入、アニーリングのような、他のプロセスフロー及び順序も利用可能である。
図2Cで論じたように、スペーサ150は、図2D及び図2Eに図示された工程前に形成されなくても良い。そのような実施例では、置換炭素領域160は、スペーサ150のためゲート構造120からのオフセットを有していないように見えるが、実際はそのかわりにゲート構造の端部に位置合わせされて良い。
ここで図2Fを参照すると、隆起ソース構造170及び隆起ドレイン構造180が形成されて良い。隆起ソース構造170及び隆起ドレイン構造180はシリコンを有して良い。ある実施例では、隆起ソース構造170及び隆起ドレイン構造180は、選択エピタキシーによって形成されて良い。一の実施例では、隆起ソース構造170及び隆起ドレイン構造180は、化学気相成長法(CVD)を用いることによって形成されて良い。隆起ソース構造170及び隆起ドレイン構造180は、たとえばリン又はヒ素のようなドーパントを有して良い。一の実施例では、ドーパントは、エピタキシャル成長中に、又は注入によって供されて良い。ドーパント濃度は、約1.0×1020[/cm2]から8.0×1020[/cm2]の範囲であって良い。
続いて隆起ソース構造170及び隆起ドレイン構造180は、当技術分野で既知となっているように、電気コンタクト材料への低抵抗の電気的接続を供するようにシリサイド化されて良い（図示されていない）。具体的には、隆起ソース構造170及び隆起ドレイン構造180は、シリサイド化中に形成される金属-半導体合金が、置換炭素領域160と分離するように、十分厚くて良い。
上記方法の説明順序を限定と介してはならず、先に説明された順序と異なる方法又は先に説明された動作が省略された方法、又は先に説明した動作以外の動作が追加された方法が用いられても良い。たとえば“使い捨てスペーサ(disposable spacer)”法が用いられて良い。そのような実施例では、スペーサは最初にゲート構造に隣接して形成されて良く、かつ、スペーサは、注入中に、置換炭素領域と隆起構造を有するソース及びドレインとをオフセットするのに用いられて良い。続いてスペーサは除去され、チップ注入が実行されて良い。他の変化型も利用可能である。
本明細書を通じて、“一の実施例”又は“ある実施例”が意味するのは、実施例と関連づけて説明される特定部位、構造、材料又は特性が、本発明の少なくとも1つの実施例に含まれている、ということである。よって本明細書中の至る箇所で現れる“一の実施例”又は“ある実施例”という語は、必ずしも本発明に係る同一実施例について言及しているというわけではない。さらに特定部位、構造、材料又は特性は、1つ以上の実施例中において、適切な如何なる方法で組み合わせられて良い。
上記説明は例示であって、限定を意図していないことに留意して欲しい。他の多くの実施例は、上記説明を読めば当業者には明らかである。従って本発明の技術的範囲は、「特許請求の範囲」に記載された請求項を参照して、それに含まれる均等物の全範囲に従って決定されるべきである。
本発明の一実施例に従った装置の断面を図示している。 A-Fは、本発明の一実施例に従った方法を側面図で示している。

Claims (42)

  1. 基板上に設けられるゲート構造；
    前記基板上に設けられる隆起ドレイン構造；
    前記基板上に設けられる隆起ソース構造；及び
    前記基板表面及び前記隆起ドレイン構造の下に設けられることで、チャネル領域中に引っ張り応力を誘起する置換炭素領域；
    を有する装置。
  2. 前記基板表面及び前記隆起ソース構造の下に設けられることで、前記チャネル領域中に引っ張り応力を誘起する第2置換炭素領域をさらに有する、請求項1に記載の装置。
  3. 前記置換炭素領域が、約0.1%から5.0%の置換炭素を有する実質的に単結晶のシリコン格子を有する、請求項1に記載の装置。
  4. 前記置換炭素領域が、約0.5%から3.0%の置換炭素を有する実質的に単結晶のシリコン格子を有する、請求項1に記載の装置。
  5. 前記基板表面及び前記隆起ドレイン構造の下にチップ注入領域をさらに有する装置であって、前記置換炭素領域の底部が前記チップ注入領域底部の下に存在する、請求項1に記載の装置。
  6. 前記チップ注入領域が、リン又はヒ素のうちの少なくとも1種類を有する、請求項5に記載の装置。
  7. 前記基板上にスペーサをさらに有する装置であって、前記スペーサは前記ゲート構造に隣接する、請求項5に記載の装置。
  8. 前記隆起ドレイン構造が前記スペーサに隣接する、請求項7に記載の装置。
  9. 前記チップ注入領域が、前記スペーサの少なくとも一部の下で拡がる、請求項8に記載の装置。
  10. 前記チップ注入領域が、前記ゲート構造の一部の下で拡がる、請求項8に記載の装置。
  11. 前記置換炭素領域が、前記ゲート構造に対向する前記スペーサの表面と実質的に整合する、請求項8に記載の装置。
  12. 前記置換炭素領域が、前記スペーサの一部の下で拡がる、請求項8に記載の装置。
  13. 前記隆起ソース構造及び前記隆起ドレイン構造が、リン又はヒ素のうちの少なくとも1種類を有する、請求項1に記載の装置。
  14. 前記隆起ソース構造及び前記隆起ドレイン構造が、約1.0×1020[/cm2]から8.0×1020[/cm2]の範囲の濃度を有するドーパントを有する、請求項1に記載の装置。
  15. 前記ゲート構造がゲート電極及びゲート誘電体を有し、
    前記ゲート電極が、多結晶シリコン又は金属のうちの少なくとも1種類を有する、
    請求項1に記載の装置。
  16. 基板表面の下に設けられることで、チャネル領域中に引っ張り応力を誘起する置換炭素領域；及び
    前記基板表面及び前記置換炭素領域の上に設けられる隆起ドレイン構造；
    を有する装置。
  17. 前記基板表面の下に設けられることで、前記チャネル領域中に引っ張り応力を誘起する第2置換炭素領域；及び
    前記基板表面及び前記第2置換炭素領域の上に設けられる隆起ソース構造；
    をさらに有する、請求項16に記載の装置。
  18. 前記基板表面上に設けられているゲート；
    前記基板表面及び前記隆起ドレイン構造の下に設けられるチップ注入領域；
    前記基板表面及び前記隆起ソース構造の下に設けられる第2チップ注入領域；及び
    前記ゲートに隣接する第1スペーサ及び第2スペーサ；
    をさらに有する、請求項17に記載の装置。
  19. 第1スペーサ及び第2スペーサが約5nmから35nmの幅である、請求項18に記載の装置。
  20. 前記置換炭素領域が、約0.5%から3.0%の炭素を有する実質的に単結晶のシリコン格子を有する、請求項16に記載の装置。
  21. 前記隆起ドレイン構造がドーパントを有し、
    前記ドーパントは、リン又はヒ素のうちの少なくとも1種類を有する、
    請求項16に記載の装置。
  22. 基板上に設けられたゲート構造；
    前記基板上に設けられ、かつ前記ゲート構造に隣接する第1スペーサ；
    前記基板上に設けられ、かつ前記第1スペーサに隣接する隆起ソース構造；
    前記基板上に設けられ、かつ前記ゲート構造に隣接する第2スペーサ；
    前記基板上に設けられ、かつ前記第2スペーサに隣接する隆起ドレイン構造；
    前記基板表面及び前記隆起ソース構造の下に設けられる第1チップ注入領域；
    前記基板表面及び前記隆起ドレイン構造の下に設けられる第2チップ注入領域；
    前記基板表面及び前記隆起ソース構造の下に設けられることで、チャネル中に応力を誘起する第1置換炭素領域；及び
    前記基板表面及び前記隆起ソース構造の下に設けられることで、前記チャネル中に応力を誘起する第2置換炭素領域；
    を有し、
    第1置換炭素領域は前記第1チップ注入領域底部の下に設けられ、かつ
    第2置換炭素領域は前記第2チップ注入領域底部の下に設けられる、
    装置。
  23. 前記第1置換炭素領域が、約0.1%から5.0%の置換炭素を有する実質的に単結晶のシリコン格子を有する、請求項22に記載の装置。
  24. 前記第1置換炭素領域が、約0.5%から3.0%の置換炭素を有する実質的に単結晶のシリコン格子を有する、請求項22に記載の装置。
  25. 前記第1チップ注入領域が、前記ゲート構造の少なくとも一部の下で拡がる、請求項22に記載の装置。
  26. 前記第1置換炭素領域が、前記第1スペーサの少なくとも一部の下で拡がる、請求項22に記載の装置。
  27. 基板上にゲート構造を形成する工程；
    前記基板上でアモルファス化注入を実行する工程；
    前記基板に炭素を注入する工程；
    前記基板をアニーリングすることで置換炭素領域を形成する工程；及び
    前記基板上に隆起ソース構造及び隆起ドレイン構造を形成する工程；
    を有する方法。
  28. 前記基板が単結晶シリコンを有する、請求項27に記載の方法。
  29. 炭素を注入する工程が、約5keVから15keVの範囲のエネルギーでかつ約1×1014[/cm2]から1×1016[/cm2]の範囲の照射量で炭素を注入する工程を有する、請求項27に記載の方法。
  30. 炭素を注入する工程が、様々なエネルギーの多重炭素注入を有する、請求項27に記載の方法。
  31. 前記アモルファス化注入を実行する工程が、シリコン又はゲルマニウムのうちの少なくとも1種類を注入する工程を有する、請求項27に記載の方法。
  32. ドーパントを注入することでチップ注入領域を形成する工程をさらに有する方法であって、前記置換炭素領域底部が前記チップ注入領域底部の下に存在する、請求項27に記載の方法。
  33. 前記基板をアニーリングする工程が約900℃より高温でのスパイクアニーリングを有する、請求項27に記載の方法。
  34. 前記基板をアニーリングする工程が非溶融レーザーアニーリングを有する、請求項27に記載の方法。
  35. 前記隆起ソース構造及び前記隆起ドレイン構造を形成する工程が、リン又はヒ素のうちの少なくとも1種類でドーピングされた単結晶シリコンのエピタキシャル成長を有する、請求項27に記載の方法。
  36. 前記隆起ソース構造及び前記隆起ドレイン構造を形成する工程が化学気相成長法を有する、請求項27に記載の方法。
  37. 前記隆起ソース構造及び前記隆起ドレイン構造に隆起構造用ドーパントを注入する工程をさらに有する、請求項27に記載の方法。
  38. 前記隆起構造用ドーパントが、リン又はヒ素のうちの少なくとも1種類を有する、請求項37に記載の方法。
  39. 前記ゲート構造が、金属を有するゲート電極を有する、請求項27に記載の方法。
  40. 前記ゲート構造に隣接するスペーサを形成する工程をさらに有する、請求項27に記載の方法。
  41. 前記スペーサを除去する工程をさらに有する、請求項40に記載の方法。
  42. カーボンを注入する工程が、前記ゲート構造と対向する前記スペーサ表面で整合する注入を有する、請求項40に記載の方法。
JP2007546995A 2004-12-17 2005-12-15 深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みｎＭＯＳトランジスタ Pending JP2008524858A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/014,937 US7479431B2 (en) 2004-12-17 2004-12-17 Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
PCT/US2005/045895 WO2006066194A2 (en) 2004-12-17 2005-12-15 Strained nmos transistor featuring deep carbon doped regions and raised donor doped source and drain

Publications (1)

Publication Number Publication Date
JP2008524858A true JP2008524858A (ja) 2008-07-10

Family

ID=36144157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546995A Pending JP2008524858A (ja) 2004-12-17 2005-12-15 深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みｎＭＯＳトランジスタ

Country Status (7)

Country Link
US (3) US7479431B2 (ja)
EP (1) EP1825501A2 (ja)
JP (1) JP2008524858A (ja)
KR (1) KR100943554B1 (ja)
CN (1) CN100550419C (ja)
TW (1) TWI294651B (ja)
WO (1) WO2006066194A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152391A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
WO2010079544A1 (ja) * 2009-01-08 2010-07-15 パナソニック株式会社 半導体装置及びその製造方法
JP2011003788A (ja) * 2009-06-19 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2012117711A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 赤外発光素子の製造方法
JP2012525709A (ja) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低温炭素及び／又は分子炭素注入された歪み薄膜上の隆起型ソース／ドレインの形成

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479431B2 (en) 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7947546B2 (en) 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US7550336B2 (en) * 2005-11-25 2009-06-23 United Microelectronics Corp. Method for fabricating an NMOS transistor
JP5061461B2 (ja) * 2006-01-16 2012-10-31 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7364976B2 (en) * 2006-03-21 2008-04-29 Intel Corporation Selective etch for patterning a semiconductor film deposited non-selectively
US7678631B2 (en) * 2006-06-06 2010-03-16 Intel Corporation Formation of strain-inducing films
US7456068B2 (en) * 2006-06-08 2008-11-25 Intel Corporation Forming ultra-shallow junctions
DE102006035665B4 (de) * 2006-07-31 2010-12-09 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Feldeffekttransistors und Feldeffekttransistor
US8642413B2 (en) * 2006-09-14 2014-02-04 Intel Corporation Formation of strain-inducing films using hydrogenated amorphous silicon
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US7416605B2 (en) 2007-01-08 2008-08-26 Freescale Semiconductor, Inc. Anneal of epitaxial layer in a semiconductor device
US7714358B2 (en) * 2007-02-08 2010-05-11 International Business Machines Corporation Semiconductor structure and method of forming the structure
US8367548B2 (en) * 2007-03-16 2013-02-05 Asm America, Inc. Stable silicide films and methods for making the same
US7833883B2 (en) * 2007-03-28 2010-11-16 Intel Corporation Precursor gas mixture for depositing an epitaxial carbon-doped silicon film
CN101312208B (zh) * 2007-05-23 2010-09-29 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
US8440514B2 (en) * 2008-04-11 2013-05-14 United Microelectronics Corp. Semiconductor device and method for manufacturing the same
JP2010016302A (ja) * 2008-07-07 2010-01-21 Panasonic Corp 半導体装置及びその製造方法
TWI362143B (en) * 2008-07-15 2012-04-11 Wistron Neweb Corp A multi-frequency antenna and an electronic device having the multi-frequency antenna
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
US20100140768A1 (en) * 2008-12-10 2010-06-10 Zafiropoulo Arthur W Systems and processes for forming three-dimensional circuits
JP5668277B2 (ja) * 2009-06-12 2015-02-12 ソニー株式会社 半導体装置
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
CN102194748B (zh) 2010-03-15 2014-04-16 北京大学 半导体器件及其制造方法
US8338260B2 (en) 2010-04-14 2012-12-25 International Business Machines Corporation Raised source/drain structure for enhanced strain coupling from stress liner
US8216906B2 (en) * 2010-06-30 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing integrated circuit device with well controlled surface proximity
US8053344B1 (en) 2010-09-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8685847B2 (en) 2010-10-27 2014-04-01 International Business Machines Corporation Semiconductor device having localized extremely thin silicon on insulator channel region
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US9537004B2 (en) 2011-05-24 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain formation and structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8729637B2 (en) * 2011-10-05 2014-05-20 International Business Machines Corporation Work function adjustment by carbon implant in semiconductor devices including gate structure
US8674453B2 (en) 2011-12-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming stressor regions in a semiconductor device
US8723266B2 (en) 2011-12-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Pinch-off control of gate edge dislocation
KR20140016008A (ko) 2012-07-30 2014-02-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103779277B (zh) * 2012-10-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
KR102137371B1 (ko) * 2013-10-29 2020-07-27 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US10115728B1 (en) * 2017-04-27 2018-10-30 International Business Machines Corporation Laser spike annealing for solid phase epitaxy and low contact resistance in an SRAM with a shared PFET and NFET trench
CN115621315A (zh) 2021-07-16 2023-01-17 联华电子股份有限公司 半导体元件及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190849A (ja) * 1992-01-14 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH08301612A (ja) * 1995-03-24 1996-11-19 Toshiba Corp シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
JPH10341018A (ja) * 1997-06-06 1998-12-22 Mitsubishi Electric Corp 横型高耐圧素子を有する半導体装置およびその製造方法
US20030080361A1 (en) * 2001-11-01 2003-05-01 Anand Murthy Semiconductor transistor having a stressed channel
US20040173815A1 (en) * 2003-03-04 2004-09-09 Yee-Chia Yeo Strained-channel transistor structure with lattice-mismatched zone
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
JP2005217391A (ja) * 2003-10-31 2005-08-11 Internatl Business Mach Corp <Ibm> 高移動度ヘテロ接合相補型電界効果トランジスタおよびその方法
JP2007537601A (ja) * 2004-05-14 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド 選択的堆積プロセスを使用したｍｏｓｆｅｔデバイスの作製方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8908509D0 (en) 1989-04-14 1989-06-01 Secr Defence Substitutional carbon in silicon
JP2839018B2 (ja) * 1996-07-31 1998-12-16 日本電気株式会社 半導体装置の製造方法
US20020125479A1 (en) 1996-12-09 2002-09-12 Gunther Lippert MOSFET and method of its fabrication
JPH10326837A (ja) 1997-03-25 1998-12-08 Toshiba Corp 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
CN101803965B (zh) 2000-02-10 2014-02-26 厄罗洛吉卡股份公司 控制小便失禁的治疗
AU2001283138A1 (en) * 2000-08-07 2002-02-18 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel mosfet devices
US7064399B2 (en) * 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
US6303450B1 (en) * 2000-11-21 2001-10-16 International Business Machines Corporation CMOS device structures and method of making same
JP2003188274A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US6605498B1 (en) 2002-03-29 2003-08-12 Intel Corporation Semiconductor transistor having a backfilled channel material
US6872606B2 (en) 2003-04-03 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with raised segment
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
US7157355B2 (en) * 2004-06-30 2007-01-02 Freescale Smeiconductor, Inc. Method of making a semiconductor device having a strained semiconductor layer
US7179696B2 (en) * 2004-09-17 2007-02-20 Texas Instruments Incorporated Phosphorus activated NMOS using SiC process
US7479431B2 (en) 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190849A (ja) * 1992-01-14 1993-07-30 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH08301612A (ja) * 1995-03-24 1996-11-19 Toshiba Corp シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
JPH10341018A (ja) * 1997-06-06 1998-12-22 Mitsubishi Electric Corp 横型高耐圧素子を有する半導体装置およびその製造方法
US20030080361A1 (en) * 2001-11-01 2003-05-01 Anand Murthy Semiconductor transistor having a stressed channel
US20040173815A1 (en) * 2003-03-04 2004-09-09 Yee-Chia Yeo Strained-channel transistor structure with lattice-mismatched zone
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
JP2005217391A (ja) * 2003-10-31 2005-08-11 Internatl Business Mach Corp <Ibm> 高移動度ヘテロ接合相補型電界効果トランジスタおよびその方法
JP2007537601A (ja) * 2004-05-14 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド 選択的堆積プロセスを使用したｍｏｓｆｅｔデバイスの作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152391A (ja) * 2007-12-20 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
WO2010079544A1 (ja) * 2009-01-08 2010-07-15 パナソニック株式会社 半導体装置及びその製造方法
JP2012525709A (ja) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低温炭素及び／又は分子炭素注入された歪み薄膜上の隆起型ソース／ドレインの形成
JP2011003788A (ja) * 2009-06-19 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
WO2012117711A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 赤外発光素子の製造方法
JP5051331B1 (ja) * 2011-02-28 2012-10-17 パナソニック株式会社 赤外発光素子の製造方法
US8895336B2 (en) 2011-02-28 2014-11-25 Panasonic Corporation Method of manufacturing infrared light-emitting element

Also Published As

Publication number Publication date
US20090152601A1 (en) 2009-06-18
TW200634933A (en) 2006-10-01
US7858981B2 (en) 2010-12-28
US7479431B2 (en) 2009-01-20
KR100943554B1 (ko) 2010-02-22
US8426858B2 (en) 2013-04-23
US20060134872A1 (en) 2006-06-22
KR20070086248A (ko) 2007-08-27
WO2006066194A3 (en) 2006-08-03
US20110068403A1 (en) 2011-03-24
CN100550419C (zh) 2009-10-14
EP1825501A2 (en) 2007-08-29
TWI294651B (en) 2008-03-11
WO2006066194A2 (en) 2006-06-22
CN1828934A (zh) 2006-09-06

Similar Documents

Publication Publication Date Title
JP2008524858A (ja) 深く炭素がドーピングされた領域並びに隆起したドナーがドーピングされたソース及びドレインを特徴とする歪みｎＭＯＳトランジスタ
US8354321B2 (en) Method for fabricating semiconductor devices with reduced junction diffusion
US7473608B2 (en) N-channel MOSFETs comprising dual stressors, and methods for forming the same
US7682892B2 (en) MOS device and process having low resistance silicide interface using additional source/drain implant
US7659213B2 (en) Transistor having an embedded tensile strain layer with reduced offset to the gate electrode and a method for forming the same
US8836036B2 (en) Method for fabricating semiconductor devices using stress engineering
US7767540B2 (en) Transistor having a channel with tensile strain and oriented along a crystallographic orientation with increased charge carrier mobility
US20050242340A1 (en) Strained silicon NMOS devices with embedded source/drain
US20070184600A1 (en) Stressed-channel CMOS transistors
JP5614184B2 (ja) 半導体装置の製造方法
US8927375B2 (en) Forming silicon-carbon embedded source/drain junctions with high substitutional carbon level
US8153537B1 (en) Method for fabricating semiconductor devices using stress engineering
KR100763230B1 (ko) 반도체 소자용 매몰 웰
US20100237440A1 (en) Semiconductor device and method for manufacturing the same
US8159051B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2007130240A1 (en) A transistor having a channel with tensile strain and oriented along a crystallographic orientation with increased charge carrier mobility

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228