CN103779277B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103779277B
CN103779277B CN201210398960.9A CN201210398960A CN103779277B CN 103779277 B CN103779277 B CN 103779277B CN 201210398960 A CN201210398960 A CN 201210398960A CN 103779277 B CN103779277 B CN 103779277B
Authority
CN
China
Prior art keywords
pmos
semiconductor substrate
nmos
areas
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210398960.9A
Other languages
English (en)
Other versions
CN103779277A (zh
Inventor
卜伟海
谢欣云
俞少峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North IC Technology Innovation Center (Beijing) Co., Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210398960.9A priority Critical patent/CN103779277B/zh
Publication of CN103779277A publication Critical patent/CN103779277A/zh
Application granted granted Critical
Publication of CN103779277B publication Critical patent/CN103779277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构，所述PMOS区包括PMOS的栅极结构；步骤S102：在所述半导体衬底上形成一层保护层；步骤S103：刻蚀所述保护层以形成所述PMOS的栅极侧壁；步骤S104：在所述PMOS的栅极结构两侧的半导体衬底上刻蚀出凹槽；步骤S105：在所述凹槽中形成锗硅层；步骤S106：刻蚀所述保护层以形成所述NMOS的栅极侧壁；步骤S107：同时形成NMOS的抬升的源极和漏极及PMOS的抬升的源极和漏极。本发明的半导体器件的制造方法，仅仅需要形成一次保护层，而且将形成NMOS和PMOS的抬升的源漏极集成在一个步骤之中，因此，简化了制造工艺，降低了成本。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，随着纳米加工技术的迅速发展,晶体管的特征尺寸已进入纳米级。通过等比例缩小的方法来提高当前主流的硅CMOS器件的性能这一方式，受到越来越多的物理及工艺的限制，比如尺寸缩小导致的寄生电容对器件性能的影响，以及尺寸缩小导致对应力工程（stress engineering）的需求越来越高等。
在现有的半导体器件的制造工艺中，尤其是当半导体器件的工艺节点发展到28nm及以下时，一般需要对NMOS和PMOS采用提升的源漏极（Raised S/D）技术来减小器件的寄生电容。而同时，一般需要采用锗硅工艺（外延锗硅）来提升PMOS的应力，以提高PMOS器件的载流子迁移率，进而提高器件速度并降低功耗。
在传统工艺中，如果如上所述对半导体器件的NMOS和PMOS采用提升的源漏极（Raised S/D）而对PMOS采用外延锗硅技术，一般包括这样的步骤。首先，在形成有栅极结构的半导体衬底上沉积一层保护层薄膜（一般为氧化硅或氮化硅），去除保护层薄膜位于PMOS区域的部分（可在该步骤中形成PMOS的侧壁），保留其位于NMOS区的部分以保护NMOS，在PMOS区外延生长锗硅（SiGe），然后形成抬升的PMOS的源漏极，去除剩余的保护层薄膜；接着，另外沉积一层保护层薄膜，去除其位于NMOS区域的部分（可在该步骤中形成NMOS的侧壁），保留其位于PMOS区的部分以保护PMOS，再形成抬升的NMOS的源漏极。具体技术方案，可参见申请号为US20110201164A1的美国专利申请。
然而，上述方案由于需要多次形成保护层薄膜，而且分开形成NMOS的抬升的源漏极和PMOS的抬升的源漏极，因此，造成工艺比较复杂，工艺成本较高，不利于提高生产效率。
由于现有技术存在上述问题，因此，需要提出一种新的半导体器件的制造方法，以简化工艺流程、降低成本，同时提高生产效率。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，该方法包括：
步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构，所述PMOS区包括PMOS的栅极结构；
步骤S102：在所述半导体衬底上形成一层保护层，所述保护层覆盖整个所述的半导体衬底；
步骤S103：刻蚀所述保护层位于所述PMOS区的部分以形成所述PMOS的栅极侧壁；
步骤S104：在所述PMOS的栅极结构两侧的半导体衬底上刻蚀出凹槽；
步骤S105：在所述凹槽中形成锗硅层；
步骤S106：刻蚀所述保护层位于所述NMOS区的部分以形成所述NMOS的栅极侧壁；
步骤S107：同时形成所述NMOS的抬升的源极和漏极以及所述PMOS的抬升的源极和漏极。
进一步的，在所述步骤S101中，所述半导体衬底还包括I/O区，所述I/O区包括I/O区的晶体管的栅极结构。
其中，所述步骤S107包括：
以所述NMOS的栅极侧壁和所述PMOS的栅极侧壁为掩膜，在所述半导体衬底的所述NMOS的源区和漏区以及所述PMOS的源区和漏区，同时分别形成一层高于所述半导体衬底的硅材料，以形成所述NMOS的抬升的源极和漏极以及所述PMOS的抬升的源极和漏极。
其中，所述形成硅材料的方法为外延生长法。
优选的，所述硅材料的厚度为8~30nm。
其中，所述步骤S102包括：在所述半导体衬底上沉积一层氧化硅薄膜，然后在所述氧化硅薄膜上沉积一层氮化硅薄膜，以形成所述保护层。
其中，所述步骤S103包括：
在所述半导体衬底上形成第一图形化的光刻胶，其中，所述第一图形化的光刻胶覆盖所述半导体衬底除所述PMOS区以外的区域；
以所述第一图形化的光刻胶为掩膜，刻蚀所述保护层未被所述光刻胶覆盖的部分，形成所述PMOS的栅极侧壁。
其中，所述步骤S104采用的方法为：先干法刻蚀，再湿法刻蚀。
其中，所述步骤S105中形成锗硅层的方法为外延生长法。
其中，所述步骤S106包括：
在所述半导体衬底上形成第二图形化的光刻胶，其中，所述第二图形化的光刻胶覆盖所述半导体衬底除所述NMOS区以外的区域；
以所述第二图形化的光刻胶为掩膜，刻蚀所述保护层未被所述光刻胶覆盖的部分，形成NMOS的栅极侧壁。
其中，在所述步骤S103与所述步骤S104之间还包括：对所述半导体衬底进行表面处理的步骤。
其中，所述半导体衬底的所述NMOS的栅极结构和所述PMOS的栅极结构均为多晶硅栅极结构，所述多晶硅栅极结构包括多晶硅栅极和位于所述多晶硅栅极上方的栅极硬掩膜。
其中，在所述步骤S107之后还包括步骤S108：刻蚀所述保护层位于所述I/O区的部分以形成所述I/O区的晶体管的栅极侧壁。
其中，所述步骤S108包括：
在所述半导体衬底上形成第三图形化的光刻胶，其中，所述第三图形化的光刻胶覆盖所述半导体衬底除所述I/O区以外的区域；
以所述第三图形化的光刻胶为掩膜，刻蚀所述保护层未被所述光刻胶覆盖的部分，形成I/O区的晶体管的栅极侧壁。
其中，所述半导体衬底的所述NMOS的栅极结构、所述PMOS的栅极结构以及所述I/O区的晶体管的栅极结构均为多晶硅栅极结构，所述多晶硅栅极结构包括多晶硅栅极和位于所述多晶硅栅极上方的栅极硬掩膜。
本发明实施例的半导体器件的制造方法，由于仅仅需要形成一次保护层，而且将形成NMOS的抬升的源漏极和形成PMOS的抬升的源漏极的工艺步骤集成在了一个步骤之中，因此，简化了半导体器件的制造工艺，降低了工艺成本，提高了半导体器件的生产效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1L为本发明提出的半导体器件的制造方法各步骤的示意性剖面图；
图2本发明提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图1A-图1L和图2来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。参照图1A-图1L，其示出了本发明提出的半导体器件的制造方法的各步骤的示意性剖面图。具体如下：
步骤S201：提供半导体衬底，所述半导体衬底包括NMOS区、PMOS区和I/O区(即输入/输出区)，所述NMOS区包括NMOS的栅极结构，所述PMOS区包括PMOS的栅极结构，所述I/O区包括I/O区的晶体管的栅极结构。
具体地，如图1A所示，提供半导体衬底100，所述半导体衬底100包括NMOS区、PMOS区和I/O区(即输入/输出区)，所述NMOS区包括NMOS的栅极结构101A，所述PMOS区包括PMOS的栅极结构101B，所述I/O区包括I/O区的栅极结构101C。
其中，NMOS的栅极结构101A、PMOS的栅极结构101B、I/O区的栅极结构101C可以使多晶硅栅极，也可以是金属栅极；并且，所述栅极结构，包括栅极，还可以包括栅极的侧壁和栅极硬掩膜等，此处不赘述。
作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS区和PMOS区。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层，为了简化，图示中予以省略。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
鉴于步骤S201提供的半导体衬底100上已经形成栅极结构，因此，在步骤S201之前，还可以包括形成栅极结构的步骤。示例性的，该形成栅极结构的步骤包括：在所述半导体衬底100的所述NMOS的栅极区域、所述PMOS的栅极区域、所述I/O区的晶体管的栅极区域分别形成多晶硅栅极和位于所述多晶硅栅极上方的栅极硬掩膜。其中，所述栅极硬掩膜的材料为氮化硅。
本领域的技术人员可以理解，在步骤S201提供的半导体衬底100上，还可能包括Active Area、LDD区等其他部件，也就是说，在步骤S201之前，还可能包括其他工艺步骤（比如形成Active Area、形成LDD、形成栅极结构等），此处不再赘述。
步骤S202：在所述半导体衬底上形成一层保护层。
如图1B所示，在所述半导体衬底100上形成一层保护层102。所述保护层102形成在NMOS区、PMOS区和I/O区，用于后续步骤中分别对NMOS区、PMOS区和I/O区等区域的器件进行保护。
其中，保护层102的材料可以为氮化硅（SiN）、氧化硅（SiO2）、或氮化硅（SiN）与氧化硅（SiO2）组成的复合膜。
一种示例性的形成保护层102的方法如下：在所述半导体衬底100上沉积一层氧化硅（SiO2）薄膜，然后再在所述氧化硅（SiO2）薄膜上沉积一层氮化硅（SiN）薄膜，以形成所述保护层102。
步骤S203：刻蚀所述保护层102以形成PMOS的栅极侧壁102B。
具体地，包括如下步骤：
步骤S2031：如图1C所示，在所述半导体器件100上形成一层图形化的光刻胶601（也称第一图形化的光刻胶或第一光刻胶），所述NMOS区和I/O区的上方保留有光刻胶（所述PMOS区的上方的光刻胶被去除），即所述光刻胶覆盖半导体衬底上除了PMOS区以外的区域。形成图形化的光刻胶的方法可以为：涂布一层光刻胶，利用普通掩膜板进行曝光、显影处理。具体曝光工艺，因使用正性光刻胶或负性光刻胶而有所不同，本领域的技术人员可以根据现有技术进行相关工艺，此处不再赘述。
步骤S2032：以所述图形化的光刻胶601为掩膜，刻蚀所述保护层102未被光刻胶601覆盖部分，形成PMOS的栅极侧壁102B，形成的图形如图1D所示。
其中，所采用的刻蚀方法，优选为干法刻蚀。
步骤S204：在所述PMOS的栅极结构两侧的半导体衬底上刻蚀出凹槽，并在所述凹槽中形成锗硅层。
一般而言，步骤S204包括如下步骤：
步骤S2041：在所述PMOS的栅极结构两侧的半导体衬底上刻蚀出凹槽。如图1E所示，刻蚀出的凹槽包括用于PMOS的源区的凹槽1031B和漏区的凹槽1032B。
其中，刻蚀所述凹槽1031B和1032B的方法为：先进行干法刻蚀，然后再进行湿法刻蚀。使用这一方法，比单纯的干法刻蚀或单纯的湿法刻蚀，刻蚀效率更高，且可以刻蚀出的比较理想的凹槽的形貌。
并且，优选的，在刻蚀凹槽的步骤（步骤S2041之前），还包括对所述半导体衬底进行表面处理的步骤，以去除半导体衬底表面的杂质。
步骤S2042：在所述凹槽中形成锗硅层。
具体地，在所述凹槽（包括凹槽1031B和1032B）中形成一层锗硅层，包括位于凹槽1031B中的锗硅层1041B和位于凹槽1032B中的锗硅层1042B，形成的图形如图1F所示。形成锗硅层的方法，优选采用外延生长工艺。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。
其中，在形成锗硅层前，包括去除光刻胶601的步骤。
步骤S205：刻蚀所述保护层102以形成NMOS的栅极侧壁102A。
具体地，该步骤S205包括如下步骤：
步骤S2051：如图1G所示，在所述半导体器件100上形成一层图形化的光刻胶602（也称第二图形化的光刻胶或第二光刻胶），所述PMOS区和I/O区的上方保留有光刻胶（所述NMOS区的上方的光刻胶被去除），即所述光刻胶覆盖半导体衬底上除了NMOS区以外的区域。形成图形化的光刻胶的方法可以为：涂布一层光刻胶，利用普通掩膜板进行曝光、显影处理。具体曝光工艺，因使用正性光刻胶或负性光刻胶而有所不同，本领域的技术人员可以根据现有技术进行相关工艺，此处不再赘述。
步骤S2052：以所述光刻胶602为掩膜，刻蚀所述保护层102未被光刻胶602覆盖部分，形成NMOS的栅极侧壁102A，形成的图形如图1H所示。
步骤S2053：去除所述图形化的光刻胶602，以便进行后续工艺。
具体地，去除所述光刻胶的方法，可以为等离子体灰化、湿法剥离等。
步骤S206：在所述半导体衬底100的NMOS源区和漏区以及所述PMOS的源区和漏区同时分别形成一层高于所述半导体衬底的硅材料，以形成抬升的源漏极。
具体地，以所述NMOS的栅极侧壁102A和所述PMOS的栅极侧壁102B为掩膜，在所述半导体衬底100的NMOS源区和漏区以及所述PMOS的源区和漏区（即锗硅层1041B和1042B的区域），同时分别形成一层高于所述半导体衬底的硅材料，以形成抬升的NMOS的源极1051A、漏极1052A，以及抬升的PMOS的源极1051B、漏极1052B，形成的图形如图1I所示。其中，I/O区域因为剩余的保护层102的保护作用，而不会形成硅材料。
其中，所述硅材料，可以为单晶硅、多晶硅、以及其他含有硅的任何半导体材料。形成硅材料的方法，可以为沉积法、外延生产法等。
优选的，所述硅材料的厚度为8~30nm。此时形成的抬升的源极和漏极，可以更好的减小寄生电容，提供器件性能。
在本发明实施例中，由于将形成NMOS的抬升的源漏极和形成PMOS的抬升的源漏极的工艺步骤集成在了一个步骤（步骤S206）之中，因此，相对于现有技术，简化了半导体器件的制造工艺，降低了工艺成本，有利于提高半导体器件的生产效率.
步骤S207：刻蚀所述保护层102以形成I/O区的晶体管的栅极侧壁102C。
具体地，该步骤S207包括如下步骤：
步骤S2071：如图1J所示，在所述半导体器件100上形成一层图形化的光刻胶603（也称第三图形化的光刻胶或第三光刻胶），所述NMOS区和PMOS区的上方保留有光刻胶（所述I/O区的上方的光刻胶被去除），即光刻胶603覆盖半导体衬底上除了I/O区以外的区域。形成图形化的光刻胶603的方法可以为：涂布一层光刻胶薄膜，利用普通掩膜板进行曝光、显影处理。具体曝光工艺，因使用正性光刻胶或负性光刻胶而有所不同，本领域的技术人员可以根据现有技术进行相关工艺，此处不再赘述。
步骤S2072：以所述图形化的光刻胶603为掩膜，刻蚀所述保护层102未被光刻胶603覆盖部分，形成I/O区的晶体管的栅极侧壁102C，形成的图形如图1K所示。
步骤S2073：去除所述图形化的光刻胶603，形成的图形如图1L所示。
其中，去除所述光刻胶的方法，可以为等离子体灰化、湿法剥离等。
可见，本发明实施例，所有工艺步骤中仅仅需要形成一次保护层102，后续形成栅极侧壁102A、102B和102C均以该保护层102为基础，因此，相对于现有技术，在一定程度上简化了半导体器件的制造工艺，降低了工艺成本，因而有利于提高半导体器件的生产效率。
至此，完成了本发明实施例的半导体器件的制造方法的关键步骤。接下来，可以根据传统的半导体器件的制造工艺，来完成本发明实施例的半导体器件的制造，此处不再赘述。
本领域的技术人员可以理解的是，作为本发明实施例的一个变形，在半导体器件的制造过程中，如果不涉及I/O区，则在本发明实施例的各个步骤中，可以不包括对I/O区的处理。具体工艺过程，本领域的技术人员可以参照本发明实施例自然而然地得出，为使描述简要，此处不再赘述相关工艺过程。
本发明实施例的半导体器件的制造方法，由于仅仅需要形成一次保护层，而且将形成NMOS的抬升的源漏极和形成PMOS的抬升的源漏极的工艺步骤集成在一个步骤之中，因此，简化了半导体器件的制造工艺，降低了工艺成本，有利于提高半导体器件的生产效率。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构，所述PMOS区包括PMOS的栅极结构；
步骤S102：在所述半导体衬底上形成一层保护层，所述保护层覆盖整个所述的半导体衬底；
步骤S103：刻蚀所述保护层位于所述PMOS区的部分以形成所述PMOS的栅极侧壁；
步骤S104：在所述PMOS的栅极结构两侧的半导体衬底上刻蚀出凹槽；
步骤S105：在所述凹槽中形成锗硅层；
步骤S106：刻蚀所述保护层位于所述NMOS区的部分以形成所述NMOS的栅极侧壁；
步骤S107：同时形成所述NMOS的抬升的源极和漏极以及所述PMOS的抬升的源极和漏极。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区包括NMOS的栅极结构，所述PMOS区包括PMOS的栅极结构；
步骤S102：在所述半导体衬底上形成一层保护层，所述保护层覆盖整个所述的半导体衬底；
步骤S103：刻蚀所述保护层位于所述PMOS区的部分以形成所述PMOS的栅极侧壁；
步骤S104：在所述PMOS的栅极结构两侧的半导体衬底上刻蚀出凹槽；
步骤S105：在所述凹槽中形成锗硅层；
步骤S106：刻蚀所述保护层位于所述NMOS区的部分以形成所述NMOS的栅极侧壁；
步骤S107：以所述NMOS的栅极侧壁和所述PMOS的栅极侧壁为掩膜，在所述半导体衬底的所述NMOS的源区和漏区以及所述PMOS的源区和漏区，同时分别形成一层高于所述半导体衬底的硅材料，以同时形成所述NMOS的抬升的源极和漏极以及所述PMOS的抬升的源极和漏极。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述半导体衬底还包括I/O区，所述I/O区包括I/O区的晶体管的栅极结构。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成硅材料的方法为外延生长法。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硅材料的厚度为8～30nm。
5.如权利要求1或2所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：在所述半导体衬底上沉积一层氧化硅薄膜，然后在所述氧化硅薄膜上沉积一层氮化硅薄膜，以形成所述保护层。
6.如权利要求1或2所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
在所述半导体衬底上形成第一图形化的光刻胶，其中，所述第一图形化的光刻胶覆盖所述半导体衬底除所述PMOS区以外的区域；
以所述第一图形化的光刻胶为掩膜，刻蚀所述保护层未被所述光刻胶覆盖的部分，形成所述PMOS的栅极侧壁。
7.如权利要求1或2所述的半导体器件的制造方法，其特征在于，所述步骤S104采用的方法为：先干法刻蚀，再湿法刻蚀。
8.如权利要求1或2所述的半导体器件的制造方法，其特征在于，所述步骤S105中形成锗硅层的方法为外延生长法。
9.如权利要求1或2所述的半导体器件的制造方法，其特征在于，所述步骤S106包括：
在所述半导体衬底上形成第二图形化的光刻胶，其中，所述第二图形化的光刻胶覆盖所述半导体衬底除所述NMOS区以外的区域；
以所述第二图形化的光刻胶为掩膜，刻蚀所述保护层未被所述光刻胶覆盖的部分，形成NMOS的栅极侧壁。
10.如权利要求1或2所述的半导体器件的制造方法，其特征在于，在所述步骤S103与所述步骤S104之间还包括：对所述半导体衬底进行表面处理的步骤。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体衬底的所述NMOS的栅极结构和所述PMOS的栅极结构均为多晶硅栅极结构，所述多晶硅栅极结构包括多晶硅栅极和位于所述多晶硅栅极上方的栅极硬掩膜。
12.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S107之后还包括步骤S108：刻蚀所述保护层位于所述I/O区的部分以形成所述I/O区的晶体管的栅极侧壁。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述步骤S108包括：
在所述半导体衬底上形成第三图形化的光刻胶，其中，所述第三图形化的光刻胶覆盖所述半导体衬底除所述I/O区以外的区域；
以所述第三图形化的光刻胶为掩膜，刻蚀所述保护层未被所述光刻胶覆盖的部分，形成I/O区的晶体管的栅极侧壁。
14.如权利要求2所述的半导体器件的制造方法，其特征在于，所述半导体衬底的所述NMOS的栅极结构、所述PMOS的栅极结构以及所述I/O区的晶体管的栅极结构均为多晶硅栅极结构，所述多晶硅栅极结构包括多晶硅栅极和位于所述多晶硅栅极上方的栅极硬掩膜。
CN201210398960.9A 2012-10-18 2012-10-18 一种半导体器件的制造方法 Active CN103779277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210398960.9A CN103779277B (zh) 2012-10-18 2012-10-18 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210398960.9A CN103779277B (zh) 2012-10-18 2012-10-18 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103779277A CN103779277A (zh) 2014-05-07
CN103779277B true CN103779277B (zh) 2017-06-13

Family

ID=50571381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210398960.9A Active CN103779277B (zh) 2012-10-18 2012-10-18 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103779277B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505041B (zh) * 2016-11-22 2019-05-28 武汉新芯集成电路制造有限公司 一种抵抗高温波动的防护层及cmos晶体管的制备方法
CN108878364B (zh) * 2017-05-12 2020-08-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113539809B (zh) * 2021-07-19 2023-07-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN117153866B (zh) * 2023-10-31 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828934A (zh) * 2004-12-17 2006-09-06 英特尔公司 以深碳掺杂区和掺杂施主的凸起源和漏区为特征的应变的nmos晶体管
CN1875475A (zh) * 2003-10-31 2006-12-06 先进微装置公司 形成具有不同高度的升高的漏极与源极区域的晶体管的先进方法
CN102315171A (zh) * 2010-06-30 2012-01-11 台湾积体电路制造股份有限公司 集成电路组件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647952B2 (en) * 2010-12-21 2014-02-11 Globalfoundries Inc. Encapsulation of closely spaced gate electrode structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875475A (zh) * 2003-10-31 2006-12-06 先进微装置公司 形成具有不同高度的升高的漏极与源极区域的晶体管的先进方法
CN1828934A (zh) * 2004-12-17 2006-09-06 英特尔公司 以深碳掺杂区和掺杂施主的凸起源和漏区为特征的应变的nmos晶体管
CN102315171A (zh) * 2010-06-30 2012-01-11 台湾积体电路制造股份有限公司 集成电路组件及其制造方法

Also Published As

Publication number Publication date
CN103779277A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN103094089B (zh) 鳍式场效应晶体管栅极氧化物
US20120302014A1 (en) Method for fabricating surrounding-gate silicon nanowire transistor with air sidewalls
CN103779277B (zh) 一种半导体器件的制造方法
TWI842926B (zh) 形成帶有具備不同電晶體架構之電晶體之多個平面之膜堆疊的方法
CN101689508B (zh) 用于形成双金属栅极结构的方法
US20170162559A1 (en) Integrated vertical sharp transistor and fabrication method thereof
CN104347513B (zh) 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
CN105742354A (zh) 具有多个位错面的FinFET及其形成方法
US20080173941A1 (en) Etching method and structure in a silicon recess for subsequent epitaxial growth for strained silicon mos transistors
CN103681496B (zh) 一种半导体器件的制造方法
CN102751198B (zh) 半导体器件中mos晶体管的形成方法
US7910447B1 (en) System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
CN106033727B (zh) 场效应晶体管的制作方法
CN110277313A (zh) 侧墙的制造方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
CN103151249A (zh) 一种半导体器件的制造方法
WO2011072527A1 (zh) 一种soi纵向双极晶体管及其制作方法
US7642168B1 (en) System and method for providing a self aligned bipolar transistor using a sacrificial polysilicon external base
CN103839981B (zh) 一种半导体器件及其制造方法
KR0155536B1 (ko) BiCMOS 소자의 제조방법
KR100552827B1 (ko) 깊은 웰과 게이트 산화막을 동시에 형성하는 고전압반도체 소자의 제조 방법
CN100568488C (zh) 高压cmos器件及其制造方法
CN111446167A (zh) 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺
CN104124142B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200720

Address after: 1 / F, building 9, No. 18, Wenchang Avenue, Daxing Economic and Technological Development Zone, Beijing 100176

Patentee after: North IC Technology Innovation Center (Beijing) Co., Ltd

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corp.