CN104347513B - 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法 - Google Patents

用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法 Download PDF

Info

Publication number
CN104347513B
CN104347513B CN201410359990.8A CN201410359990A CN104347513B CN 104347513 B CN104347513 B CN 104347513B CN 201410359990 A CN201410359990 A CN 201410359990A CN 104347513 B CN104347513 B CN 104347513B
Authority
CN
China
Prior art keywords
layer
grid
pmos transistor
integrated circuit
exposure mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410359990.8A
Other languages
English (en)
Other versions
CN104347513A (zh
Inventor
D·J·赖利
S-C·宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104347513A publication Critical patent/CN104347513A/zh
Application granted granted Critical
Publication of CN104347513B publication Critical patent/CN104347513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及一种用于改进的栅极间隔件控制的利用多层外延硬掩膜的CMOS制造方法。可以通过形成双层硬掩膜来形成包含PMOS晶体管的集成电路。硬掩膜的第一层是使用烃类反应物形成的含碳氮化硅。硬掩膜的第二层是使用氯化硅烷反应物在第一层上形成的含氯氮化硅。在形成SiGe外延源/漏区域之后，使用湿法蚀刻去除硬掩膜，所述湿法蚀刻以比第一层快至少三倍的速率去除第二层。

Description

用于改进的栅极间隔件控制的利用多层外延硬掩膜的CMOS制 造方法
技术领域
本发明涉及集成电路领域。更具体地，本发明涉及集成电路中的金属氧化物半导体(MOS)晶体管。
背景技术
利用p沟道金属氧化物半导体(PMOS)晶体管中的硅锗(SiGe)外延源/漏区域可以形成包含PMOS晶体管和n沟道金属氧化物半导体(NMOS)晶体管的集成电路。包含氮化硅的硬掩膜可用于阻挡来自NMOS晶体管的SiGi外延材料。可以期望形成均匀薄的硬掩膜来将SiGe外延源/漏极和栅极之间的横向分离维持在最大可允许距离以下并具有期望的均匀性。可以进一步期望在不损坏氮化硅的下方栅极偏移间隔件的情况下去除硬掩膜。形成硬掩膜以同时满足这些标准是悬而未决的问题。
发明内容
以下呈现简化概要以提供本发明的一个或者更多个方面的基本理解。该概要不是本发明的详尽概括，并且也不旨在确定本发明的关键或者决定性的要素，也不描绘其范围。相反，该概要的主要目的是以简化的形式呈现本发明的一些概念作为对随后呈现的更详细描述的序言。
可以通过形成双层硬掩膜形成包含PMOS晶体管的集成电路。硬掩膜的第一层是使用烃类反应物形成的含碳氮化硅。硬掩膜的第二层是使用氯化硅烷反应物在第一层上形成的含氯氮化硅。在SiGe外延源/漏区域形成之后，使用湿法蚀刻去除硬掩膜，所述湿法蚀刻去除第二层的速率比去除第一层的速率快至少三倍。
附图说明
图1A到图1H示出制造的连续阶段所示的使用示例性双层硬掩膜形成的集成电路的截面图。
具体实施方式
本申请涉及以下共同未决专利申请并在此通过引用并入：美国专利申请12/xxx,xxx(Texas Instruments案卷编号TI-70767，与本申请同时提交)。
参照附图描述本发明。附图不按比例绘制并且仅仅为了例示本发明而提供。以下参照用来例示的示例性应用描述本发明的若干方面。应理解，阐述了很多具体细节、关系和方法以提供对本发明的理解。然而，本领域的技术人员将容易理解本发明可以在没有一个或者更多个具体细节或者利用其它方法来实现本发明。在其它示例中，没有详细示出已知结构或操作以避免含混本发明。本发明不限于所例示的动作或者事件的顺序，因为一些动作可以按照不同顺序进行和/或与其它动作或者事件同时进行。此外，并不需要全部例示的动作或者事件来实施根据本发明的方法。
通过形成双层硬掩膜可以形成包含PMOS晶体管和NMOS晶体管的集成电路。硬掩膜的第一层是使用烃类反应物形成的含碳氮化硅。硬掩膜的第二层是使用氯化硅烷反应物在第一层上形成的含氯氮化硅。在SiGe外延源/漏区域形成之后，使用湿法蚀刻去除硬掩膜，湿法蚀刻去除第二层的速率比去除第一层的速率快至少三倍。双层硬掩膜可用于在逻辑电路中的低压PMOS晶体管中和/或输入/输出(I/O)电路中的高压PMOS晶体管中形成SiGe外延源/漏区域。
图1A到图1H示出制造的连续阶段中所示出的使用示例性双层硬掩膜形成的集成电路的截面图。参照图1A，集成电路100形成在衬底102中和衬底102上，衬底102诸如单晶硅晶片、绝缘体上硅(SOI)晶片、具有不同晶体定向的区域的混合定向技术(HOT)晶片、或者适于制造集成电路100的其它衬底。集成电路100包括用于低压PMOS晶体管104、高压PMOS晶体管106和低压NMOS晶体管108的区域。低压PMOS晶体管104和低压NMOS晶体管108可以在，例如，逻辑电路或静态随机存取存储器(SRAM)单元中。高压PMOS晶体管106可以在，例如，I/O电路中。低压PMOS晶体管104、高压PMOS晶体管106和低压NMOS晶体管108由在衬底102的顶表面处形成的场氧化物110(例如使用浅槽隔离(STI)工艺)横向分开。
低压PMOS晶体管104包括在衬底102的顶表面上形成的栅极电介质层112、在栅极电介质层112上形成的栅极114、在栅极114上的栅极硬掩膜118、在栅极114的横向表面上形成的栅极氧化物116以及在栅极氧化物116和栅极硬掩膜118的横向表面上形成的栅极偏移间隔件120。通过注入诸如硼的p型杂质和诸如碳和氟的共注入(co-implant)物质，在与栅极114相邻的衬底102中形成p沟道轻掺杂漏极(PLDD)区域122，随后将衬底102退火。
高压PMOS晶体管106包括在衬底102的顶表面上形成的栅极电介质层124，其比低压PMOS晶体管104的栅极电介质层112厚至少30％。高压PMOS晶体管106包括在栅极电介质层124上形成的栅极126，其具有比低压PMOS晶体管104的栅极114的栅极长度长至少30％的栅极长度。高压PMOS晶体管106包括在栅极126上的栅极硬掩膜130、在栅极126的横向表面上形成的栅极氧化物128以及在栅极氧化物128和栅极硬掩膜130的横向表面上形成的栅极偏移间隔件132。通过注入p型杂质和共注入物质，在与栅极126相邻的衬底102中形成PLDD区域134，随后将衬底102退火。
低压NMOS晶体管108包括在衬底102的顶表面上形成的栅极电介质层136。低压NMOS晶体管108包括在栅极电介质层136上形成的栅极138。低压NMOS晶体管108包括栅极138上的栅极硬掩膜142。低压NMOS晶体管108包括在栅极138的横向表面上形成的栅极氧化物140以及在栅极氧化物140和栅极硬掩膜142的横向表面上形成的栅极偏移间隔件144。通过注入诸如磷的n型杂质和诸如碳的共注入物质，在与栅极138相邻的衬底102中形成n沟道轻掺杂漏极(NLDD)区域146，随后对衬底102退火。
低压PMOS晶体管104的栅极电介质层112和低压NMOS晶体管108的栅极电介质层136可以同时形成。低压PMOS晶体管104的栅极114、高压PMOS晶体管106的栅极126和低压NMOS晶体管108的栅极138可以同时形成。低压PMOS晶体管104的栅极氧化物116、高压PMOS晶体管106的栅极氧化物128和低压NMOS晶体管108的栅极氧化物140可以同时形成。低压PMOS晶体管104的栅极偏移间隔件120、高压PMOS晶体管106的栅极偏移间隔件132和低压NMOS晶体管108的栅极偏移间隔件144可以同时形成。低压PMOS晶体管104的PLDD区域122和高压PMOS晶体管106的PLDD区域134可以同时形成。
低压PMOS晶体管104和高压PMOS晶体管106在n型阱148中形成，可能与图1A所示的相同的n型阱148，其可能在场氧化物110之后在衬底102中形成。低压NMOS晶体管108的p型阱150中形成，该p型阱可能在场氧化物110之后在衬底102中形成。
双层硬掩膜154的第一层152在集成电路100的现有顶表面上方形成，其与低压PMOS晶体管104的栅极偏移间隔件120、高压PMOS晶体管106的栅极偏移间隔件132和低压NMOS晶体管108的栅极偏移间隔件144接触。第一层152是利用第一氯化硅烷反应物(诸如六氯乙硅烷)、烃类(诸如乙烯)和氨等，通过等离子体增强化学汽相沉积(PECVD)工艺形成的含氯氮化硅。用于形成第一层152的PECVD工艺可以在，例如，550℃到650℃上进行。第一层152可以，例如，厚4纳米到10纳米。利用烃类形成第一层152可以有利地提供在随后的去除工艺中第一层152的期望的低湿法蚀刻速率，使得在去除工艺之后，低压PMOS晶体管104的栅极偏移间隔件120、高压PMOS晶体管106的栅极偏移间隔件132和低压NMOS晶体管108的栅极偏移间隔件144的至少一部分保留。
参照图1B，在第一层152上形成双层硬掩膜154的第二层156。第二层156是利用诸如六氯乙硅烷等的第二氯化硅烷反应物和氨在没有利用烃类的情况下通过PECVD工艺形成的氮化硅。用于形成第二层156的PECVD工艺可以在，例如，550℃到600℃上进行。第二层156厚10纳米到30纳米。
利用第一氯化硅烷反应物形成第一层152和利用第二氯化硅烷反应物形成第二层156可以有利地提供双层硬掩膜154中的期望水平的正形性，使得在垂直表面上的双层硬掩膜154(诸如相邻于低压PMOS晶体管104的栅极偏移间隔件120的横向表面)的厚度是邻近水平表面上的双层硬掩膜154的厚度的至少80％。此外，利用第一氯化硅烷反应物形成第一层152和利用第二氯化硅烷反应物形成第二层156可以有利地提供具有不同栅极密度的集成电路100的区域两端的期望水平的厚度均匀性。例如，在诸如SRAM的密集区域和在诸如隔离的逻辑栅极的空旷区域中的垂直表面上的双层硬掩膜154的厚度可以在彼此的5％以内，提供栅和SiGe外延源/漏区域之间的横向分离的期望的均匀性。
参照图1C，在集成电路100上方形成蚀刻掩膜158以暴露用于随后的SiGe外延层的区域，诸如低压PMOS晶体管104和可能的高压PMOS晶体管106，并且覆盖诸如低压NMOS晶体管108的区域以从SiGe外延层排除。蚀刻掩膜158可以包括通过光刻工艺形成的光刻胶。
参照图1D，非等向性蚀刻工艺160从通过蚀刻掩膜158暴露的集成电路100的水平表面去除第二层156和第一层152。双层硬掩膜154保留在低压PMOS晶体管104的栅极偏移间隔件120和高压PMOS晶体管106的栅极偏移间隔件132的横向表面上。非等向性蚀刻工艺160可以包括，例如，使用氟自由基的反应性离子蚀刻(RIE)工艺。在非等向性蚀刻工艺160完成之后，去除蚀刻掩膜158。
参照图1E，源/漏蚀刻工艺在低压PMOS晶体管104的源/漏区域中从衬底102去除材料以形成源/漏空腔162，并且在高压PMOS晶体管106的源/漏区域(如果通过蚀刻掩膜158暴露)中从衬底102去除材料以形成源/漏空腔164。
参照图1F，硅锗外延工艺在低压PMOS晶体管104的源/漏空腔162中形成SiGe源/漏区域166，同时在高压PMOS晶体管106的源/漏空腔164(如果存在)中形成SiGe源/漏区域168。SiGe源/漏区域166和168可以具有20％到50％的锗原子分数。硅锗外延工艺可以在SiGe源/漏区域166和168上形成硅盖170。
参照图1G，集成电路100暴露至湿法蚀刻工艺172的第一阶段，其去除双层硬掩膜154的第二层156。湿法蚀刻工艺172的第一阶段可以包括在150℃到160℃时包含磷酸的蚀刻步骤达30秒到75秒。包含磷酸的蚀刻可以是，例如，水调节的磷酸或者磷酸和硫酸的水混合物。
在湿法蚀刻工艺172的第一阶段中，第二层156的蚀刻速率比第一层152的蚀刻速率至少快三倍，使得在湿法蚀刻工艺172的第一阶段完成之后第一层152的大部分保留。
参照图1H，集成电路100暴露于湿法蚀刻工艺172的第二阶段，其去除双层硬掩膜154的第一层152。湿法蚀刻工艺172的第二阶段可以是湿法蚀刻工艺172的第一阶段的继续。在湿法蚀刻工艺172的第二阶段中，第一层152的蚀刻速率可以是，例如，每分0.4纳米到每分0.8纳米。进行湿法蚀刻工艺174的第二阶段使得在湿法蚀刻工艺174的第二阶段完成之后，低压PMOS晶体管104的栅极偏移间隔件120、高压PMOS晶体管106的栅极偏移间隔件132以及低压NMOS晶体管108的栅极偏移间隔件144的至少一部分保留。利用烃类反应物形成第一层152可以有利地提供蚀刻阻止功能，以使栅极偏移间隔件120、132和144的完整性不被湿法蚀刻工艺172的第二阶段损害。
例如，通过形成与低压PMOS晶体管104的栅极114、高压PMOS晶体管106的栅极126和低压NMOS晶体管108的栅极138相邻的栅极侧壁间隔件，继续制造集成电路100。
尽管以上已经描述了本发明的各个实施例，应理解，它们仅通过示例而非限制的方式呈现。在不背离本发明的精神或者范围的情况下，可以根据本文公开对所公开的实施例做出各种修改。因而，本发明的宽度和范围不应限制于以上描述的任何实施例。相反，应根据以下权利要求及其等同物来限定本发明的范围。

Claims (19)

1.一种形成集成电路的方法，所述方法包括以下步骤：
在p沟道金属氧化物半导体晶体管即PMOS晶体管的栅极上方形成双层硬掩膜的第一层，所述第一层是利用第一氯化硅烷反应物、烃类和氨通过等离子体增强化学气相沉积工艺即PECVD工艺形成的氮化硅；
在所述第一层上形成所述双层硬掩膜的第二层，所述第二层是利用第二氯化硅烷反应物和氨并在没有烃类反应物的情况下通过PECVD工艺形成的含氯氮化硅；
通过非等向性蚀刻从所述集成电路的水平表面去除所述第二层和所述第一层，留下栅极偏移间隔件的横向表面上的所述第二层和所述第一层，所述栅极偏移间隔件设置在所述PMOS晶体管的所述栅极的横向表面上；
随后从所述集成电路的衬底去除材料以形成与所述PMOS晶体管的所述栅极相邻的源/漏空腔；
随后通过外延工艺在所述源/漏空腔中形成硅锗源/漏区域即SiGe源/漏区域；
随后通过湿法蚀刻工艺的第一阶段去除所述第二层，其中所述第二层的蚀刻速率比所述第一层的蚀刻速率快至少三倍；以及
随后通过所述湿法蚀刻工艺的第二阶段去除所述第一层，使得在所述湿法蚀刻工艺的所述第二阶段完成之后，所述栅极偏移间隔件的至少一部分保留。
2.根据权利要求1所述的方法，其中所述第一氯化硅烷反应物是六氯乙硅烷。
3.根据权利要求1所述的方法，其中所述烃类是乙烯。
4.根据权利要求1所述的方法，其中所述第一层在550℃到650℃下形成。
5.根据权利要求1所述的方法，其中所述第一层厚4纳米到10纳米。
6.根据权利要求1所述的方法，其中所述第二氯化硅烷反应物是六氯乙硅烷。
7.根据权利要求1所述的方法，其中所述第二层在550℃到600℃下形成。
8.根据权利要求1所述的方法，其中所述第二层厚10纳米到30纳米。
9.根据权利要求1所述的方法，其中所述集成电路的垂直表面上的所述第二层的厚度是所述集成电路的水平表面上的所述第二层的厚度的至少80％。
10.根据权利要求1所述的方法，其中所述集成电路的静态随机存取存储器即SRAM中的垂直表面上的所述第二层的厚度和所述集成电路的逻辑电路中的垂直表面上的所述第二层的厚度是在彼此的5％以内。
11.根据权利要求1所述的方法，其中所述湿法蚀刻工艺的所述第一阶段包括包含磷酸的蚀刻步骤。
12.根据权利要求11所述的方法，其中所述包含磷酸的蚀刻步骤在150℃到160℃下进行。
13.根据权利要求11所述的方法，其中所述包含磷酸的蚀刻步骤进行30秒到75秒。
14.根据权利要求1所述的方法，其中所述湿法蚀刻工艺的所述第二阶段是所述湿法蚀刻工艺的所述第一阶段的继续。
15.根据权利要求1所述的方法，其中所述湿法蚀刻工艺的所述第二阶段中的所述第一层的蚀刻速率是每分0.4纳米到每分0.8纳米。
16.根据权利要求1所述的方法，所述方法还包括以下步骤：在形成所述第二层的所述步骤之后并且在从所述集成电路的水平表面去除所述第二层和所述第一层的所述步骤之前，执行在所述集成电路上方形成蚀刻掩膜以暴露所述PMOS晶体管并覆盖n沟道金属氧化物半导体晶体管即NMOS晶体管的步骤。
17.根据权利要求1所述的方法，其中：
所述PMOS晶体管是低压PMOS晶体管；
所述集成电路包括高压PMOS晶体管，其中所述高压PMOS晶体管的栅极电介质层比所述低压PMOS晶体管的栅极电介质层厚至少30％；
所述第一层在所述高压PMOS晶体管的栅极上方形成；
从所述集成电路的水平表面去除所述第二层和所述第一层的所述步骤留下栅极偏移间隔件的横向表面上的所述第二层和所述第一层，所述栅极偏移间隔件设置在所述高压PMOS晶体管的所述栅极的横向表面上；以及
从所述集成电路的所述衬底去除材料的所述步骤还形成与所述高压PMOS晶体管的所述栅极相邻的源/漏空腔。
18.一种形成集成电路的方法，所述方法包括以下步骤：
在PMOS晶体管的栅极和NMOS晶体管的栅极上方形成双层硬掩膜的第一层，所述第一层是利用第一氯化硅烷反应物、烃类和氨通过PECVD工艺形成的氮化硅；
在所述第一层上形成所述双层硬掩膜的第二层，所述第二层是利用第二氯化硅烷反应物和氨并在没有烃类反应物的情况下通过PECVD工艺形成的含氯氮化硅；
在所述双层硬掩膜的所述第二层上方形成蚀刻掩膜以覆盖所述NMOS晶体管并暴露所述PMOS晶体管；
通过非等向性蚀刻从所述集成电路的水平表面去除所述第二层和所述第一层，留下栅极偏移间隔件的横向表面上的所述第二层和所述第一层，并留下所述NMOS晶体管上方的所述第二层和所述第一层，所述栅极偏移间隔件设置在所述PMOS晶体管的所述栅极的横向表面上；
随后去除所述蚀刻掩膜；
随后从所述集成电路的衬底去除材料以形成与所述PMOS晶体管的所述栅极相邻的源/漏空腔；
随后通过外延工艺在所述源/漏空腔中形成SiGe源/漏区域；
随后通过湿法蚀刻工艺的第一阶段去除所述第二层，其中所述第二层的蚀刻速率比所述第一层的蚀刻速率快至少三倍；以及
随后通过所述湿法蚀刻工艺的第二阶段去除所述第一层，使得在所述湿法蚀刻工艺的所述第二阶段完成之后所述栅极偏移间隔件的至少一部分保留。
19.一种形成集成电路的方法，所述方法包括以下步骤：
在低压PMOS晶体管的栅极、高压POMS晶体管的栅极以及NMOS晶体管的栅极上方形成双层硬掩膜的第一层，其中所述高压PMOS晶体管的栅极电介质层比所述低压PMOS晶体管的栅极电介质层厚至少30％，所述第一层是利用第一氯化硅烷反应物、烃类和氨通过PECVD工艺形成的氮化硅；
在所述第一层上形成所述双层硬掩膜的第二层，所述第二层是利用第二氯化硅烷反应物和氨并在没有烃类反应物的情况下通过PECVD工艺形成的含氯氮化硅；
在所述双层硬掩膜的所述第二层上方形成蚀刻掩膜以覆盖所述NMOS晶体管并暴露所述高压PMOS晶体管和所述低压PMOS晶体管；
通过非等向性蚀刻从所述集成电路的水平表面去除所述第二层和所述第一层，留下栅极偏移间隔件的横向表面上的所述第二层和所述第一层，并留下所述NMOS晶体管上方的所述第二层和所述第一层，所述栅极偏移间隔件设置在所述低压PMOS晶体管和所述高压PMOS晶体管的所述栅极的横向表面上；
随后去除所述蚀刻掩膜；
随后从所述集成电路的衬底去除材料以形成与所述低压PMOS晶体管的所述栅极相邻并且与所述高压PMOS晶体管的所述栅极相邻的源/漏空腔；
随后通过外延工艺在所述源/漏空腔中形成SiGe源/漏区域；
随后通过湿法蚀刻工艺的第一阶段去除所述第二层，其中所述第二层的蚀刻速率比所述第一层的蚀刻速率快至少三倍；以及
随后通过所述湿法蚀刻工艺的第二阶段去除所述第一层，使得在所述湿法蚀刻工艺的所述第二阶段完成之后所述栅极偏移间隔件的至少一部分保留。
CN201410359990.8A 2013-07-25 2014-07-25 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法 Active CN104347513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/950,909 US9224656B2 (en) 2013-07-25 2013-07-25 Method of CMOS manufacturing utilizing multi-layer epitaxial hardmask films for improved gate spacer control
US13/950,909 2013-07-25

Publications (2)

Publication Number Publication Date
CN104347513A CN104347513A (zh) 2015-02-11
CN104347513B true CN104347513B (zh) 2019-02-22

Family

ID=52390841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410359990.8A Active CN104347513B (zh) 2013-07-25 2014-07-25 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法

Country Status (2)

Country Link
US (1) US9224656B2 (zh)
CN (1) CN104347513B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373501B2 (en) * 2013-04-16 2016-06-21 International Business Machines Corporation Hydroxyl group termination for nucleation of a dielectric metallic oxide
US9093555B2 (en) * 2013-07-25 2015-07-28 Texas Instruments Incorporated Method of CMOS manufacturing utilizing multi-layer epitaxial hardmask films for improved EPI profile
US10026837B2 (en) * 2015-09-03 2018-07-17 Texas Instruments Incorporated Embedded SiGe process for multi-threshold PMOS transistors
TWI732349B (zh) * 2019-11-20 2021-07-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11387361B2 (en) 2020-02-06 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335299A (zh) * 2007-06-27 2008-12-31 索尼株式会社 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609497B2 (en) * 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
US8709930B2 (en) * 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US8921226B2 (en) * 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335299A (zh) * 2007-06-27 2008-12-31 索尼株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US9224656B2 (en) 2015-12-29
CN104347513A (zh) 2015-02-11
US20150031178A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
CN104347474B (zh) 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
CN104347513B (zh) 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US8551831B2 (en) Silicon germanium and polysilicon gate structure for strained silicon transistors
JP2010192609A (ja) 半導体装置の製造方法
US7591659B2 (en) Method and structure for second spacer formation for strained silicon MOS transistors
JPH01101662A (ja) Ｃｍｏｓ集積回路デバイスの製造方法
CN103794498B (zh) 一种半导体器件及其制备方法
TWI663659B (zh) 半導體裝置及其製造方法
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
JP2008218725A (ja) 半導体装置とその製造方法
US6582995B2 (en) Method for fabricating a shallow ion implanted microelectronic structure
US20080173941A1 (en) Etching method and structure in a silicon recess for subsequent epitaxial growth for strained silicon mos transistors
CN102082126B (zh) 用于制造半导体器件的方法
US20090114957A1 (en) Semiconductor device and method of manufacturing the same
CN101383326A (zh) Mos晶体管及其制造方法
CN102280379B (zh) 一种应变硅nmos器件的制造方法
CN102097376B (zh) 半导体器件的制作方法
KR20090125422A (ko) 반도체 소자의 제조 방법
US8642435B2 (en) Performing treatment on stressors
CN102376646B (zh) 改善双应力氮化物表面形态的方法
CN102054686B (zh) 形成cmos器件应力膜的方法
US9871113B2 (en) Semiconductor process
CN105206576B (zh) 用于形成嵌入式锗硅源/漏结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant