CN100568488C - 高压cmos器件及其制造方法 - Google Patents

高压cmos器件及其制造方法 Download PDF

Info

Publication number
CN100568488C
CN100568488C CNB2007101537038A CN200710153703A CN100568488C CN 100568488 C CN100568488 C CN 100568488C CN B2007101537038 A CNB2007101537038 A CN B2007101537038A CN 200710153703 A CN200710153703 A CN 200710153703A CN 100568488 C CN100568488 C CN 100568488C
Authority
CN
China
Prior art keywords
semiconductor substrate
high voltage
oxide film
film pattern
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101537038A
Other languages
English (en)
Other versions
CN101211852A (zh
Inventor
高光永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101211852A publication Critical patent/CN101211852A/zh
Application granted granted Critical
Publication of CN100568488C publication Critical patent/CN100568488C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种制造高压CMOS器件的方法，在形成高压深阱区域时不需要用于形成光学对准标记的单独掩膜。该方法包括形成暴露半导体衬底预定区域的相对厚的第一氧化物膜图案；在暴露衬底上形成第二氧化物膜图案；以及通过利用第一氧化物膜图案作为掩膜进行离子注入和退火处理，形成高压深阱区域。第二氧化物膜图案通过退火处理扩散，以在高压深阱区域上产生台阶。该台阶能被用作光学对准标记。

Description

高压CMOS器件及其制造方法
背景技术
图1A至1F所示为现有技术制造高压CMOS器件的方法的过程示意图。
参见图1A，焊盘氧化物膜2较薄地形成在掺杂有杂质离子的半导体衬底1上。焊盘氧化物膜2典型地形成为
Figure C20071015370300041
至
Figure C20071015370300042
的厚度。
参见图1B，为了形成用于形成下面将描述的高压深阱的光致抗蚀剂图案，在焊盘氧化物膜2上形成掩膜。然后，使用掩膜通过蚀刻包括焊盘氧化物膜2的半导体衬底1表面的部分区域，形成光学对准标记3(photo align key)。
参见图1C，基于光学对准标记3使光致抗蚀剂图案P1对准，并使其形成在焊盘氧化物膜2上。
参见图1D，通过利用光致抗蚀剂图案P1作为掩膜在衬底上注入杂质离子，形成高压深阱区域4，然后将光致抗蚀剂图案P1剥离。
参见图1E，通过移除焊盘氧化物膜2并进行LOCOS处理，在半导体衬底1的预定区域形成隔离区域5。
参见图1F，通过将杂质离子注入到其中形成有隔离区域5的半导体衬底1的深阱区域4中，形成逻辑阱(logic well)区域6。
在半导体衬底1上层叠掺杂有杂质离子的栅极氧化物膜和多晶硅并形成图案。
其后，通过形成绝缘膜并在其上进行毯式蚀刻(blanket etch)，在栅极氧化物膜和多晶硅的侧面上形成隔离物(spacer)。栅极氧化物膜，多晶硅和隔离物统称为“栅极结构7”。
通过利用栅极结构7作为注入掩膜注入杂质离子，形成源极和漏极区域8。
现有技术中制造高压CMOS器件的方法涉及形成用于在半导体衬底上产生光学对准标记的掩膜，以形成用于形成高压深阱区域的光致抗蚀剂图案的步骤。由于该掩膜除了产生光学对准标记的作用外不执行其它功能，因此还得增加其他的掩膜，结果，导致工艺复杂并且制造成本增大。
发明内容
本发明实施例提供一种高压CMOS器件及其制造方法，由于不需要用于形成光学对准标记的单独的掩膜从而简化了制造步骤和降低了制造成本。
根据一个实施例的制造高压CMOS器件的方法包括：在半导体衬底上形成第一氧化物膜图案，以暴露半导体衬底的预定区域；在暴露的半导体衬底上形成第二氧化物膜图案；以及利用该第一氧化物膜图案作为掩膜进行离子注入和退火处理，形成高压深阱区域，其中通过退火使该第二氧化物膜图案扩散，以在高压深阱区域中产生台阶结构。
根据一个实施例的高压CMOS器件包括：半导体衬底；在半导体衬底上形成为具有台阶结构的高压深阱区域；形成在高压深阱区域中的逻辑阱区域；形成在半导体衬底上的隔离区域；形成在台阶结构的台阶产生区域中的隔离物；形成在半导体衬底上的栅极结构；以及在半导体衬底上在栅极结构边上形成的源极和漏极区域。
附图说明
本申请包括附图以进一步解释本发明，其被并入或构成本申请的一部分，并与说明书一起用于解释本发明的原理。在附图中：
图1A至1F为示出现有技术制造高压CMOS器件的方法的步骤图；以及
图2A至2F为示出根据本发明实施例制造高压CMOS器件的方法的步骤图。
具体实施方式
下文中，将结合附图对本发明的实施例进行具体描述。
在实施例的描述中，当将层(膜)、区域、图案、或结构描述为在衬底、层(膜)、区域、焊盘(pad)或图案“上/上面/上方/上部”或“下/下面/下方/下部)”时，其可以理解为是每一层(膜)、区域、图案或结构直接与每一层(膜)、区域、焊盘或图案接触的情况，或者也可以理解为表示它们被形成为有另外的层(膜)、另外的区域、另外的焊盘、另外的图案、或另外的结构夹在它们之间的情况。
图2A至2F为示出根据本发明实施例制造高压CMOS器件的方法的步骤图。
参见图2A，可以在掺杂有杂质离子的半导体衬底10上形成第一氧化物膜。这时，第一氧化物膜可被形成为
Figure C20071015370300061
至
Figure C20071015370300062
的厚度，这与现有技术相比较厚。在一个实施例中，第一氧化物膜被形成为大约
Figure C20071015370300063
的厚度。根据实施例，半导体衬底10可以是掺杂有P型或N型杂质离子的硅衬底。
然后，可以在第一氧化物膜上形成掩膜(未示出)。
接着，蚀刻第一氧化物膜以形成第一氧化物膜图案20。第一氧化物膜图案20的预定区域被开口以暴露衬底10的顶面。第一氧化物膜图案20可具有至
Figure C20071015370300071
的厚度(即为第一氧化物膜的厚度)。
参见图2B，可以在暴露的半导体衬底10上形成第二氧化物膜图案21。第二氧化物膜图案21可形成为
Figure C20071015370300073
至
Figure C20071015370300074
的厚度。在一个实施例中，第二氧化物膜图案21可形成大约的厚度。
第二氧化物膜图案21可通过氧化工艺从暴露的半导体衬底10上生成。
参见图2C，可以通过利用第一氧化物膜图案20作为掩膜进行杂质离子注入处理和退火处理，形成高压深阱区域30。在这种情况下，第二氧化物膜图案21利用退火处理通过扩散向上和向下延展。结果，在第二氧化物膜图案21的底部和高压阱区域30的顶部之间产生台阶(图2D中的11)。
然后，将第一氧化物膜20移除。
参见图2D，第二氧化物膜图案21被移除，从而，台阶11保留在高压深阱区域30的表面上。根据本发明的实施例，台阶11可用作光学对准标记。
参见图2E，可以通过进行例如LOCOS工艺，在半导体衬底10上形成隔离区域12。
可在包括隔离区域12的半导体衬底10上形成绝缘膜(未示出)。
然后，通过对该绝缘膜进行毯式蚀刻，在台阶11的台阶产生区域上局部形成隔离物40。在一个实施例中，隔离物40可以由氮化物形成。
由于在进行后续工艺时，例如，在随后多晶硅沉积和蚀刻处理时，会在台阶产生区域产生残余物，因此在台阶产生区域中形成隔离物40以便防止由于后续工艺而产生残余物。
参见图2F，在隔离区域12之间形成包括栅极结构50的晶体管。在一个实施例中，可形成掩膜(未示出)以暴露半导体衬底10的预定区域，并通过利用该掩膜注入杂质离子，形成逻辑阱区域31。之后，将该掩膜移除。
然后，可以在半导体衬底10上层叠栅极氧化物膜和掺杂有杂质离子的多晶硅并使其形成图案。
通过形成绝缘膜并对其进行毯式蚀刻，在栅极氧化物膜和多晶硅的侧面上形成隔离物。从而，形成包括栅极氧化物膜、多晶硅和隔离物的栅极结构50。
通过利用栅极结构50作为离子注入的掩膜注入杂质离子，形成源极和漏极区域32。在形成隔离物之前，可进一步包括形成低浓度源极和漏极区域的步骤。
参见图2F，上述根据实施例制造的高压CMOS器件包括：半导体衬底10；在半导体衬底10上形成的具有台阶结构11的高压深阱区域30；形成在高压深阱区域30中的逻辑阱区域31；在高压深阱区域30的边缘区域形成的隔离区域；形成在半导体衬底10上的栅极结构50；以及形成半导体衬底10上在栅极结构50边上的源极和漏极区域32。另外，可在台阶11上的台阶产生区域中形成的隔离物40。
因此，在上述实施例中，当形成高压深阱以在高压深阱的表面产生台阶时，第二氧化物膜图案的厚度较厚，使得台阶能被用作光学对准标记。另外，由于在进行后续工艺时，例如，在多晶硅的沉积和蚀刻工艺时，由于台阶而可能在台阶的边上产生多晶硅残留物，因此在多晶硅沉积之前在台阶的边上形成隔离物40使得能够抑制多晶硅残余物的产生。
因此，不需要用于形成光学对准标记的单独掩膜，从而能简化制造工艺并降低制造成本。
本说明书中所提及的“一个实施例”、“实施例”、“示例性实施例”等都意味着结合该实施例所描述的特征、结构或特性包括在本发明的至少一个实施例中。在本说明书中多处出现的这样的术语并不必须涉及相同的实施例。而且，在结合任意一个实施例描述特征、结构或特性时，结合其它一些实施例实现该特征、结构或特性也被认为是在本领域技术人员的理解范围内。
尽管已经参照多个实施例进行了描述，但应当理解本领域技术人员能在不脱离本发明原理的精神和范围下设计各种其他变化和实施例。尤其是，在本说明书、附图以及所附权利要求的范围内对组成部件和/或物件合并排列上多种变化和修改都是可能的。除了组成部件和/或排列的变化和修改之外，替换使用对于本领域技术人员也是显而易见的。

Claims (11)

1.一种制造高压CMOS器件的方法，包括：
在半导体衬底上形成第一氧化物膜图案，暴露半导体衬底的预定区域；
在暴露的半导体衬底上形成第二氧化物膜图案；以及
通过利用第一氧化物膜图案作为注入掩膜进行离子注入和退火，形成高压深阱区域，
其中利用退火处理使第二氧化物膜图案扩散以在高压深阱区域的顶面上产生台阶。
2.如权利要求1所述的方法，进一步包括：
移除第一和第二氧化物膜图案；
在半导体衬底上形成隔离区域；以及
在产生台阶的区域中形成隔离物。
3.如权利要求2所述的方法，其中该隔离物由氮化物形成。
4.如权利要求2所述的方法，进一步包括：
在高压深阱区域中形成逻辑阱；
在半导体衬底上形成栅极结构；以及
在半导体衬底上的栅极结构的边上形成源极和漏极区域。
5.如权利要求1所述的方法，其中该第一氧化物膜图案被形成为至
Figure C2007101537030002C2
的厚度。
6.如权利要求5所述的方法，其中该第一氧化物膜图案被形成为
Figure C2007101537030002C3
的厚度。
7.如权利要求1所述的方法，其中该第二氧化物膜图案被形成为
Figure C2007101537030003C1
至的厚度。
8.如权利要求7所述的方法，其中该第二氧化物膜图案被形成为
Figure C2007101537030003C3
的厚度。
9.如权利要求1所述的方法，其中该台阶用作光学对准标记。
10.一种高压CMOS器件，包括：
半导体衬底；
在半导体衬底上具有台阶结构表面的高压深阱区域；
形成在高压深阱区域中的逻辑阱区域；
形成在半导体衬底上的隔离区域；
形成在台阶结构的台阶产生区域中的隔离物；
形成在半导体衬底上的栅极结构；以及
形成在栅极结构边上的半导体衬底上的源极和漏极区域。
11.如权利要求10所述的器件，其中该隔离物由氮化物形成。
CNB2007101537038A 2006-12-26 2007-09-14 高压cmos器件及其制造方法 Expired - Fee Related CN100568488C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060134236A KR100817417B1 (ko) 2006-12-26 2006-12-26 고전압 씨모스 소자 및 그 제조 방법
KR1020060134236 2006-12-26

Publications (2)

Publication Number Publication Date
CN101211852A CN101211852A (zh) 2008-07-02
CN100568488C true CN100568488C (zh) 2009-12-09

Family

ID=39411920

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101537038A Expired - Fee Related CN100568488C (zh) 2006-12-26 2007-09-14 高压cmos器件及其制造方法

Country Status (5)

Country Link
US (1) US7524721B2 (zh)
JP (1) JP4836914B2 (zh)
KR (1) KR100817417B1 (zh)
CN (1) CN100568488C (zh)
DE (1) DE102007040869B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105819395B (zh) * 2015-01-09 2017-09-05 中国科学院微电子研究所 半导体器件制造方法
CN106206725B (zh) * 2015-05-08 2019-04-30 北大方正集团有限公司 射频水平双扩散金属氧化物半导体器件及制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003026A (ko) * 1992-07-13 1994-02-19 김광호 트리플웰을 이용한 반도체장치
EP0716443B1 (en) * 1994-12-08 2000-10-11 AT&T Corp. Fabrication of integrated circuit having twin tubs
KR0180134B1 (ko) * 1995-03-17 1999-04-15 김주용 트윈 웰 형성 방법
KR19980048775A (ko) * 1996-12-18 1998-09-15 김광호 반도체 메모리 장치의 트윈 우물영역 제조 방법
JP2000133701A (ja) * 1998-10-23 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11354523A (ja) * 1999-05-21 1999-12-24 Mitsubishi Electric Corp 半導体装置の製造方法
US6350641B1 (en) * 2000-05-17 2002-02-26 United Microelectronics Corp. Method of increasing the depth of lightly doping in a high voltage device
JP2003257883A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
JP2004172274A (ja) * 2002-11-19 2004-06-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004172275A (ja) * 2002-11-19 2004-06-17 Sanyo Electric Co Ltd 半導体装置の製造方法
KR20040057833A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 고전압 트랜지스터를 구비한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
DE102007040869B4 (de) 2009-08-06
US7524721B2 (en) 2009-04-28
US20080150034A1 (en) 2008-06-26
JP4836914B2 (ja) 2011-12-14
KR100817417B1 (ko) 2008-03-27
DE102007040869A1 (de) 2008-07-10
JP2008166704A (ja) 2008-07-17
CN101211852A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
JP5645766B2 (ja) ＧａＮベースの薄膜トランジスタの製造方法
CN101609816A (zh) 半导体器件的制造方法
CN101770984A (zh) 制造pip电容器的方法
CN100568488C (zh) 高压cmos器件及其制造方法
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
JP2006202850A (ja) 半導体装置およびその製造方法
US6656816B2 (en) Method for manufacturing semiconductor device
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof
KR100557532B1 (ko) 플래쉬 메모리 셀 트랜지스터 및 그 제조 방법
CN111653484B (zh) 一种优化碳化硅mosfet自对准工艺的方法
KR100381022B1 (ko) 누설전류 감소를 위한 게이트 형성방법
JP2006237040A (ja) 半導体装置の製造方法及び半導体装置
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
CN112509971B (zh) 隔离结构制造方法
KR100850121B1 (ko) 얼라인 키를 이용한 반도체 소자의 웰 제조 방법
KR100589493B1 (ko) 게이트 산화막 형성방법
JP2007048781A (ja) 半導体装置の製造方法
KR100974421B1 (ko) 반도체 소자의 디자인 룰 개선방법
KR20040050629A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH0349236A (ja) Ｍｏｓトランジスタの製造方法
KR100720259B1 (ko) 반도체 소자의 형성 방법
KR101115142B1 (ko) 이미지 센서의 제조방법
KR100721621B1 (ko) 반도체 소자의 베리드 콘택 형성방법
KR20010011002A (ko) 반도체소자의 트랜지스터 형성방법
CN102130056A (zh) 互补金属氧化物半导体结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20130914