KR940003026A - 트리플웰을 이용한 반도체장치 - Google Patents

트리플웰을 이용한 반도체장치 Download PDF

Info

Publication number
KR940003026A
KR940003026A KR1019920012438A KR920012438A KR940003026A KR 940003026 A KR940003026 A KR 940003026A KR 1019920012438 A KR1019920012438 A KR 1019920012438A KR 920012438 A KR920012438 A KR 920012438A KR 940003026 A KR940003026 A KR 940003026A
Authority
KR
South Korea
Prior art keywords
conductive
bias
semiconductor device
voltage
well
Prior art date
Application number
KR1019920012438A
Other languages
English (en)
Inventor
이동재
전동수
민동선
석용식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920012438A priority Critical patent/KR940003026A/ko
Priority to TW082100028A priority patent/TW210402B/zh
Priority to DE4300826A priority patent/DE4300826A1/de
Priority to FR9301352A priority patent/FR2693587A1/fr
Priority to ITMI930230A priority patent/IT1271946B/it
Priority to JP5035615A priority patent/JPH0685200A/ja
Priority to GB9304655A priority patent/GB2269049A/en
Publication of KR940003026A publication Critical patent/KR940003026A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 단일 기판에 집적된 반도체장치에서 전원패드를 메포셀어레이용, 주변회로용, 워드라인 및 TTL 입력버퍼용, 데이타출력드라이버용으로 분리하고, 트리플웰구조를 이용하여 소자내에서 원하지 않는 전원간의 간섭으로 인한 영향을 배제한다.

Description

트리플웰을 이용한 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용될 수 있는 일레로서의 64M 디램칩의 개략적인 구성을 보여주며,
제1(A) 및 (B)도는 제1도에서 메모리셀 어레이영역에 존재하는 비트라인계회로 및 로우디코더/워드라인구동클럭발생회로,
제1(C)및 (D)도는 주변회로영역에 존재하는 TTL입력버퍼 및 데이타출력버퍼/드라이버를 보여준다.
제3도는 본 발명에 따른 부분적인 일실시예를 보여준다.

Claims (22)

  1. 하나의 제1도전형기관에 집적된 반도체장치에 있어서, 상기 제1도전형기관에 형성되고 소정레벨의 제1바이어스가 공급되는 제1의 제2도전형웰과, 상기 제2도전형웰내에 형성되고 소정레벨의 제2바이어스가 공급되는 제1도전형웰과, 상기 제1도전형웰내에 형성되고 상기 제2바이어스에 접속된 제2의 제2도전형웰을 구비함을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 제1도전형 반도체 기판에 소정의 제3바이어스가 공급됨을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 제1도전형 웰이 제2도전형의 모오스 트랜지스터의 활성영역을 가짐을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 제2도전형 웰이 제1도전형의 모오스 트랜지스터를 더 가짐을 륵징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 제2도전형 웰과는 이격되고 제1도전형의 모오스 트랜지스터를 가지며 제4바이어스가 공급되는 다른 하나의 제2도전형웰을 더 구비함을 특징으로 하는 반도체장치.
  6. 제5항에 있어서, 상기 제1바이어스가 전원전압보다 소정레벨 이상으로 높은 전압이고, 상기 제2바이어스가 소정 레벨의 음전압이며, 상기 제3바이어스가 접지 전압이며, 상기 제4바이스가 전원전압을 특징으로 반도체장치.
  7. 제5항에 있어서, 상기 제1바이어스가 전원전압보다 소정레벨 이하로 낮은 전압이고, 상기 제2바이어스가 소정레벨의 음전압이며, 상기 제3바이어스가 접지전압이며, 상기 제4바이어스가 전훤전압임을 특징으로 하는 반도체장치.
  8. 하나의 제1도전형 기판에 집적되고, 메모리셀 어레이영역과 주변회로영역을 가지는 반도체장치에 있어서, 상기 메모리셀 어레이영역에 속하는 상기 제1도전형 기판에 형성되고 제1도전형의 모오스 트랜지스터를 가지며 제1바이어스가 공급되는 제1의 제2도전형웰과, 상기 제1의 제2도전형웰내에 형성되고 제2도전형의 모오스 트랜지스터를 가지며 제2바이어스가 공급되는 제1의 제1도전형웰과, 상기 주변회로영역에 속하는 상기 제1도전형기관에 형성되고 제2도전형의 모오스 트랜지스터를 가지며 제3바이스가 공급되는 제2의 제 1도전형웰과, 상기 제2의 제1도전헝웰과는 이격되어 상기 주변회로 영역에 속하는 상기 제1도전헝 기판에 형성되고 제1도전형의 모오스 트랜지스터를 가지며 제1바이어스가 공급되는 제2의 제2도전형웰을 구비함을 특징으로 하는 반도체장치.
  9. 제8항에 있어서, 상기 제1도전형 기판이 상기 제3바이어스에 접속된 제1도전형의 고농도확산영역을 가짐을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 상기 제1바이어스가 전원전압이고, 상기 제2바이어스가 소정레벨의 음전압이며, 상기 제3바이어스가 접지전압임을 특징으로 하는 반도체장치
  11. 제10항에 있어서, 상기 소정레벨의 음전압을 출력하는 음전압 발생회로률 더 구비함을 특징으로 하는 반도체 장치.
  12. 하나의 제 1도전형 기판에 집적되고, 메모리셀 어레이 영역과 주변회로영역을 가지는 반도체장치에 있어서, 상기 메모리셀 어레이영역에 속하는 상기 제1도전형 기관에 형성되고 제1도전헝의 모오스 트랜지스터틀 가지며 제1바이어스가 공급되는 제1의 제2도전형웰과, 상기 제1의 제2도전형웰내에 형성되고 제2도전형의 모오스 트랜지스터를 가지며 제2바이어스가 공급되는 제1의 제1도전형웰과, 상기 주변회로영역에 속하는 상기 제1도전형기판에 형성되고 제2도전형의 모오스 트랜지스터를 가지며 상기 제2바이어킥가 공급되는 제2의 제1도전형휄과,상기 제2의 제 1도전형웰과는 이격되어 상기 주변회로영역에 속하는 상기 제 1도전형 기판에 형성되고 제 1도전형의 모오스 트랜지스터를 가지며 제3바이어스가 공급되는 제2의 제2도전형웰을 구비항을 특징으로 하는 반도체장치.
  13. 제12항에 있어서, 상기 제1도전형 기판이 상기 제2바이어스에 접속되고 상기 웰들과는 이격된 제1도전형의 고농도확산영역을 가짐을 특징으로 하는 반도체장치.
  14. 제13항에 있어서, 상기 제1바이어스가 전원전압보다 소정레벨이상으로 높은 전압이고, 상기 제2바이어스가 접지전압이며, 상기 제3바이어스가 전원전압임을 특징으로 하는 반도체장치
  15. 제12항에 있어서, 상기 제1바이어스가 전원전압보다 소정레벨 이상으로 높은 전압이고, 상기 제2바이어스가 소정레벨의 음전압이며, 상기 제3바이어스가 전원전압임을 특징으로 하는 반도체장치.
  16. 제15항에 있어서, 상기 제1도전형기판이 접지전압에 연결된 제1도전형의 고농도확산영역을 가짐을 특징으로 하는 반도체장치.
  17. 제14항 또는 제15극에 있어서, 상기 전원전압보다 소정레벨 이상으로 높은 전압을 발생하는 전알펌핑회로를 더 구비함을 특징으로 하는 반도체장치.
  18. 제12항게 있어서, 상기 제1바이어스가 전원전압보다 소정레벨이하로 낮은 전압인고, 상기 제2바이어스가 소정레벨의 음전압이며, 상기 제3바이어스가 전훤전압임을 특징으로 하는 반도체장치.
  19. 제18항에 있어서, 상기 제1바이어스가 전원전압도다 소정레벨이하로 낮은 전압이고, 상기 제2바이어스가 소정레벨의 음전압이며, 상기 제3바이어스가 전원전압보다 소정레벨이하로 낮은 전압임을 특징으로 하는 반도체 장치.
  20. 제15항에 있어서, 상기 전원전압보다 소정 레벨 이하로 낮은 전압을 출력하는 내부전압발생회로를 더 구비함을 특징으로 하는 반도체장치.
  21. 하나의 제1도전형 기판에 집적되고, 복수개의 워드라인들 및 비트라인들과 메모리셀들 및 센스앰프들과 로우디코더 및 워드라인드라이버가 존재하는 메모리셀 어레이 영역과, TTL입력버퍼들 및 데이타출력 드라이버들이 존재하는 주변회로 영역을 가지는 반도체장치에 있어서, 상기 메모리셀 어레이영역에만 사용되는 제1군의 전원패드들과, 상기 주변치로영역에만 사용되는 제2군의 전원패드들과, 상기 워드라인들 및 TTL 입력버에만 시용되는 제3군의 전원패드들과, 상기 데이타출력 드라이버에만 사용되는 제4군의 전원패드들과, 상기 메모러셀 어레이영역에 속하는 상기 제1도전형 기판에 형성되고 적어도 제1의 제1도전헝웰들을 내부에 가지며 상기 제1군의 전원패드들에 접속된 제1의 제2도전형웰들과, 상기 주변회로 영역에 속하는 상기 제1도전형기판에 형성되고 적어도 제1의 제1도전형웰들을 내부에 가지며 상기 제2군의 전원패드들에 접속된 제2의 제2도전형웰들과, 상기 제1의 제1도전형웰들내에 형성되고 상기 제3군의 전원패드들에 연결된 제2도전형의 모오스 트랜지스터들과, 상기 제2의 제1도전형웰들내에 형성되고 상기 제4군의 전원패드들에 연결된 제2도전형의 모오스 트랜지스터들을 구비함을 특징으로 하는 반도체장치.
  22. 반도체장치에 있어서, 제1도전형 기관과, 상기 기관에 형성된 제2도전형웰과, 상기 제2도전형 웰내에 형성된 제1도전형웰과, 상기 제1도전형웰에 헝성된 제2도전형의 제1모오스 트랜지스떠 및 제1도전형외 제1고농도 확산 영역과, 상기 제2도전형웰에 형성된 제1도전형의 제2모모스 트랜지스터 및 제2도전형의 제2고농도 확산영역과, 상기 제1도전형 기판에 헝성된 제1도전형의 제3고농도확산영역을 구비하여, 상기 제1모오스 트랜지스터의 소오스 및 드레인과 상기 제1고농도확간영역과 상기 제2모오스 트랜지스터의 게이트와 상기 제3고농도 확산영역이 공통으로 접속되고, 상기 제1모오스 트랜지스터 의 게이트차 상기 제2모오스 트랜지스터의 소오스 및 드레인자 상기 제2고농도 확산영역이 공통으로 접속됨을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920012438A 1992-07-13 1992-07-13 트리플웰을 이용한 반도체장치 KR940003026A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019920012438A KR940003026A (ko) 1992-07-13 1992-07-13 트리플웰을 이용한 반도체장치
TW082100028A TW210402B (en) 1992-07-13 1993-01-05 A semiconductor device with a memory cell array region
DE4300826A DE4300826A1 (de) 1992-07-13 1993-01-14 Halbleiterspeichervorrichtung mit dreifacher Wannenstruktur
FR9301352A FR2693587A1 (fr) 1992-07-13 1993-02-08 Dispositif de mémoire à semi-conducteur avec une structure à puits triple.
ITMI930230A IT1271946B (it) 1992-07-13 1993-02-10 Dispositivo di memoria a semiconduttore con struttura a tripla zona a pozzetto
JP5035615A JPH0685200A (ja) 1992-07-13 1993-02-24 ３重ウェル構造を有する半導体装置
GB9304655A GB2269049A (en) 1992-07-13 1993-03-08 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920012438A KR940003026A (ko) 1992-07-13 1992-07-13 트리플웰을 이용한 반도체장치

Publications (1)

Publication Number Publication Date
KR940003026A true KR940003026A (ko) 1994-02-19

Family

ID=19336233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012438A KR940003026A (ko) 1992-07-13 1992-07-13 트리플웰을 이용한 반도체장치

Country Status (7)

Country Link
JP (1) JPH0685200A (ko)
KR (1) KR940003026A (ko)
DE (1) DE4300826A1 (ko)
FR (1) FR2693587A1 (ko)
GB (1) GB2269049A (ko)
IT (1) IT1271946B (ko)
TW (1) TW210402B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025621A (en) * 1997-12-27 2000-02-15 Samsung Electronics Co., Ltd. Integrated circuit memory devices having independently biased sub-well regions therein and methods of forming same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3002371B2 (ja) 1993-11-22 2000-01-24 富士通株式会社 半導体装置とその製造方法
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
WO1995035572A1 (en) 1994-06-20 1995-12-28 Neomagic Corporation Graphics controller integrated circuit without memory interface
JP4037470B2 (ja) 1994-06-28 2008-01-23 エルピーダメモリ株式会社 半導体装置
US5696721A (en) * 1995-05-05 1997-12-09 Texas Instruments Incorporated Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
JPH0955483A (ja) * 1995-06-09 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
TW328641B (en) 1995-12-04 1998-03-21 Hitachi Ltd Semiconductor integrated circuit device and process for producing the same
US6750527B1 (en) 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
JP4534163B2 (ja) * 1997-06-16 2010-09-01 エルピーダメモリ株式会社 半導体集積回路装置
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
JP2000101045A (ja) * 1998-07-23 2000-04-07 Mitsubishi Electric Corp 半導体装置
JP2001291779A (ja) * 2000-04-05 2001-10-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPWO2003003461A1 (ja) * 2001-06-27 2004-10-21 株式会社ルネサステクノロジ 半導体集積回路装置及び雑音低減方法
US6930930B2 (en) 2002-11-06 2005-08-16 Infineon Technologies Ag Using isolated p-well transistor arrangements to avoid leakage caused by word line/bit line shorts
TWI256724B (en) * 2003-08-06 2006-06-11 Sanyo Electric Co Semiconductor device
KR100571650B1 (ko) 2005-03-31 2006-04-17 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
DE102005030372A1 (de) * 2005-06-29 2007-01-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Regelung der Schwellspannung eines Transistors, insbesondere eines Transistors eines Leseverstärkers eines Halbleiter- Speicherbauelements
JP4967478B2 (ja) 2006-06-30 2012-07-04 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5022643B2 (ja) * 2006-07-13 2012-09-12 株式会社東芝 半導体装置のｅｓｄ保護回路
KR100817417B1 (ko) * 2006-12-26 2008-03-27 동부일렉트로닉스 주식회사 고전압 씨모스 소자 및 그 제조 방법
JP5104377B2 (ja) * 2008-02-15 2012-12-19 セイコーエプソン株式会社 電圧安定化装置
KR101610829B1 (ko) 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자
KR101585616B1 (ko) 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11251148B2 (en) * 2020-01-28 2022-02-15 Micron Technology, Inc. Semiconductor devices including array power pads, and associated semiconductor device packages and systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155555A (ja) * 1985-09-18 1987-07-10 Sony Corp 相補型ｍｏｓトランジスタ
DE3900769A1 (de) * 1989-01-12 1990-08-09 Fraunhofer Ges Forschung Integrierte schaltung mit zumindest einem n-kanal-fet und zumindest einem p-kanal-fet
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025621A (en) * 1997-12-27 2000-02-15 Samsung Electronics Co., Ltd. Integrated circuit memory devices having independently biased sub-well regions therein and methods of forming same

Also Published As

Publication number Publication date
FR2693587A1 (fr) 1994-01-14
GB2269049A (en) 1994-01-26
GB9304655D0 (en) 1993-04-28
ITMI930230A1 (it) 1994-08-10
IT1271946B (it) 1997-06-10
TW210402B (en) 1993-08-01
ITMI930230A0 (it) 1993-02-10
DE4300826A1 (de) 1994-01-20
JPH0685200A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
KR940003026A (ko) 트리플웰을 이용한 반도체장치
KR930024162A (ko) 반도체 기억 장치
KR920018759A (ko) 반도체 메모리장치에서의 워드라인 구동회로
US20080123458A1 (en) Virtual power rails for integrated circuits
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR930018582A (ko) 반도체 메모리장치의 비트라인 분리클럭 저너레이터
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
KR930005017A (ko) 반도체 dram 장치
KR100283542B1 (ko) 입력 신호의 오버슈트, 언더슈트를 피엔 접합을 이용한 회로에의해 클램프하는 반도체 기억 장치
JP6687719B2 (ja) 半導体記憶装置
KR970023454A (ko) 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR920000182A (ko) 디코더 회로
US7349273B2 (en) Access circuit and method for allowing external test voltage to be applied to isolated wells
KR960012505A (ko) 저소비전력으로 고속동작 가능한 센스엠프를 구비한 반도체 기억장치
KR940018975A (ko) 반도체 메모리
KR970018497A (ko) 반도체 메모리 장치
ATE64229T1 (de) Integrierte schaltung eines in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeichers.
KR970051332A (ko) 이.이.피.롬(eeprom) 장치
JPH06243685A (ja) 半導体装置
JP2940175B2 (ja) デコーダ回路
JP2000294751A (ja) 半導体装置
KR970053953A (ko) 백 바이어스 전압을 사용한 복합화 메모리를 갖는 반도체 메모리 장치
JP2554640B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
SUBM Surrender of laid-open application requested